KR100483609B1 - Manufacturing Method of Noise Shield type Multi Layer Substrate - Google Patents
Manufacturing Method of Noise Shield type Multi Layer Substrate Download PDFInfo
- Publication number
- KR100483609B1 KR100483609B1 KR10-2002-0078765A KR20020078765A KR100483609B1 KR 100483609 B1 KR100483609 B1 KR 100483609B1 KR 20020078765 A KR20020078765 A KR 20020078765A KR 100483609 B1 KR100483609 B1 KR 100483609B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- magnetic material
- forming
- circuit pattern
- noise
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명은 노이즈 차폐형 적층 기판의 제조방법에 관한 것으로, 기판과 기판 사이에 형성되는 회로패턴, 수동소자 및 능동소자에 선택적으로 또는 모두 자성물질을 형성하여 회로패턴, 수동소자 및 능동소자로부터 발생되는 노이즈를 차폐시켜 누설 자속 및 누화를 차폐하는 적층 기판을 제조함으로써, 인접하는 회로패턴 및 각종 부품과의 누설 자속 등에 의한 기능상의 문제를 방지할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a noise shielding laminated substrate, wherein a magnetic material is selectively or all formed on a circuit pattern, a passive element, and an active element formed between the substrate and the circuit pattern, the passive element and the active element. By manufacturing a laminated board that shields noise and shields leakage flux and crosstalk, functional problems due to leakage flux with adjacent circuit patterns and various components can be prevented.
Description
본 발명은 노이즈 차폐형 적층 기판의 제조방법에 관한 것으로, 더욱 상세하게는 회로패턴, 수동소자 및 능동소자로부터 발생하는 노이즈 또는 누설자속을 흡수 및 차폐하는 전자부품을 내장한 적층 기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a noise shielding laminated substrate, and more particularly, to a method for manufacturing a laminated substrate incorporating an electronic component that absorbs and shields noise or leakage flux generated from a circuit pattern, a passive element, and an active element. It is about.
종래에 능동소자와 수동소자를 포함하는 각종의 전자부품은 통상적으로 회로 패턴이 형성된 기판 위에 탑재 및 배선되었다. 그러나 이러한 각종의 전자부품은 전자제품의 소형화 및 집적화 추세에 대응하여 인쇄 회로기판 내에 실장되고 있는 실정이다. 즉 적층 기판 내에 전자부품을 삽입하여 기판을 소형화하고 집적화하고 있다.In the related art, various electronic components including active devices and passive devices are typically mounted and wired on a substrate on which a circuit pattern is formed. However, these various electronic components are mounted in printed circuit boards in response to the trend of miniaturization and integration of electronic products. In other words, electronic components are inserted in a laminated substrate, thereby miniaturizing and integrating the substrate.
이와 같이 종래에 적층 기판 내에 전자부품을 삽입하여 실장하는 기술은 기 출원된 일본특허공개공보 제2002-93989호(전자부품 및 그 제조방법)에 의하면, 광조형(光造形) 프로세서(process)에 의하여 광조형 수지층(樹脂層)을 적층하여 광조형 수지를 형성하고, 광조형 수지 중에 반도체 소자, 저항, 커패시터 등의 인서트 부품을 일체로 내장한 것이 있다. 이 기술은 도 1의 프로세서를 참조하면, 광조형 프로세서에 의하여 광조형 수지층(1)을 형성한 후에, 상기 수지층(1)에 인서트 부품(2)을 탑재하고, 다음으로 수지층(1) 위에 광조형 수지층(1c)을 적층하며, 비아 홀을 통하여 인서트 부품에 배선(3)을 하고, 다시 수지층(1d)을 적층한 것으로, 인서트 부품(2)을 광조형 수지층(1, 1c) 사이에 내장한 것이다.As described above, a technique for inserting an electronic component into a laminated substrate and mounting it according to the related art is disclosed in Japanese Patent Application Laid-Open No. 2002-93989 (Electronic Component and Manufacturing Method thereof). Thereby, an optical molding resin is laminated to form an optical molding resin, and some of the optical molding resins integrally embed insert components such as semiconductor elements, resistors, and capacitors. In this technique, referring to the processor of FIG. 1, after the light molding resin layer 1 is formed by the light shaping processor, the insert component 2 is mounted on the resin layer 1, and then the resin layer 1 is formed. ), The optical component resin layer 1c is laminated, the wiring part 3 is connected to the insert component through the via hole, and the resin layer 1d is laminated again. , 1c).
또한, 일본특허공개공보 제2002-111222호(다층기판)는 온도변화에 따른 안정된 다층기판을 제조하기 위한 것으로, 도 2와 같이, 수지 기판층(18, 22, 25, 26)과 세라믹 기판층(11)이 적층된 다층기판에 있어서, 상기 세라믹 기판에는 임피던스소자(12-17)를 형성하고, 상기 수지 기판층의 최상층에는 전자부품(23, 24)을 장착한 것이다.In addition, Japanese Patent Application Laid-Open No. 2002-111222 (Multilayer Substrate) is for manufacturing a stable multilayer substrate according to temperature change. As shown in FIG. 2, the resin substrate layers 18, 22, 25, and 26 and the ceramic substrate layer are provided. In the multi-layered substrate (11), an impedance element 12-17 is formed on the ceramic substrate, and electronic components 23 and 24 are mounted on the uppermost layer of the resin substrate layer.
또한, 일본특허공개공보 제2002-176267호(전자부품, 회로장치와 그 제조방법 및 반도체장치)는 도 3과 같이, 층간 접속이 가능한 범프 부착(Bump Contact) 박막 전자부품(33)을 기판(30) 내에 적층함으로써, 부품의 내장과 층간 접속을 동시에 구형하여 고밀도의 회로장치, 즉 배선부품(32), 소자부(36), 배선패턴(37) 등을 구성한 것이다. 또한, 그 박막 전자부품(33)을 형성한 것에는 형판(型板)으로 범프 부착 형상으로 된 요부(凹部)를 형성하고, 그 형판 위에 전극이 없는 소자를 순차로 형성하여 특성이 우수한 미세 범프 부착 박막 전자부품을 형성한 것이다.In addition, Japanese Patent Application Laid-Open No. 2002-176267 (electronic component, circuit device, manufacturing method thereof, and semiconductor device), as shown in Fig. 3, has a bump contact thin film electronic component 33 that can be connected between layers as a substrate ( By stacking in 30), internal components and interlayer connections are spherical at the same time to form a high-density circuit device, that is, the wiring component 32, the element portion 36, the wiring pattern 37 and the like. In addition, the thin film electronic component 33 is formed with recesses to form bumps with a template, and elements without electrodes are sequentially formed on the template to fine bumps having excellent characteristics. The attached thin film electronic component was formed.
이와 같이 종래의 기술은 다층으로 적층된 기판 내에 각종의 전자부품을 실장하고 수지 등으로 씌워 기판을 소형화 및 집적화하고 있지만, 기판 내에 실장되는 전원, 신호선 또는 접지선 등의 회로패턴이나 수동소자(저항, 커패시터, 인덕터 등) 및 능동소자(SMD부품, 집적회로 등)를 자기장으로부터 완전히 차폐시키지 못하여 회로패턴 또는 수동소자 및 능동소자를 포함하는 전자부품의 누설 자속에 의하여 인접한 다른 회로패턴이나 수동소자 및 능동소자가 오동작을 하거나 노이즈로부터 크로스 토크(漏話; Cross Talk)되는 현상이 있었다.As described above, the conventional technology is miniaturizing and integrating a board by mounting various electronic components in a multilayer board and covering it with a resin. However, circuit patterns and passive elements (such as a power supply, a signal line, or a ground line) mounted in the board may be used. Capacitors, inductors, etc.) and active devices (SMD components, integrated circuits, etc.) are not completely shielded from the magnetic field, and circuit patterns or other circuit patterns, passive devices, and active devices that are adjacent to each other There is a phenomenon in which the device malfunctions or cross talks from noise.
따라서, 본 발명은 상기와 같은 문제를 해소하기 위하여, 적층된 다층 기판 사이의 내장되는 회로패턴, 수동소자 및 능동소자를 실딩하여 회로패턴, 수동소자 및 능동소자로부터 발생하는 누설 자속이나 노이즈를 차폐하기 위한 노이즈 차폐부품 내장형 적층 기판의 제조방법을 제공하기 위한 것이 목적이다.Accordingly, the present invention shields the leakage magnetic flux or noise generated from the circuit pattern, the passive element and the active element by shielding the embedded circuit pattern, the passive element and the active element between the laminated multilayer substrate in order to solve the above problems. An object of the present invention is to provide a method for manufacturing a laminated substrate having a noise shielding component therefor.
또한, 상기 수동소자로서 저항, 커패시터, 인덕터 등이고, 능동소자로서 반도체 칩을 페라이트로 도금한 것이 특징이다.In addition, the passive element is a resistor, a capacitor, an inductor, and the like, and a semiconductor chip is plated with ferrite as an active element.
또한, 본 발명은 상기 회로패턴, 수동소자 및 능동소자의 실딩 처리에 의한 제조방법에 의한 회로패턴, 수동소자 및 능동소자를 제공하기 위한 것이 다른 목적이다.Another object of the present invention is to provide a circuit pattern, a passive element, and an active element by a manufacturing method by shielding the circuit pattern, the passive element, and the active element.
또한, 본 발명은 상기 노이즈 차폐부품 내장형 적층 기판의 제조방법에 의하여 제조된 적층 기판을 제공하는 것이 목적이다.In addition, an object of the present invention is to provide a laminated substrate manufactured by the method for manufacturing the noise shielding part embedded laminated substrate.
상기 목적을 달성하기 위하여, 본 발명은, 기판을 준비하는 단계; 상기 기판 위에 도금을 하여 자성물질을 형성하는 단계; 상기 자성물질이 형성된 부분에 회로패턴, 수동소자 및 능동소자를 형성하는 단계; 상기 형성된 회로패턴, 수동소자 및 능동소자의 상단에 자성물질을 형성하는 단계; 및 상기 자성물질이 형성된 상단에 기판을 적층하는 단계를 포함하여 이루어진 노이즈 차폐부품 내장형 적층 기판의 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of preparing a substrate; Plating the substrate to form a magnetic material; Forming a circuit pattern, a passive element, and an active element on a portion where the magnetic material is formed; Forming a magnetic material on top of the formed circuit pattern, passive element, and active element; And it provides a method of manufacturing a noise shielding component embedded laminated substrate comprising the step of laminating a substrate on top of the magnetic material is formed.
삭제delete
삭제delete
이하 본 발명을 첨부된 도면을 참고하면서 좀 더 구체적으로 설명하면 다음과 같다. 그러나, 이러한 구체예는 본 발명의 이해를 돕기 위해 제시된 실시예로서 본 발명의 범주를 한정하지는 않는다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. However, these embodiments are not intended to limit the scope of the present invention to the examples presented to aid the understanding of the present invention.
도 4a는 본 발명에 따른 적층 기판에 노이즈를 흡수 및 차폐하는 부품이 내장된 상태를 나타낸 단면을 도시한 것으로, 기판(100)과 기판(101) 사이에 구리(Cu) 또는 은(Ag) 등과 같은 도전성 라인으로서 회로패턴(스트립 라인)(110)이 형성되어 있고, 회로패턴의 상하좌우에 자성물질, 즉 페라이트(150)로 형성되어 있다. 도 4b는 도 4a의 다른 방향에서의 단면도로, 기판(100)과 기판(101) 사이에 페라이트(150)로 둘러싸인 회로패턴(110)이 내장된 상태이다.4A is a cross-sectional view illustrating a state in which a component for absorbing and shielding noise is embedded in a laminated substrate according to the present invention, and includes copper (Cu), silver (Ag), and the like, between the substrate 100 and the substrate 101. A circuit pattern (strip line) 110 is formed as the same conductive line, and is formed of a magnetic material, that is, ferrite 150 on the top, bottom, left and right sides of the circuit pattern. 4B is a cross-sectional view taken from another direction of FIG. 4A, in which a circuit pattern 110 surrounded by a ferrite 150 is embedded between the substrate 100 and the substrate 101.
도 5는 적층 기판에 노이즈 차폐부품이 내장되도록 제조하는 방법으로, 도 5a에서 제1기판(100)을 준비한 후에 제1기판(100)의 상단에 자성물질, 즉 페라이트(150)를 형성한다. 도 5b에서 페라이트(150)를 도금한 다음에 회로패턴(110)을 인쇄한다. 도 5c에서 회로패턴(110)이 인쇄되면 인쇄된 회로패턴(110)의 상단에 페라이트(150)를 다시 형성하여 회로패턴(110)을 둘러싸게 된다. 도 5d에서는 회로패턴(110)을 페라이트(150)로 둘러싸도록 형성한 후에 제2기판(101)을 적층한다.FIG. 5 illustrates a method of manufacturing a noise shielding part in a laminated substrate. After preparing the first substrate 100 in FIG. 5A, a magnetic material, that is, a ferrite 150 is formed on the first substrate 100. In FIG. 5B, the ferrite 150 is plated and then the circuit pattern 110 is printed. In FIG. 5C, when the circuit pattern 110 is printed, the ferrite 150 is formed on the upper end of the printed circuit pattern 110 to surround the circuit pattern 110. In FIG. 5D, the circuit pattern 110 is formed to surround the ferrite 150, and then the second substrate 101 is laminated.
상기 제1기판(100)을 준비하여 기판 위에 자성물질을 형성하고 회로패턴(110)을 형성하였지만, 제1기판(100) 위에 회로패턴을 형성한 후에 자성물질을 형성하여도 된다. 즉 기판 위에 인쇄회로를 형성한 후에 자성물질을 상부에 형성하는 과정과, 기판 위에 자성물질을 형성한 후에 회로패턴을 형성하는 과정을 수행하여도 된다.Although the first substrate 100 is prepared to form a magnetic material on the substrate and the circuit pattern 110 is formed, the magnetic material may be formed after the circuit pattern is formed on the first substrate 100. That is, after forming a printed circuit on the substrate, a process of forming a magnetic material thereon and a process of forming a circuit pattern after the magnetic material is formed on the substrate may be performed.
상기 자성물질은 페라이트인 것이 바람직하지만, 누설되는 자속이나 노이즈 성분을 차폐하는 물질이라면 어떤 것이라도 좋다. 상기 수동소자는 저항, 커패시터, 인덕터 등이 포함되고, 능동소자는 반도체 칩 등을 포함한다.The magnetic material is preferably ferrite, but any material may be used as long as it shields leakage magnetic flux or noise components. The passive element includes a resistor, a capacitor, an inductor, and the like, and the active element includes a semiconductor chip.
또한, 상기 실시예에서는 회로패턴(110)을 자성물질로 형성하여 노이즈를 차폐하는 것이지만, 다른 실시예로서, 능동소자 및 수동소자도 회로패턴과 동일하게 자성물질로 형성하여 누설되는 자속 및 노이즈 성분을 차폐할 수 있다. 또한, 자성물질은 도금의 형태로 형성되거나 증착의 형태로 형성되는 것이 바람직하다.In addition, in the above embodiment, the circuit pattern 110 is formed of a magnetic material to shield noise. In another embodiment, the active element and the passive element are formed of the magnetic material in the same way as the circuit pattern, and the magnetic flux and noise component leaks. Can be shielded. In addition, the magnetic material is preferably formed in the form of plating or deposition.
도 6은 도 5와는 다른 실시예로서, 기판(100)과 기판(101) 사이에 형성된 회로패턴(110)은 기판(100)의 상단에 형성된 페라이트(150) 위에 인쇄된 것으로, 회로패턴(110)을 모두 실드 처리하지 않고 회로패턴(110)의 어느 한 면만을 자성물질로 형성하여 차폐시킨 것이다. 즉 적층 기판 사이의 회로패턴(110)의 어느 한 면을 자성물질로 형성하여 회로패턴(110)의 아래 방향으로 형성되는 노이즈를 차폐시킨 것이다.6 is a different embodiment from FIG. 5, wherein the circuit pattern 110 formed between the substrate 100 and the substrate 101 is printed on the ferrite 150 formed on the top of the substrate 100, and the circuit pattern 110. ) Is shielded by forming only one surface of the circuit pattern 110 with a magnetic material without shielding all of them. That is, one surface of the circuit pattern 110 between the laminated substrates is formed of a magnetic material to shield noise formed in the downward direction of the circuit pattern 110.
이와 같이 도 6의 실시예에서는 적층 기판 및 회로의 설계에 따라 원하는 방향에만 자성물질을 형성(도금 또는 증착)하여 노이즈를 차폐할 수 있다. 또한, 회로패턴 뿐만 아니라, 수동소자 및 능동소자가 기판 사이에 실장되는 경우에도 어느 한 면에 자성물질을 선택적으로 형성함으로써, 부품으로부터 발생되는 노이즈를 차폐하여 다른 인접하는 부품이나 인접하는 층에 형성된 부품에 대한 누설 자속 및 누화를 방지하여 각 부품의 정상적인 기능에 대하여 노이즈에 의한 문제를 해소할 수 있도록 하였다.As described above, according to the embodiment of FIG. 6, the magnetic material may be formed (plated or deposited) only in a desired direction according to the design of the laminated substrate and the circuit to shield the noise. In addition, in addition to circuit patterns, even when passive elements and active elements are mounted between substrates, magnetic materials are selectively formed on one surface to shield noise generated from components, thereby forming other adjacent components or adjacent layers. By preventing leakage flux and crosstalk of components, it is possible to solve the problems caused by noise in the normal function of each component.
도 7은 도 5 및 도 6과는 또 다른 실시예로서, 기판(100)과 기판(101) 사이의 회로패턴(110)은 기판(100)의 상부면과 기판(101)의 하부면에 각각 형성된 페라이트(150) 사이에 인쇄된 것으로, 회로패턴(110)의 양면을 자성물질로 형성하여 차폐시킨 것이다. 즉 적층 기판 사이의 회로패턴(110)의 양면을 자성물질로 형성하여 회로패턴(110)의 위 방향 및 아래 방향으로 형성되는 노이즈를 차폐시킨 것이다.FIG. 7 is another embodiment of FIGS. 5 and 6, wherein the circuit pattern 110 between the substrate 100 and the substrate 101 is formed on the upper surface of the substrate 100 and the lower surface of the substrate 101, respectively. It is printed between the formed ferrite 150, shielding by forming both sides of the circuit pattern 110 with a magnetic material. In other words, both surfaces of the circuit pattern 110 between the laminated substrates are formed of a magnetic material to shield noise formed in the up and down directions of the circuit pattern 110.
이와 같이 도 7의 실시예에서 적층 기판 및 회로의 설계에 따라 상하 방향 으로 자성물질을 형성하여 상단 및 하단으로 발생할 수 있는 노이즈를 차폐할 수 있다. 또한, 회로패턴 뿐만 아니라, 수동소자 및 능동소자가 기판 사이에 실장되는 경우에도 양면에 자성물질을 형성함으로써, 부품으로부터 발생되는 노이즈를 차폐하여 다른 인접하는 부품이나 인접하는 층에 형성된 부품에 대한 누설 자속 및 누화를 방지하여 각 부품의 정상적인 기능에 대하여 노이즈에 의한 문제를 해소할 수 있도록 하였다.As described above, according to the design of the multilayer substrate and the circuit in FIG. 7, magnetic materials may be formed in the vertical direction to shield noise that may occur at the upper and lower ends. In addition to the circuit pattern, even when passive elements and active elements are mounted between the substrates, magnetic materials are formed on both sides to shield noise generated from the components, thereby leaking to other adjacent components or components formed on adjacent layers. By preventing magnetic flux and crosstalk, it is possible to solve the problems caused by noise with respect to the normal function of each part.
더욱이 도 8은 본 발명의 적층 기판 내에 노이즈를 흡수 및 차폐할 수 있는 차폐부품의 내장상태를 보인 다른 실시예로서, 회로패턴의 하나로 전원(Power) 및 접지(GND) 라인이 형성되는 베이스 층(102b)의 상단 및 하단에 각각 신호라인이 형성되는 신호 층(Signal Layer)(102a, 102c)이 구성된 것에 있어서, 베이스 층(102b)의 상단 경계부분과 신호 층(102c) 사이에 삽입된 차폐부품에 페라이트(150)를 형성하여 베이스 층(102b)의 전원 라인으로부터 발생하는 노이즈를 차폐하고, 신호 층(102a) 내에 차폐부품에 페라이트(150)를 형성하여 신호라인으로부터 발생하는 노이즈를 억제하도록 하였다. 상기 발생된 노이즈 성분은 자기장 성분으로 다른 회로패턴과 수동소자 및 능동소자에 누화의 영향을 주게 되므로, 전원라인 및 신호라인으로부터 발생되는 노이즈를 억제 및 차단하여 누화를 최소화하였다.Furthermore, FIG. 8 is a view showing another embodiment of a built-in shielding part capable of absorbing and shielding noise in a laminated substrate of the present invention, and includes a base layer in which power and ground (GND) lines are formed as one of circuit patterns. A shielding component inserted between the upper boundary of the base layer 102b and the signal layer 102c, in which signal layers 102a and 102c are formed, respectively, with signal lines formed on the top and bottom of the 102b. The ferrite 150 is formed in the shielding layer to shield the noise generated from the power line of the base layer 102b, and the ferrite 150 is formed in the shielding component in the signal layer 102a to suppress the noise generated from the signal line. . Since the generated noise component is a magnetic field component and affects other circuit patterns, passive elements, and active elements, crosstalk is minimized by suppressing and blocking noise generated from power lines and signal lines.
도 9는 본 발명의 다른 실시예로서, 노이즈 차폐부품이 내장된 적층 기판을 나타낸 것으로, 기판(103a)과 기판(103c) 사이에 수지층(103b)이 형성되고, 기판(103c) 위에 수지층(103d)이 형성된 경우에 있어서, 기판 또는 수지층 내에 또는 기판과 기판 사이 그리고 기판과 수지층 사이에 회로패턴이나 수동소자 또는 능동소자 등에 페라이트가 형성되어 각 부품 및 소자로부터 발생되는 노이즈를 성분을 차폐할 수 있도록 한 것이다. 즉 능동소자인 반도체 칩(140)에 페라이트(150)가 형성되고, 수동소자(130)에 페라이트(150)가 도금된 상태를 도시하였다. 또한, 전력선, 접지선 및 신호선 등의 회로패턴도 페라이트를 형성하여 다른 회로패턴 및 각종 전자부품 등에 노이즈로 인한 누화 현상을 최소화시킨 것이다.FIG. 9 illustrates a laminated substrate having a noise shielding component embedded therein as another embodiment of the present invention. A resin layer 103b is formed between the substrate 103a and the substrate 103c, and the resin layer is formed on the substrate 103c. In the case where 103d is formed, a ferrite is formed in a circuit pattern, a passive element, or an active element in the substrate or the resin layer, or between the substrate and the substrate, and between the substrate and the resin layer, and the noise generated from each component and the element is removed. It is to be shielded. That is, the ferrite 150 is formed on the semiconductor chip 140, which is an active element, and the ferrite 150 is plated on the passive element 130. In addition, circuit patterns such as power lines, ground lines, and signal lines also form ferrites to minimize crosstalk due to noise in other circuit patterns and various electronic components.
상기 실시예들에서 자성물질은 도금의 형태로 형성되거나 증착의 형태로 형성되는 것이 바람직하다.In the above embodiments, the magnetic material is preferably formed in the form of plating or in the form of deposition.
이와 같은 적층 기판 내장형 노이즈 흡수부품을 실장하는 방법으로, 도 10의 실시예를 참조하면, 먼저, 도 10a는 적층 기판(104) 상에 반도체 칩(140)과 능동소자(120) 및 수동소자(130)가 각각 탑재된 상태이다. 도 10b는 적층 기판(104) 상에 반도체 칩(140)과 능동소자(120) 등이 탑재되고, 적층 기판(104) 내에는 수동소자가 내장되어 실질적으로 기판(104)의 크기 및 두께를 절반 이상으로 최소화시킬 수 있고, 적층 기판의 제조단가를 절감할 수 있도록 한 것이다.As a method of mounting the multilayer board-mounted noise absorbing component as described above, referring to the embodiment of FIG. 10, first, FIG. 10A illustrates a semiconductor chip 140, an active device 120, and a passive device on the stacked substrate 104. 130) are mounted on each. 10B illustrates that the semiconductor chip 140, the active device 120, and the like are mounted on the laminated substrate 104, and passive elements are embedded in the laminated substrate 104 to substantially halve the size and thickness of the substrate 104. It is possible to minimize the above, and to reduce the manufacturing cost of the laminated substrate.
이러한 수동소자를 적층 기판 내에 실장한 상태는 도 11의 단면도를 참조하면 알 수 있다. 적층 기판(105a-105e)의 상단에 반도체 칩(140)이 탑재되고, 적층 기판의 사이에는 수동소자로서 저항(132), 커패시터(134) 및 인덕터(136)를 내장한 것으로, 수동소자에 각각 페라이트(150)를 형성(도금 또는 증착)한 것이다. 도 11에서 페라이트가 형성된 수동소자는 적층 기판의 각 층마다 실장되고, 각 부품은 회로패턴으로 전기적인 연결이 이루어진다. 또한, 수동소자 뿐만 아니라, 반도체 칩 등과 같은 능동소자도 실장이 가능하다.The state in which the passive element is mounted in the laminated substrate can be seen with reference to the cross-sectional view of FIG. 11. The semiconductor chip 140 is mounted on top of the stacked substrates 105a-105e, and a resistor 132, a capacitor 134, and an inductor 136 are embedded between the stacked substrates as passive elements, respectively. The ferrite 150 is formed (plated or deposited). In FIG. 11, the ferrite-formed passive element is mounted in each layer of the laminated substrate, and each component is electrically connected in a circuit pattern. In addition, not only passive devices, but also active devices such as semiconductor chips can be mounted.
또한, 다른 실시예로서, 도 12의 적층 기판 내장형 노이즈 흡수부품 제조방법은 먼저, 기판을 준비하는 단계(S1)를 거쳐 상기 기판 위에 포토 레지스터로 패턴을 형성하는 단계(S2)를 실시하고, 상기 포토 레지스터 패턴 위에 자성물질을 형성(도금 또는 증착)하는 단계(S3)와, 상기 자성물질을 형성한 후에 레벨링하고 레지스트를 제거하는 단계(S4), 그리고 상기 레벨링하고 레지스트의 제거 후에 전기적인 연결을 위하여 도전물질을 형성하는 단계(S5)를 실시한다. 형성된 도전물질이 다음의 에칭 공정에서 에칭액에 의하여 손상되는 것을 방지하기 위하여 도전물질을 수지, 즉 레진(resin) 처리로 도전물질을 보호하는 단계(S6)를 수행한다.In another embodiment, the method for manufacturing a multilayer substrate embedded noise absorbing part of FIG. 12 may be performed by first preparing a substrate (S1) and forming a pattern with a photoresist on the substrate (S2). Forming (plating or depositing) a magnetic material over the photoresist pattern (S3), leveling and removing the resist after forming the magnetic material (S4), and electrical connection after the leveling and removing the resist In order to form the conductive material (S5) is carried out. In order to prevent the formed conductive material from being damaged by the etching solution in the next etching process, a step (S6) of protecting the conductive material with a resin, that is, a resin, is performed.
또한, 상기 도전물질의 레진 처리 후에 에칭을 실시하는 단계(S7)를 거쳐 상기 에칭한 다음에 포토 레지스터로 패턴을 형성하는 단계(S8)를 실시하고, 상기 포토 레지스터 패턴 위에 자성물질을 형성하는 단계(S9)를 거쳐 상기 자성물질을 형성한 후에 레벨링하고 레지스트를 제거하는 단계(S10) 및 상기 레벨링하고 레지스트의 제거 후에 기판을 적층하는 단계(S11)를 수행하여 노이즈를 흡수할 수 있는 부품을 적층 기판 내에 실장할 수 있다. 상기 자성물질은 페라이트인 것이 바람직하다. 또한, 자성물질은 도금의 형태로 형성되거나 증착의 형태로 형성되는 것이 바람직하다.In addition, the step of etching after the resin treatment of the conductive material (S7) and the step of forming a pattern with a photoresist (S8), and forming a magnetic material on the photoresist pattern After forming the magnetic material through (S9) to perform the step of leveling and removing the resist (S10) and the step of stacking the substrate (S11) after the leveling and removing the resist (S11) to stack the components that can absorb noise It can be mounted in a board | substrate. The magnetic material is preferably ferrite. In addition, the magnetic material is preferably formed in the form of plating or deposition.
이와 같이 본 발명의 노이즈 차폐부품 내장형 적층 기판의 제조방법에 의하여 제조된 차폐부품 및 반도체 칩 패키지 등도 본 발명에 포함됨은 자명하다.As described above, it is obvious that the shielding part and the semiconductor chip package manufactured by the method of manufacturing the noise shielding part embedded multilayer substrate of the present invention are also included in the present invention.
본 발명에 따라 적층 기판 내에 노이즈를 흡수할 수 있는 회로패턴, 수동소자 및 능동소자 등에 페라이트를 형성하여 회로패턴과 수동소자 및 능동소자로부터 발생할 수 있는 노이즈 및 누설 자속을 차폐하여 인접하는 회로패턴, 수동소자 및 능동소자와의 기능상 문제를 방지할 수 있도록 함으로써, 적층 기판의 크기 및 두께를 최소화하고, 적층 기판의 제조단가를 절감한 향상된 효과를 갖는다.According to the present invention, a ferrite is formed in a circuit pattern capable of absorbing noise in a laminated substrate, a passive element, and an active element to shield adjacent circuit patterns by shielding the circuit pattern and the noise and leakage magnetic flux that may be generated from the passive element and the active element, By preventing the functional problem with the passive element and the active element, it is possible to minimize the size and thickness of the laminated substrate, and has an improved effect of reducing the manufacturing cost of the laminated substrate.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다. All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of the present invention will be apparent from the appended claims.
도 1 내지 도 3은 종래에 적층 기판을 개략적으로 나타낸 단면도,1 to 3 is a cross-sectional view schematically showing a conventional laminated substrate,
도 4a는 본 발명에 따른 적층 기판에 노이즈 차폐부품이 내장된 상태를 나타낸 개략적인 단면도,4a is a schematic cross-sectional view showing a state in which a noise shielding part is built in a laminated substrate according to the present invention;
도 4b는 도 4a의 A-A선 단면도,4B is a cross-sectional view taken along the line A-A of FIG. 4A;
도 5는 본 발명에 따른 적층 기판에 노이즈 차폐부품을 내장하는 방법을 나타낸 단면도,5 is a cross-sectional view showing a method for embedding a noise shielding part in a laminated substrate according to the present invention;
도 6 내지 도 9는 본 발명에 따른 각기 다른 실시예로서 적층 기판의 단면도,6 to 9 are cross-sectional views of a laminated substrate as different embodiments according to the present invention;
도 10a는 적층 기판 위에 능동소자 및 수동소자가 탑재된 상태를 나타낸 사시도,10A is a perspective view showing a state in which an active device and a passive device are mounted on a laminated substrate;
도 10b는 적층 기판 위에 능동소자를 탑재하고, 적층 기판의 내측에 수동소자를 내장한 상태를 나타낸 사시도,10B is a perspective view showing a state in which an active element is mounted on a laminated substrate and a passive element is embedded inside the laminated substrate;
도 11은 본 발명에 따른 적층 기판에 내장된 노이즈 흡수부품이 장착된 상태를 나타낸 단면도,11 is a cross-sectional view showing a state in which a noise absorbing part embedded in a laminated substrate according to the present invention is mounted;
도 12는 본 발명에 따른 적층 기판 내장형 노이즈 흡수부품 제조방법의 다른 실시예를 나타낸 흐름도.12 is a flow chart showing another embodiment of a method for manufacturing a laminated substrate-embedded noise absorbing part according to the present invention.
♣ 도면의 주요부분에 대한 부호의 설명 ♣♣ Explanation of symbols for main part of drawing ♣
100: 기판 110: 회로패턴100: substrate 110: circuit pattern
120: 능동소자 130: 수동소자120: active element 130: passive element
132: 저항 134: 커패시터132: resistor 134: capacitor
136: 인덕터 140: 반도체 칩136: inductor 140: semiconductor chip
150: 페라이트150: ferrite
Claims (27)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003135352A JP2004064052A (en) | 2002-07-27 | 2003-05-14 | Noise shielding type laminated substrate and its manufacturing method |
| US10/447,347 US7023073B2 (en) | 2002-07-27 | 2003-05-28 | Noise shield type multi-layered substrate |
| CNB031490220A CN1227725C (en) | 2002-07-27 | 2003-06-20 | Noise shielded multi-layer substrates and manufacture thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020044441 | 2002-07-27 | ||
| KR20020044441 | 2002-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040011331A KR20040011331A (en) | 2004-02-05 |
| KR100483609B1 true KR100483609B1 (en) | 2005-04-15 |
Family
ID=37319637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0078765A KR100483609B1 (en) | 2002-07-27 | 2002-12-11 | Manufacturing Method of Noise Shield type Multi Layer Substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100483609B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9607950B2 (en) | 2014-02-05 | 2017-03-28 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101580284B1 (en) | 2009-02-02 | 2015-12-24 | 삼성전자주식회사 | Apparatus and method for generating intermediate view image |
| CN113286451B (en) * | 2021-05-24 | 2022-07-19 | 四川海英电子科技有限公司 | Manufacturing method of laminated blind guiding hole of HDI multilayer circuit board |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567307A (en) * | 1991-09-09 | 1993-03-19 | Canon Inc | Manufacture of thin film magnetic head |
| JPH05121241A (en) * | 1991-10-28 | 1993-05-18 | Matsushita Electric Ind Co Ltd | Inductance part and its manufacture |
| KR970019795A (en) * | 1995-09-12 | 1997-04-30 | 이대원 | Multilayer Circuit Board and Manufacturing Method Thereof |
| US5821846A (en) * | 1995-05-22 | 1998-10-13 | Steward, Inc. | High current ferrite electromagnetic interference suppressor and associated method |
| KR20000052335A (en) * | 1998-10-02 | 2000-08-25 | 전주범 | Ferrite tape composition, inductor coils, embedded inductor, and method for fabricating embedded inductor |
-
2002
- 2002-12-11 KR KR10-2002-0078765A patent/KR100483609B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567307A (en) * | 1991-09-09 | 1993-03-19 | Canon Inc | Manufacture of thin film magnetic head |
| JPH05121241A (en) * | 1991-10-28 | 1993-05-18 | Matsushita Electric Ind Co Ltd | Inductance part and its manufacture |
| US5821846A (en) * | 1995-05-22 | 1998-10-13 | Steward, Inc. | High current ferrite electromagnetic interference suppressor and associated method |
| KR970019795A (en) * | 1995-09-12 | 1997-04-30 | 이대원 | Multilayer Circuit Board and Manufacturing Method Thereof |
| KR20000052335A (en) * | 1998-10-02 | 2000-08-25 | 전주범 | Ferrite tape composition, inductor coils, embedded inductor, and method for fabricating embedded inductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9607950B2 (en) | 2014-02-05 | 2017-03-28 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040011331A (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110896B2 (en) | Substrate structure with capacitor component embedded therein and method for fabricating the same | |
| US7888599B2 (en) | Printed circuit board including embedded capacitor and method of fabricating same | |
| US7239525B2 (en) | Circuit board structure with embedded selectable passive components and method for fabricating the same | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| US7674986B2 (en) | Circuit board structure having capacitor array and embedded electronic component and method for fabricating the same | |
| EP1761119B1 (en) | Ceramic capacitor | |
| JP5090749B2 (en) | Semiconductor package and manufacturing method thereof | |
| US5440171A (en) | Semiconductor device with reinforcement | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| US20120017435A1 (en) | Method of manufacturing PCB having electronic components embedded therein | |
| US20160007483A1 (en) | Fabrication method of packaging substrate having embedded passive component | |
| WO1997023123A1 (en) | A ball grid array integrated circuit package that has vias located within the solder pads | |
| US20050270748A1 (en) | Substrate structure integrated with passive components | |
| JP6766740B2 (en) | Printed circuit board and switching regulator | |
| KR20140087742A (en) | Multilayered substrate | |
| US7023073B2 (en) | Noise shield type multi-layered substrate | |
| WO2011102134A1 (en) | Component-embedded substrate | |
| US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
| US6683781B2 (en) | Packaging structure with low switching noises | |
| KR100483609B1 (en) | Manufacturing Method of Noise Shield type Multi Layer Substrate | |
| US20080251493A1 (en) | Method for manufacturing printed wiring board with built-in capacitor | |
| JPH02301183A (en) | Manufacture of mounting type circuit component | |
| US20040211954A1 (en) | Compositive laminate substrate with inorganic substrate and organic substrate | |
| US6969912B2 (en) | Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication | |
| KR102281458B1 (en) | Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |