KR100480724B1 - variable stepsize adaptive inverter - Google Patents

variable stepsize adaptive inverter Download PDF

Info

Publication number
KR100480724B1
KR100480724B1 KR10-2002-0067062A KR20020067062A KR100480724B1 KR 100480724 B1 KR100480724 B1 KR 100480724B1 KR 20020067062 A KR20020067062 A KR 20020067062A KR 100480724 B1 KR100480724 B1 KR 100480724B1
Authority
KR
South Korea
Prior art keywords
step size
coefficient
input
value
variable step
Prior art date
Application number
KR10-2002-0067062A
Other languages
Korean (ko)
Other versions
KR20040038179A (en
Inventor
김병길
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0067062A priority Critical patent/KR100480724B1/en
Publication of KR20040038179A publication Critical patent/KR20040038179A/en
Application granted granted Critical
Publication of KR100480724B1 publication Critical patent/KR100480724B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/724Finite field arithmetic
    • G06F7/726Inversion; Reciprocal calculation; Division of elements of a finite field

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 적응형 역수기에 관한 것으로, 특히 디지털 시스템에서 나눗셈 연산을 등가적인 곱셈 연산으로 구현하기 위해 역수를 적응적으로 계산하는 가변 스텝사이즈 적응형 역수기에 관한 것이다. 이와 같은 본 발명에 따른 가변 스텝 사이즈 적응형 역수기는 입력값에 따라 가변적으로 스텝사이즈를 발생하는 가변 스텝사이즈 발생부와, 상기 가변 스텝사이즈 발생부의 스텝 사이즈와 입력 에러로부터 계수를 갱신하는 계수 갱신부를 포함하여 구성된다. TECHNICAL FIELD The present invention relates to an adaptive multiplier, and more particularly, to a variable step size adaptive multiplier for adaptively calculating a reciprocal in order to implement a division operation as an equivalent multiplication operation in a digital system. The variable step size adaptive inverse according to the present invention is a variable step size generation unit for generating a step size variably according to an input value, and a coefficient update for updating coefficients from the step size and input error of the variable step size generation unit. It is configured to include a wealth.

Description

가변 스텝사이즈 적응형 역수기{variable stepsize adaptive inverter}Variable stepsize adaptive inverter

본 발명은 적응형 역수기에 관한 것으로, 특히 디지털 시스템에서 나눗셈 연산을 등가적인 곱셈 연산으로 구현하기 위해 역수를 적응적으로 계산하는 가변 스텝사이즈 적응형 역수기에 관한 것이다.TECHNICAL FIELD The present invention relates to an adaptive multiplier, and more particularly, to a variable step size adaptive multiplier for adaptively calculating a reciprocal in order to implement a division operation as an equivalent multiplication operation in a digital system.

일반적으로 디지털 시스템에서 채널을 등화하거나 어떤 값을 정규화 하는 경우가 발생하는데, 이때 역수나 나눗셈 연산을 구현하는 방법으로 디지트 리커런스(digit recurrence) 알고리즘이 있다.In general, a digital system equalizes a channel or normalizes a value. At this time, a digit recurrence algorithm is used to implement an inverse or a division operation.

첫 번째 구현 방법은 디지트 리커런스 알고리즘으로 피제수로부터 제수의 배수들을 빼서 몫을 구하는 방식으로, 이 방식은 구현하기가 간단하고 연산이 끝나면 나머지를 구할 수 있는 장점이 있지만, 몫을 구할 때 제수와 피제수의 비가 클수록 반복 연산 회수가 선형적으로 증가한다는 단점이 있다. The first implementation is a digit recursion algorithm that subtracts divisors from the dividend to find the quotient. This method is simpler to implement and has the advantage of finding the remainder when the operation is finished. As the ratio increases, the number of iterations increases linearly.

그리고, 두 번째 구현 방법은 1/x 함수를 제곱 급수로 전개하여 근사화 된 함수를 사용하는 것으로, 이 방식을 사용할 경우 반복 연산의 회수는 줄지만 정확한 몫을 구하기 위해서는 근사화 된 함수의 차수가 높아져야 하며 그에 따라 복잡도가 비선형적으로 증가한다는 단점이 있다. The second implementation uses an approximated function by expanding a 1 / x function as a square series, which reduces the number of iterations but requires a higher degree of order for the correct quotient. As a result, the complexity increases non-linearly.

이와 같은 디지트 리커런스 알고리즘의 구현 방법은 복잡도가 작을 경우 몫이 수렴하는 속도가 느리고, 몫이 수렴하는 속도가 빠를 경우 복잡도가 크다는 문제점이 있다. The implementation method of the digital recursion algorithm has a problem in that the share converges slowly when the complexity is small and the complexity increases when the share converges fast.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 역수를 적응적으로 계산하여 디지털 시스템에서 나눗셈 연산을 등가적인 곱셈 연산으로 구현하는 가변 스텝사이즈 적응형 역수기를 제공하기 위한 것이다.Accordingly, an object of the present invention has been made in view of the above-mentioned problems of the related art, and a variable step size adaptive multiplier for adaptively calculating a reciprocal to implement a division operation as an equivalent multiplication operation in a digital system. It is to provide.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 입력값에 따라 가변적으로 스텝사이즈를 발생하는 가변 스텝사이즈 발생부와, 상기 가변 스텝사이즈 발생부의 스텝 사이즈와 입력 에러로부터 계수를 갱신하는 계수 갱신부를 포함하여 구성된다.According to one aspect of the present invention for achieving the above object, a variable step size generation unit for generating a step size variably in accordance with an input value, and updating the coefficient from the step size and input error of the variable step size generation unit And a coefficient updater.

바람직하게, 상기 가변 스텝사이즈 발생부는 입력의 범위와 원하는 수렴속도에 따라 n을 변화시켜 n의 값이 커질수록 입력에 대해 민감하게 반응하는 발생부와, 상기 발생부의 출력값을 근사화하는 1/x 함수기와, 상기 1/x 함수기의 값이 계수를 갱신할 때 에러에 곱해지는 스텝사이즈로 사용되는 비례상수를 곱하는 곱셈기를 포함하여 구성된다.Preferably, the variable step size generation unit changes n according to a range of input and a desired convergence speed so that the response of the variable becomes more sensitive to the input as the value of n increases. Generation part and said And a multiplier that multiplies a 1 / x function that approximates the output of the generator and a proportional constant that is used as a step size multiplied by an error when the value of the 1 / x function is updated.

그리고, 상기 계수 갱신부는 계수와 역수기의 입력의 곱이 '1'이 되도록 초기계수를 반복적으로 갱신한다. The coefficient updating unit repeatedly updates the initial coefficient so that the product of the coefficient and the input of the reversed number becomes '1'.

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 가변 스텝사이즈 적응형 역수기의 구조를 보여주는 도면이다. 1 is a view showing the structure of a variable step size adaptive water return device according to the present invention.

도 1을 참조하면, 본 발명에 따른 가변 스텝 사이즈 적응형 역수기는 가변 스텝사이즈 발생부(10)와 계수 갱신부(20), 곱셈기(30), 그리고 덧셈기(40)로 구성된다.Referring to FIG. 1, the variable step size adaptive inverse unit according to the present invention includes a variable step size generation unit 10, a coefficient update unit 20, a multiplier 30, and an adder 40.

전체적인 동작원리를 살펴보면, 계수 갱신부(20)는 입력 신호와 계수의 곱이 '1'이 되도록 반복적으로 계수를 갱신하고, 이때 계수를 갱신에 사용하는 에러는 계수와 입력의 곱과 '1'의 차가 된다. Referring to the overall operation principle, the coefficient updater 20 repeatedly updates the coefficient so that the product of the input signal and the coefficient is '1', and the error of using the coefficient for the update is the product of the coefficient and the input and the '1'. It becomes a car.

그리고, 반복연산이 수행되면서 초기 계수는 입력의 역수로 수렴해가게 되며, 가변 스텝사이즈 발생부(10)는 입력신호의 크기에 따라 스텝사이즈를 이용해서 계수를 갱신하는 기능을 수행한다. As the iterative operation is performed, the initial coefficient converges to the inverse of the input, and the variable step size generator 10 performs a function of updating the coefficient by using the step size according to the size of the input signal.

가변 스텝사이즈 발생부(10)에서는 입력의 절대값이나 그 제곱, 혹은 그 이상의 차수의 제곱값을 관찰하고 그 값에 따라 가변적으로 스텝사이즈를 발생시킨다. The variable step size generation unit 10 observes the absolute value of the input, the square of the square, or more orders, and generates the step size variably according to the value.

이 가변 스텝사이즈 발생부(10)는 구해야 할 역수의 크기가 클 경우 계수를 한 번 갱신할 때 계수값의 변화량을 크게 해서 계수가 빨리 수렴할 수 있도록 한다. The variable step size generation unit 10 allows the coefficients to converge quickly by increasing the amount of change in the coefficient value when the coefficient is updated once when the magnitude of the inverse to be obtained is large.

그리고, 관찰하는 값의 차수를 높일수록 계수가 갱신되는 폭이 커져서 수렴속도가 빨라진다. The higher the order of the observed value, the larger the width of which the coefficient is updated, and the faster the convergence speed is.

도 2는 본 발명에 따른 가변 스텝사이즈 적응형 역수기의 가변 스텝사이즈 발생부의 구조를 보여주는 도면이다. 2 is a view showing the structure of the variable step size generation unit of the variable step size adaptive water return device according to the present invention.

가변 스텝사이즈 발생부는 모든 입력에 대해 같은 초기 계수와 스텝 사이즈를 사용할 경우 입력의 절대값이 0에 가까울수록 역수값이 커지므로 더 많은 반복연산을 거쳐야 올바른 역수값으로 초기 계수가 수렴된다.  When the same initial coefficient and step size are used for all inputs, the variable step size generator increases the reciprocal value as the absolute value of the input approaches 0. Therefore, the initial coefficient converges to the correct reciprocal value after more iterations.

따라서, 어떤 입력에 대해서도 반복연산의 회수가 유사하게 유지되려면 입력의 절대값에 반비례하도록 스텝 사이즈를 변화시킬 필요가 있다. Thus, in order for the number of iterations to remain similar for any input, it is necessary to change the step size to be inversely proportional to the absolute value of the input.

가변 스텝사이즈 발생부는 입력값에 따라 적절한 스텝 사이즈를 발생시키는 기능을 하는데, 구조는 발생부(11)와 근사화된 1/x 함수(12), 그리고 비례상수를 곱하는 곱셈기(13)로 구성된다.The variable step size generator generates a proper step size according to the input value. It consists of a generator 11, an approximated 1 / x function 12, and a multiplier 13 that multiplies the proportional constant.

가변 스텝사이즈 발생부의 입력 범위는 원하는 수렴속도에 따라서 발생부(11)의 차수 n을 변화시킬 수 있다.The input range of the variable step size generator depends on the desired convergence speed. The order n of the generator 11 can be changed.

상기 n의 값이 커질수록 입력에 대해 민감하게 반응하므로 더 빠른 수렴특성을 얻을 수 있다. 그러나 n이 커질수록 안정도가 떨어지므로 n의 값이 너무 클 경우 역수기가 발산할 수 있다. As the value of n increases, the more sensitive the input is, the faster the convergence characteristic can be obtained. However, as n increases, the stability decreases, and if the value of n is too large, the reverse water may diverge.

또한, 발생부(11)의 출력은 근사화된 1/x 함수(12)로 입력된다. 따라서 근사화된 1/x함수(12)의 출력은 1/ 이 된다. 이 값에 적절한 비례상수가 곱해져서 계수를 갱신할 때 에러에 곱해지는 스텝사이즈로 사용된다.Also, The output of the generator 11 is input to the approximated 1 / x function 12. Therefore, the output of the approximate 1 / x function 12 is 1 / Becomes This value is multiplied by an appropriate proportional constant and used as the step size to multiply the error when updating the coefficients.

1/x 함수(12)를 근사화 하는 방법으로 가장 대표적인 것이 테일로(taylor)급수로 전개하는 방법이다. 그러나 테일로 급수로 전개할 경우 유효한 근사값을 얻기 위해서는 급수의 차수가 높아져야 하고 결과적으로 복잡도가 증가하는 단점이 있다. The most common way to approximate the 1 / x function (12) is to expand to the Taylor series. However, in order to obtain a valid approximation, the order of water supply must be increased and the complexity increases.

그러나, 1/x 함수(12)를 근사화 하는 두 번째 방법은 x를 몇 개의 구간으로 나누고, 각 구간마다 1/x 함수(12)를 직선으로 근사화 하는 것이다. However, the second way to approximate the 1 / x function 12 is to divide x into several intervals and approximate the 1 / x function 12 in a straight line for each interval.

이 방법은 장점은 1/x 함수를 1차 함수로 간단하게 근사화 할 수 있다는 것으로 도 3은 3구간으로 나누어 근사화한 경우를 나타낸 그래프이고, 도 4는 6구간으로 나누어 근사화한 경우를 나타낸 그래프로 구간을 세분화 할수록 더 정확한 근사값을 구할 수 있다. The advantage of this method is that the 1 / x function can be easily approximated as a linear function. FIG. 3 is a graph showing an approximation divided into three sections, and FIG. 4 is a graph showing an approximation divided into six sections. The finer the interval, the more accurate the approximation can be.

도 5는 본 발명에 따른 가변 스텝사이즈 적응형 역수기의 계수 갱신부의 구조를 보여주는 도면이다. 5 is a view showing the structure of the coefficient updater of the variable step size adaptive water repeller according to the present invention.

도 5에 도시된 바와 같이, 계수 갱신부는 계수와 역수기 입력의 곱이 '1'이 되도록 초기계수를 반복적으로 갱신한다. 계수 갱신부는 제 1, 2 곱셈기(21, 22)와 덧셈기(23), 그리고 지연 소자(24)로 구성된다. As shown in FIG. 5, the coefficient updater repeatedly updates the initial coefficient such that the product of the coefficient and the input of the multiplier is '1'. The coefficient updater is composed of first and second multipliers 21 and 22, an adder 23, and a delay element 24.

계수 갱신부의 입력은 역수기의 입력과 에러, 스텝사이즈이다. The inputs of the coefficient update unit are inputs of the reverse period, errors, and step size.

이상의 세 가지 입력을 모두 곱한 값을 이용해서 계수를 갱신하고 출력으로 갱신된 계수를 내보낸다. The coefficients are updated by multiplying all three inputs, and the updated coefficients are output to the output.

적응형 역수기는 입력에 대해서 역수를 적응적으로 구하기 때문에 새로운 입력에 대해서 역수를 계산할 때 이전에 계산한 값을 초기값으로 갖게 된다. Adaptive backcounter adaptively finds the inverse of the input, so when calculating the inverse for a new input, it has the previously calculated value as its initial value.

따라서 현재의 입력값과 이전의 입력값이 서로 교차상관이 존재한다면 처음부터 새로운 값의 역수를 구할 때 보다 구하고자 하는 역수값에 가까운 값으로부터 반복연산을 시작하므로 다음 역수를 구할 때 걸리는 반복연산의 회수가 작아지는 장점이 있다. Therefore, if there is a cross correlation between the current input value and the previous input value, the iterative operation starts from the value closer to the inverse value than the new value is obtained from the beginning. There is an advantage that the number is reduced.

이상의 설명에서와 같이 본 발명은 역수 계산시 반복연산을 수행하여 정확한 역수값을 얻을 수 있으며, 입력값에 따라 스텝사이즈를 변화시켜 수렴속도를 향상시키며, 이전에 계산한 역수값으로부터 새로운 입력에 대한 역수값으로 적응적으로 갱신되므로 입력값 간에 상관관계가 있을 경우 반복연산 횟수가 줄어드는 효과가 있다.As described in the above description, the present invention can obtain an accurate reciprocal value by performing an iterative calculation in the reciprocal calculation, improve the convergence speed by changing the step size according to the input value, and obtain a new input from the reciprocal value calculated previously. Since it is adaptively updated to the inverse value, it is possible to reduce the number of iterations when there is a correlation between input values.

즉, 역수기 입력에 대해 그 입력의 절대값의 지수승을 구하고 구해진 절대값의 지수승 값에 따라 스텝사이즈를 구하고, 계수와 입력의 곱으로부터 에러를 구하며, 구해진 스텝 사이즈와 에러를 이용해서 계수를 갱신하면 입력의 역수를 구할 수 잇다. In other words, the exponential power of the absolute value of the input is calculated with respect to the input of the reverse period, the step size is calculated according to the exponent power of the absolute value obtained, the error is obtained from the product of the coefficient and the input, If we update, we can get the inverse of the input.

또한, 본 발명은 디지털 등화기나 디지털 자동 이득 제어기, 그외 나눗셈 연산이 필요한 모든 디지털 시스템등의 분야에 적용하여 효과를 볼 수 있다. In addition, the present invention can be applied to the field of digital equalizers, digital automatic gain controllers, and other digital systems that require division operations.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.

도 1은 본 발명에 따른 가변 스텝사이즈 적응형 역수기의 구조를 보여주는 도면 1 is a view showing the structure of a variable step size adaptive water repeller according to the present invention

도 2는 본 발명에 따른 가변 스텝사이즈 적응형 역수기의 가변 스텝사이즈 발생부의 구조를 보여주는 도면2 is a view illustrating a structure of a variable step size generation unit of a variable step size adaptive water repeller according to the present invention;

도 3은 도 2에 따른 1/x함수를 3구간으로 나누어 근사화한 경우를 나타낸 그래프이고, FIG. 3 is a graph illustrating an approximation by dividing the 1 / x function according to FIG. 2 into three sections.

도 4는 도 2에 따른 1/x함수를 6구간으로 나누어 근사화한 경우를 나타낸 그래프FIG. 4 is a graph illustrating an approximation by dividing the 1 / x function according to FIG. 2 into six sections.

도 5는 본 발명에 따른 가변 스텝사이즈 적응형 역수기의 계수 갱신부의 구조를 보여주는 도면5 is a view showing a structure of a coefficient updater of a variable step size adaptive water repeller according to the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 가변 스텝사이즈 발생부 11 : 발생부10: variable step size generation unit 11: Generation part

12 : 근사화된 1/x 함수 13 : 비례상수 곱셈기12: approximated 1 / x function 13: proportional constant multiplier

20 : 계수 갱신부 21 : 제 1 곱셈기20: coefficient updating unit 21: first multiplier

22 : 제 2 곱셈기 23 : 덧셈기22: second multiplier 23: adder

24 : 지연기 30 : 곱셈기24: delay 30: multiplier

40 : 덧셈기40: adder

Claims (3)

입력의 범위와 원하는 수렴속도에 따라 발생부의 차수 n을 변화시켜 n의 값이 커질수록 입력에 대해 민감하게 반응하는 발생부와;The order n of the generator is changed according to the input range and the desired convergence speed so that the larger the value of n, the more sensitive the input is. A generator; 상기 발생부의 출력값을 근사화하는 1/x 함수기와;remind A 1 / x function for approximating the output value of the generator; 상기 1/x 함수기의 값이 계수를 갱신할 때 에러에 곱해지는 스텝사이즈로 사용되는 비례상수를 곱하여 스탭사이즈를 발생하는 곱셈기와;A multiplier for generating a step size by multiplying a proportional constant used as a step size multiplied by an error when the value of the 1 / x functional unit updates a coefficient; 상기 발생된 스텝 사이즈와 입력 에러로부터 계수를 갱신하는 계수 갱신부를 포함하여 구성되는 것을 특징으로 하는 가변 스텝사이즈 적용형 역수기And a coefficient updating unit for updating the coefficient from the generated step size and input error. 삭제delete 제 1항에 있어서The method of claim 1 상기 계수 갱신부는 계수와 역수기의 입력의 곱이 '1'이 되도록 초기계수를 반복적으로 갱신하는 것을 특징으로 하는 가변 스텝사이즈 적응형 역수기The coefficient updating unit is a variable step size adaptive water harvester, characterized in that for repeatedly updating the initial coefficient so that the product of the coefficient and the input of the water harvester is '1'
KR10-2002-0067062A 2002-10-31 2002-10-31 variable stepsize adaptive inverter KR100480724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067062A KR100480724B1 (en) 2002-10-31 2002-10-31 variable stepsize adaptive inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067062A KR100480724B1 (en) 2002-10-31 2002-10-31 variable stepsize adaptive inverter

Publications (2)

Publication Number Publication Date
KR20040038179A KR20040038179A (en) 2004-05-08
KR100480724B1 true KR100480724B1 (en) 2005-04-07

Family

ID=37336419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0067062A KR100480724B1 (en) 2002-10-31 2002-10-31 variable stepsize adaptive inverter

Country Status (1)

Country Link
KR (1) KR100480724B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60164837A (en) * 1984-02-07 1985-08-27 Nec Corp Divider
JPH01125626A (en) * 1987-10-22 1989-05-18 Sony Tektronix Corp Reciprocal calculating method
JPH0251732A (en) * 1988-08-15 1990-02-21 Fujitsu Ltd Floating point computing element
US5515308A (en) * 1993-05-05 1996-05-07 Hewlett-Packard Company Floating point arithmetic unit using modified Newton-Raphson technique for division and square root
US5740089A (en) * 1994-02-26 1998-04-14 Deutsche Itt Industries Gmbh Iterative interpolator
US5768170A (en) * 1996-07-25 1998-06-16 Motorola Inc. Method and apparatus for performing microprocessor integer division operations using floating point hardware

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60164837A (en) * 1984-02-07 1985-08-27 Nec Corp Divider
JPH01125626A (en) * 1987-10-22 1989-05-18 Sony Tektronix Corp Reciprocal calculating method
JPH0251732A (en) * 1988-08-15 1990-02-21 Fujitsu Ltd Floating point computing element
US5515308A (en) * 1993-05-05 1996-05-07 Hewlett-Packard Company Floating point arithmetic unit using modified Newton-Raphson technique for division and square root
US5740089A (en) * 1994-02-26 1998-04-14 Deutsche Itt Industries Gmbh Iterative interpolator
US5768170A (en) * 1996-07-25 1998-06-16 Motorola Inc. Method and apparatus for performing microprocessor integer division operations using floating point hardware

Also Published As

Publication number Publication date
KR20040038179A (en) 2004-05-08

Similar Documents

Publication Publication Date Title
Welfert Generation of pseudospectral differentiation matrices I
Macdonald Accelerated convergence, divergence, iteration, extrapolation, and curve fitting
JP6442053B2 (en) Curve fitting circuit, analog predistorter, and radio frequency signal transmitter
US3963905A (en) Periodic sequence generators using ordinary arithmetic
McNamee et al. Efficient polynomial root-refiners: A survey and new record efficiency estimates
Singh et al. A comparative study of adaptation algorithms for nonlinear system identification based on second order Volterra and bilinear polynomial filters
Kollar et al. Observer-based recursive sliding discrete Fourier transform [tips & tricks]
US20050140438A1 (en) Fast LUT predistorter for power amplifier
Luzyanina et al. Computing stability of differential equations with bounded distributed delays
KR100480724B1 (en) variable stepsize adaptive inverter
US20060136538A1 (en) Calculating circuit and method for computing an N-th root and a reciprocal of a number
Torres-Muñoz et al. Spherical continuation algorithm with spheres of variable radius to trace homotopy curves
Motsa et al. New analytic solution to the Lane-Emden equation of index 2
Nenadic et al. Fast division on fixed-point DSP processors using Newton-Raphson method
WO2010132266A1 (en) Method and apparatus for approximating a function
EP3186721A1 (en) Noise reduction through democratic alpha smoothing
US5701395A (en) Method of programming a polynomial processor
TW201732540A (en) Fast divider and fast division method
Nekrasov A numerical method for solving dynamical systems with lumped parameters which accounts for an input data error
Koepf REDUCE package for the indefinite and definite summation
Nguyen-Ba et al. Variable-step variable-order 3-stage Hermite–Birkhoff–Obrechkoff ODE solver of order 4 to 14
Hagglund et al. A polynomial-based division algorithm
Michard et al. Small FPGA polynomial approximations with 3-bit coefficients and low-precision estimations of the powers of x
Hutson Asymptotic solutions of integral equations with convolution kernels
Garey et al. Direct numerical methods for first-order Fredholm integro-differential equations

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee