KR100476870B1 - Initializing signal generating circuit for control register - Google Patents

Initializing signal generating circuit for control register Download PDF

Info

Publication number
KR100476870B1
KR100476870B1 KR1019970048567A KR19970048567A KR100476870B1 KR 100476870 B1 KR100476870 B1 KR 100476870B1 KR 1019970048567 A KR1019970048567 A KR 1019970048567A KR 19970048567 A KR19970048567 A KR 19970048567A KR 100476870 B1 KR100476870 B1 KR 100476870B1
Authority
KR
South Korea
Prior art keywords
control register
register
initialization
signal
output
Prior art date
Application number
KR1019970048567A
Other languages
Korean (ko)
Other versions
KR19990026454A (en
Inventor
홍태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970048567A priority Critical patent/KR100476870B1/en
Publication of KR19990026454A publication Critical patent/KR19990026454A/en
Application granted granted Critical
Publication of KR100476870B1 publication Critical patent/KR100476870B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Abstract

본 발명은 컨트롤 레지스터(control register)를 초기화하기 위한 초기화 신호 발생 회로(initialization signal generating circuit)에 관한 것으로서, 구체적으로는 파워 온(power on)시에 컨트롤 레지스터를 초기화하여 컨트롤 레지스터에 의한 에러 발생을 방지하는 초기화 신호 발생 회로에 관한 것으로, 파워 온시에 상기 초기화 신호 발생 회로는 미리 설정된 값들로 컨트롤 레지스터를 초기화하고, 정상 동작 시에는 상기 컨트롤 레지스터로 제공될 신호들을 제공한다. 그러므로 컨트롤 레지스터가 구비되는 시스템에 있어서 파워 온시에 소프트웨어에 의한 초기화 과정이 수행되기 전에 미리 설정된 값들로 컨트롤 레지스터가 설정된다. 그러므로 종래에 파워 온시 컨트롤 레지스터에 임의의 값들이 설정되므로 발생될 수 있던 오동작의 문제점을 방지할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an initialization signal generating circuit for initializing a control register. More specifically, the present invention relates to an initialization signal generating circuit. An initialization signal generation circuit for preventing the initialization signal generation circuit upon power-on initializes the control register to preset values and provides signals to be provided to the control register during normal operation. Therefore, in a system equipped with a control register, the control register is set to preset values before the initialization process by software is performed at power-on. Therefore, since arbitrary values are set in the control register at the time of power on, it is possible to prevent a problem of malfunction that may occur.

Description

컨트롤 레지스터 초기화 신호 발생 회로{INITIALIZING SIGNAL GENERATING CIRCUIT FOR CONTROL REGISTER}Control register initialization signal generation circuit {INITIALIZING SIGNAL GENERATING CIRCUIT FOR CONTROL REGISTER}

본 발명은 컨트롤 레지스터(control register)를 초기화하기 위한 초기화 신호 발생 회로(initialization signal generating circuit)에 관한 것으로서, 구체적으로는 파워 온(power on)시에 컨트롤 레지스터를 초기화하여 컨트롤 레지스터에 의한 에러 발생을 방지하는 초기화 신호 발생 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an initialization signal generating circuit for initializing a control register. More specifically, the present invention relates to an initialization signal generating circuit. An initialization signal generation circuit for preventing.

일반적으로 컨트롤 레지스터(control register)는 해당 시스템에 탑재되어 초기화 프로그램에 의해 초기화가 이루어지게 된다. 즉, 전원 인가시 컨트롤 레지스터는 알 수 없는 임의의 값들로 설정되어 있음으로 이는 적합한 값들이 아니다. 그러므로 초기화 과정을 통하여 컨트롤 레지스터 값들을 일정 값들로 초기화하여 불필요한 오동작이 발생되지 않도록 한다.In general, a control register is mounted in a corresponding system and initialized by an initialization program. That is, at power up, the control register is set to arbitrary unknown values, which is not a suitable value. Therefore, the initialization process initializes the control register values to certain values to prevent unnecessary malfunctions.

그런데 이상과 같이 소프트웨어에 의한 초기화의 경우 다음과 같은 문제점이 발생 될 수 있다. 즉, 해당 시스템에 전원이 인가되고 정상적인 부팅(booting)과정이 수행된 후에야 해당 초기화 프로그램이 동작하여 컨트롤레지스터를 초기화하게 된다. 이러한 일련의 동작이 진행되어 초기화가 이루어지게 됨으로 반드시 일정 시간이 소요된다. 그런데, 초기화가 이루어지기 전에 컨트롤 레지스터에 임의의 값들이 설정되게 됨으로 인하여 해당 시스템이 오동작을 하는 경우가 발생 될 수도 있는 문제점을 갖게 된다.As described above, in the case of initialization by software, the following problem may occur. That is, after the power is applied to the system and the normal booting process is performed, the corresponding initialization program operates to initialize the control register. Since a series of operations are performed and initialization is performed, a certain time is required. However, since an arbitrary value is set in the control register before the initialization is performed, there is a problem that the system may malfunction.

만약, 시스템에 전원이 인가된 후 바로 컨트롤 레지스터가 초기화된다면 상기 와 같이 초기화 전에 발생되는 오동작을 방지할 수 있을 것이다. 즉, 전원이 인가되어 첫 번째 클럭이 발생될 때 컨트롤레지스터를 초기화하는 하드웨어가 제공된다면 종래와 같은 문제점의 발생을 방지할 수 있다.If the control register is initialized immediately after power is applied to the system, it is possible to prevent a malfunction occurring before the initialization as described above. That is, if the hardware is provided to initialize the control register when the first clock is generated when the power is applied, it is possible to prevent the occurrence of the conventional problem.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 전원 인가시 컨트롤 레지스터를 초기화하는 초기화 신호 발생 회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide an initialization signal generation circuit for initializing a control register when power is applied as proposed to solve the above-mentioned problems.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 초기화 신호 발생회로는: 파워 온시에 소정의 설정된 값을 출력하는 레지스터와; 상기 레지스터의 출력과 컨트롤 레지스터에 입력될 복수의 신호들을 입력받고, 파워 온시에는 상기 레지스터의 입력에 응답하여 상기 컨트롤 레지스터를 초기화 시키는 초기화 신호를 제공하고, 정상 동작이 개시되면 상기 컨트롤 레지스터에 입력될 복수의 신호들을 정상적으로 입력하는 초기화 신호 입력 수단을 포함한다.According to a feature of the present invention for achieving the object of the present invention as described above, the initialization signal generation circuit comprises: a register for outputting a predetermined set value at power on; It receives a plurality of signals to be input to the output of the register and the control register, and provides an initialization signal for initializing the control register in response to the input of the register at power-on, and input to the control register when the normal operation is started Initialization signal input means for normally inputting a plurality of signals.

이 실시예에 있어서, 초기화 신호 입력 수단은 상기 레지스터의 출력을 반전하여 출력하는 인버터와; 상기 인버터의 출력과 상기 컨트롤 레지스터로 제공될 컨트롤 데이터를 입력하고 이들을 오아 연산하여 상기 컨트롤 레지스터로 입력하는 제 1 오아 게이트와; 상기 인버터의 출력과 상기 컨트롤 레지스터로 제공될 클럭 인에이블신호를 입력하고 이들을 오아 연산하여 상기 컨트롤 레지스터로 입력하는 제 2 오아 게이트를 포함한다.In this embodiment, the initialization signal input means includes an inverter for inverting and outputting the output of the register; A first ora gate for inputting the output of the inverter and the control data to be provided to the control register, and performing an oral calculation on these; And a second OR gate for inputting an output of the inverter and a clock enable signal to be provided to the control register, and performing an operation on the clock enable signal.

이 실시예에 있어서, 초기화 신호 입력 수단은 상기 레지스터의 출력과 상기 컨트롤 레지스터로 제공될 컨트롤 데이터를 입력하고 이들을 오아 연산하여 상기 컨트롤 레지스터로 입력하는 제 1 오아 게이트와; 상기 레지스터의 출력과 상기 컨트롤 레지스터로 제공될 클럭 인에이블신호를 입력하고 이들을 오아 연산하여 상기 컨트롤 레지스터로 입력하는 제 2 오아 게이트를 포함한다.In this embodiment, the initialization signal input means includes: a first ora gate for inputting the output of the register and the control data to be provided to the control register, and calculating and inputting the control data into the control register; And a second OR gate for inputting an output of the register and a clock enable signal to be provided to the control register, performing an operation on these, and inputting the result to the control register.

이상과 같은 본 발명에 의하면, 파워 온시에 상기 초기화 신호 발생 회로는 미리 설정된 값들로 컨트롤 레지스터를 초기화하고, 정상 동작시에는 상기 컨트롤 레지스터로 제공될 신호들을 제공하게 된다.According to the present invention as described above, when the power-on the initialization signal generating circuit initializes the control register to a predetermined value, and during normal operation to provide the signals to be provided to the control register.

(실시예)(Example)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 컨트롤 레지스터 초기화 신호 발생 회로와 컨트롤 레지스터의 연결 관계를 보여주는 블록도이다.1 is a block diagram illustrating a connection relationship between a control register initialization signal generation circuit and a control register of the present invention.

도 1에 도시된바와 같이, 본 발명의 신규한 초기화 신호 발생 회로(100)는 파워 온시에 컨트롤 레지스터(200)에 초기화 신호를 입력하여 상기 컨트롤 레지스터(200)가 정상적인 초기값(컨트롤 신호)을 출력하도록 한다. 이 실시예에서 상기 초기화 신호 발생부(100)는 상기 컨트롤 레지스터(200)를 초기화시 '1'로 설정한다. 그러나 반대로 '0'으로 설정되게 하는 것도 가능하다.As shown in FIG. 1, the novel initialization signal generation circuit 100 of the present invention inputs an initialization signal to the control register 200 at power-on so that the control register 200 receives a normal initial value (control signal). To print. In this embodiment, the initialization signal generator 100 sets the control register 200 to '1' upon initialization. But it is also possible to set it to '0'.

(실시예 1)(Example 1)

도 2는 본 발명의 제 1 실시예에 따른 컨트롤 레지스터 초기화 신호 발생 회로의 상세 회로도이다. 제 1 실시예 따른 초기화 신호 발생 회로(100a)는 그 내부에 구비되는 레지스터(110a)의 초기 출력값이 '0'인 경우이다.2 is a detailed circuit diagram of a control register initialization signal generation circuit according to the first embodiment of the present invention. The initialization signal generating circuit 100a according to the first embodiment is a case where the initial output value of the register 110a provided therein is '0'.

도 2에 도시된바와 같이, 본 발명의 제 1 실시예에 따른 초기화 신호 발생 회로(100a)는 레지스터(110a)와, 인버터(120), 제 1 및 제 2 논리회로(130, 140)를 포함하여 구성된다. 상기 레지스터(110a)는 1 비트 레지스터(1 bit register)이며 플립플롭(D flip-flop)으로 구성 가능하다. 상기 레지스터(110a)의 입력단은 전원전압(VDD)이 인가되어 풀-업(full up)되어 있다. 그리고 클럭 입력단으로는 클럭신호(CLK)가 입력된다. 그리고 상기 레지스터(110a)는 전원전압(VDD)이 인가되면 초기값을 '0'으로 출력한다.As shown in FIG. 2, the initialization signal generating circuit 100a according to the first embodiment of the present invention includes a register 110a, an inverter 120, and first and second logic circuits 130 and 140. It is configured by. The register 110a is a 1 bit register and may be configured as a flip-flop. A power supply voltage VDD is applied to the input terminal of the register 110a and is pulled up. The clock signal CLK is input to the clock input terminal. The register 110a outputs an initial value of '0' when the power supply voltage VDD is applied.

상기 제 1 및 제 2 논리회로(130, 140)는 오아 게이트로 각각 구성된다. 상기 제 1 논리회로(130)는 상기 인버터(120)의 반전 출력과 상기 컨트롤 레지스터(200)에 입력될 컨트롤 데이터(Control data)를 입력하여 오아 연산하여 상기 컨트롤 레지스터(200)의 입력단자로 입력한다. 상기 제 2 논리회로(140)는 상기 인버터(120)의 출력과 상기 컨트롤 레지스터(200)에 공급될 클럭 인에이블 신호(CLK_EN)를 입력하여 오아 연산하여 상기 컨트롤 레지스터(200)의 클럭 인에이블 단자(CE)로 입력한다. 그리고 상기 레지스터(110a)로 입력되는 클럭신호(CLK)는 동일하게 상기 컨트롤 레지스터(200)의 클럭입력단자에도 입력된다.The first and second logic circuits 130 and 140 are constituted by OR gates, respectively. The first logic circuit 130 inputs an inverted output of the inverter 120 and control data to be input to the control register 200 and performs a calculation to input the input terminal of the control register 200. do. The second logic circuit 140 inputs an output of the inverter 120 and a clock enable signal CLK_EN to be supplied to the control register 200 to perform an operation on the clock enable terminal of the control register 200. Enter as (CE). The clock signal CLK input to the register 110a is similarly inputted to the clock input terminal of the control register 200.

이상과 같이 구성된 상기 초기화 신호 발생 회로의 동작은 다음과 같다.The operation of the initialization signal generation circuit configured as described above is as follows.

먼저, 상기 전원전압(VDD)이 인가되면, 상기 레지스터(110a)의 초기 출력값은 '0'이므로 상기 컨트롤 레지스터(200)의 입력단은 '1'이 된다. 이때, 정상적인 클럭신호(CLK)가 처음 입력되면, 상기 레지스터(110a)의 출력은 '1'이 되며, 상기 컨트롤 레지스터(200)의 출력도 '1'이 된다. 이어 두 번째 클럭신호(CLK)가 입력되면 상기 컨트롤 레지스터(200)의 출력은 상기 클럭 인에이블 신호(CLK_EN)가 '0'이므로 변화되지 않게 된다. 따라서 상기 두 번째 클럭신호(CLK) 이후로는 정상적인 동작이 이루어진다.First, when the power supply voltage VDD is applied, since the initial output value of the register 110a is '0', the input terminal of the control register 200 becomes '1'. At this time, when the normal clock signal CLK is input for the first time, the output of the register 110a is '1', and the output of the control register 200 is also '1'. Subsequently, when the second clock signal CLK is input, the output of the control register 200 is not changed since the clock enable signal CLK_EN is '0'. Therefore, normal operation is performed after the second clock signal CLK.

(실시예 2)(Example 2)

도 3은 본 발명의 제 2 실시예에 따른 컨트롤 레지스터 초기화 신호 발생 회로의 상세 회로도이다. 제 2 실시예 따른 초기화 신호 발생 회로(100b)는 그 내부에 구비되는 레지스터(110b)의 초기 출력값이 '1'인 경우이다.3 is a detailed circuit diagram of a control register initialization signal generation circuit according to a second embodiment of the present invention. The initialization signal generating circuit 100b according to the second embodiment is a case where the initial output value of the register 110b provided therein is '1'.

도 3에 도시된바와 같이, 본 발명의 제 2 실시예에 따른 초기화 신호 발생 회로(100b)의 회로 구성은 상기 제 1 실시예의 경우와 동일하다. 내부에 구비되는 레지스터(110b)는 그 초기 출력값이 '1'이므로 마스터 리셋 신호(Master reset)를 리셋단자에 입력하여 초기 출력을 '0'으로 출력되게 하여 전체 동작을 상기 제 1 실시예의 경우와 동일하게 한다.As shown in Fig. 3, the circuit configuration of the initialization signal generating circuit 100b according to the second embodiment of the present invention is the same as that of the first embodiment. Since the initial output value of the internal register 110b is '1', the master reset signal is input to the reset terminal so that the initial output is outputted as '0'. Do the same.

이상의 상기 제 1 및 제 2 실시예와 같이 초기화 신호 발생 회로(100)는 전원 입력시 처음 입력되는 클럭신호(CLK)에 의해 상기 컨트롤 레지스터(200)의 출력이 '1'로 되게 된다. 만약, 상기 컨트롤 레지스터(200)의 초기 출력을 '0'으로 하려는 경우에는 상기 인버터(120)를 생략하면 된다. 그리고 상기 컨트롤 레지스터(200)의 비트 수가 증가하는 경우에는 그에 대응되게 논리회로를 증가하여 용이하게 구성 할 수 있다.As in the first and second embodiments, the initialization signal generating circuit 100 outputs the control register 200 to '1' by the clock signal CLK first input when power is input. If the initial output of the control register 200 is set to '0', the inverter 120 may be omitted. When the number of bits of the control register 200 increases, the logic circuit may be increased to correspond to the number of bits of the control register 200 and may be easily configured.

이상과 같은 본 발명에 의하면, 컨트롤 레지스터가 구비되는 시스템에 있어서 파워 온시에 소프트웨어에 의한 초기화 과정이 수행되기 전에 미리 설정된 값들로 컨트롤 레지스터가 설정된다. 그러므로 종래에 발생되던 오동작의 문제점을 방지할 수 있게 된다.According to the present invention as described above, in a system provided with a control register, the control register is set to preset values before the initialization process by software is performed at power-on. Therefore, it is possible to prevent the problem of malfunction that has conventionally occurred.

도 1은 본 발명의 컨트롤 레지스터 초기화 신호 발생 회로와 컨트롤 레지스터의 연결 관계를 보여주는 블록도;1 is a block diagram showing a connection relationship between a control register initialization signal generation circuit and a control register of the present invention;

도 2는 본 발명의 제 1 실시예에 따른 컨트롤 레지스터 초기화 신호 발생 회로의 상세 회로도; 그리고2 is a detailed circuit diagram of a control register initialization signal generation circuit according to the first embodiment of the present invention; And

도 3은 본 발명의 제 2 실시예에 따른 컨트롤 레지스터 초기화 신호 발생 회로의 상세 회로도이다.3 is a detailed circuit diagram of a control register initialization signal generation circuit according to a second embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 초기화 신호 발생 회로 200 : 컨트롤 레지스터100: initialization signal generating circuit 200: control register

Claims (3)

컨트롤 레지스터를 초기화하기 위한 초기화 신호 발생 회로에 있어서:In the initialization signal generating circuit for initializing the control register: 전원 공급이 개시될 때 제 1 값의 신호를 출력하고, 클럭 신호가 입력되는 동안 제 2 값의 신호를 출력하는 레지스터; 그리고A register which outputs a signal of a first value when a power supply is started and outputs a signal of a second value while a clock signal is input; And 상기 레지스터로부터의 출력 신호가 상기 제 1 값일 때 제 1 초기화 신호를 상기 컨트롤 레지스터로 출력하고, 상기 레지스터로부터의 출력 신호가 상기 제 2 값일 때 초기화 프로그램에 의해 설정된 제 2 초기화 신호를 상기 컨트롤 레지스터로 출력하는 로직 회로를 포함하는 것을 특징으로 하는 초기화 신호 발생 회로.Output a first initialization signal to the control register when the output signal from the register is the first value, and transmit a second initialization signal set by the initialization program to the control register when the output signal from the register is the second value An initialization signal generation circuit comprising a logic circuit for outputting. 제 1 항에 있어서,The method of claim 1, 상기 로직 회로는,The logic circuit, 상기 레지스터로부터의 출력 신호를 반전하여 출력하는 인버터와;An inverter for inverting and outputting an output signal from the register; 상기 인버터로부터의 출력 신호와 상기 초기화 프로그램에 의해 설정된 상기 제 2 초기화 신호를 받아들이는 제 1 오아 게이트; 및A first OR gate receiving an output signal from the inverter and the second initialization signal set by the initialization program; And 상기 인버터로부터의 출력 신호와 클럭 인에이블 신호를 입력받는 제 2 오아게이트를 포함하며;A second orifice receiving an output signal and a clock enable signal from the inverter; 상기 제 1 오아 게이트로부터의 출력은 상기 컨트롤 레지스터의 초기화 신호로서 제공되고;The output from the first OR gate is provided as an initialization signal of the control register; 상기 제 2 오아 게이트로부터의 출력은 상기 컨트롤 레지스터의 인에이블 신호로서 제공되는 초기화 신호 발생 회로.An output from the second OR gate is provided as an enable signal of the control register. 제 1 항에 있어서,The method of claim 1, 상기 로직 회로는,The logic circuit, 상기 레지스터로부터의 출력 신호와 상기 초기화 프로그램에 의해 설정된 상기 제 2 초기화 신호를 받아들이는 제 1 오아 게이트; 및A first OR gate receiving an output signal from the register and the second initialization signal set by the initialization program; And 상기 인버터로부터의 출력 신호와 클럭 인에이블 신호를 입력받는 제 2 오아 게이트를 포함하며;A second OR gate receiving an output signal and a clock enable signal from the inverter; 상기 제 1 오아 게이트로부터의 출력은 상기 컨트롤 레지스터의 초기화 신호로서 제공되고;The output from the first OR gate is provided as an initialization signal of the control register; 상기 제 2 오아 게이트로부터의 출력은 상기 컨트롤 레지스터의 인에이블 신호로서 제공되는 초기화 신호 발생 회로.An output from the second OR gate is provided as an enable signal of the control register.
KR1019970048567A 1997-09-24 1997-09-24 Initializing signal generating circuit for control register KR100476870B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048567A KR100476870B1 (en) 1997-09-24 1997-09-24 Initializing signal generating circuit for control register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048567A KR100476870B1 (en) 1997-09-24 1997-09-24 Initializing signal generating circuit for control register

Publications (2)

Publication Number Publication Date
KR19990026454A KR19990026454A (en) 1999-04-15
KR100476870B1 true KR100476870B1 (en) 2005-07-05

Family

ID=37303210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048567A KR100476870B1 (en) 1997-09-24 1997-09-24 Initializing signal generating circuit for control register

Country Status (1)

Country Link
KR (1) KR100476870B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214310A (en) * 1989-02-15 1990-08-27 Toyo Commun Equip Co Ltd D/a converter for digital temperature compensation type oscillator
JPH03149621A (en) * 1989-11-06 1991-06-26 Sharp Corp Microprocessor
JPH06121392A (en) * 1992-10-01 1994-04-28 Rion Co Ltd Hearing aid
KR970024852A (en) * 1995-10-31 1997-05-30 배순훈 TV's horizontal output transistor protection circuit
KR19980029728A (en) * 1996-10-28 1998-07-25 문정환 Reset device and operation mode setting method using the reset device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214310A (en) * 1989-02-15 1990-08-27 Toyo Commun Equip Co Ltd D/a converter for digital temperature compensation type oscillator
JPH03149621A (en) * 1989-11-06 1991-06-26 Sharp Corp Microprocessor
JPH06121392A (en) * 1992-10-01 1994-04-28 Rion Co Ltd Hearing aid
KR970024852A (en) * 1995-10-31 1997-05-30 배순훈 TV's horizontal output transistor protection circuit
KR19980029728A (en) * 1996-10-28 1998-07-25 문정환 Reset device and operation mode setting method using the reset device

Also Published As

Publication number Publication date
KR19990026454A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
US4513389A (en) ROM security circuit
JP3252678B2 (en) Synchronous semiconductor memory
US5610874A (en) Fast burst-mode synchronous random access memory device
US6147537A (en) Reset circuit for flipflop
US5644734A (en) Method and apparatus for multiplexing bus connector signals with sideband signals
EP0276794A2 (en) Data input circuit having latch circuit
KR100205847B1 (en) Information processing apparatus with a mode setting circuit
US5734841A (en) Circuit for plug/play in peripheral component interconnect bus
KR100476870B1 (en) Initializing signal generating circuit for control register
USRE41441E1 (en) Output buffer having inherently precise data masking
US5146110A (en) Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation
JPH0573268A (en) Adder
JPH0944467A (en) Microcomputer
US5818274A (en) Flip-flop circuit
KR100486261B1 (en) Skew Free Dual Rail Bus Driver
US6556645B2 (en) Multi-bit counter
US4847616A (en) Mode selection circuit
US4757504A (en) Polyphase parity generator circuit
JPH11214973A (en) Resetting circuit
JP2531376B2 (en) Micro computer
KR100455368B1 (en) Burst counter and carry generating method thereof
KR100618687B1 (en) Power up reset circuit
KR100205608B1 (en) Microcontroller developing system
JP3204575B2 (en) Reset circuit and integrated circuit including the same
KR100336041B1 (en) A clock forwarding circuit with automatic clock delay detection and initial parameter setting features

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee