KR100476040B1 - LCD and its manufacturing method - Google Patents
LCD and its manufacturing method Download PDFInfo
- Publication number
- KR100476040B1 KR100476040B1 KR1019970076768A KR19970076768A KR100476040B1 KR 100476040 B1 KR100476040 B1 KR 100476040B1 KR 1019970076768 A KR1019970076768 A KR 1019970076768A KR 19970076768 A KR19970076768 A KR 19970076768A KR 100476040 B1 KR100476040 B1 KR 100476040B1
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- line
- liquid crystal
- crystal display
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 데이터 라인을 이중 배선으로 형성하여, 정전기 및 파티클의 발생을 방지할 수 있는 액정 표시 소자를 제공한다.The present invention provides a liquid crystal display device capable of preventing the generation of static electricity and particles by forming a data line with a double wiring.
본 발명에 따른 액정 표시 소자는, 본 발명에 따른 액정 표시 소자는, 게이트 라인; 게이트 라인과 매트릭스 형태로 배열된 데이터 라인; 게이트 라인과 데이터 라인의 교차부분에 형성되고, 게이트 라인으로부터 연장된 게이트와, 데이터 라인으로부터 연장된 드레인과, 소오스를 구비한 박막 트랜지스터; 게이트 라인 및 데이터 라인에 의해 형성된 공간에 게이트 라인 및 데이터 라인과 소정 간격 이격되어 형성되고, 박막 트랜지스터의 소오스와 연결된 화소전극을 포함하고, 데이터 라인은 제 1 및 제 2 데이터 라인을 포함하고, 제 1 및 제 2 데이터 라인은 연속 연결된다. 여기서, 제 1 데이터 라인은 소정의 오픈 영역을 가지며 오픈영역에는 제 2 데이터 라인이 매립되고, 제 2 데이터 라인은 제 1 데이터 라인 상에서 오픈영역을 갖는다. 또한, 제 1 데이터 라인과 화소전극은 동일 평면상에 배열되면서 동일물질로 이루어진다.The liquid crystal display element which concerns on this invention, The liquid crystal display element which concerns on this invention is a gate line; A data line arranged in a matrix form with the gate line; A thin film transistor formed at an intersection of the gate line and the data line and having a gate extending from the gate line, a drain extending from the data line, and a source; A pixel electrode spaced apart from the gate line and the data line by a predetermined distance in a space formed by the gate line and the data line, the pixel electrode being connected to the source of the thin film transistor, and the data line including the first and second data lines; The first and second data lines are connected in series. Here, the first data line has a predetermined open area, the second data line is embedded in the open area, and the second data line has an open area on the first data line. In addition, the first data line and the pixel electrode are made of the same material while being arranged on the same plane.
Description
본 발명은 액정 표시 소자 및 그의 제조방법에 관한 것으로, 특히 이중 배선 구조의 데이터 라인을 가지는 액정 표시 소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE
일반적으로, 액정 표시 소자는 텔레비전 또는 그래픽 디스플레이 등의 표시 소자로서 사용된다. 특히 액티브 매트릭스형 액정 표시 소자는 고속 응답성을 지니고, 높은 화소 개수를 갖는데 적당할 뿐만 아니라, 디스플레이 화면의 고화질화, 대형화, 컬러 화면화 등을 실현하는데 적합하다. 이러한 액정 표시 소자의 스위칭 소자로서, 급준한 온오프 특성을 지니는 박막 트랜지스터(Thin Film Transistor ; TFT)가 주로 사용된다.Generally, liquid crystal display elements are used as display elements, such as a television or a graphic display. In particular, the active matrix liquid crystal display device has high speed response, is suitable for having a high number of pixels, and is suitable for realizing high quality, large size, color screen, and the like of a display screen. As a switching element of such a liquid crystal display element, a thin film transistor (TFT) having steep on-off characteristics is mainly used.
도 1은 상기한 종래의 액정 표시 소자를 나타낸 평면도이다.1 is a plan view showing a conventional liquid crystal display device.
도 1을 참조하면, 유리기판과 같은 투명한 절연기판(미도시) 상에 게이트 라인(20)과 데이터 라인(70)이 매트릭스 형태로 배열되고, 게이트 라인(20)과 데이터 라인(70)이 교차하는 부분에 게이트 라인(20) 및 데이터 라인(70)에 연결된 박막 트랜지스터(100)가 배열된다. 게이트 라인(20) 및 데이터 라인(70)에 의해 형성된 공간에 게이트 라인(20) 및 데이터 라인(70)과 소정부분 이격됨과 더불어 박막 트랜지스터(100)와 연결되어 화소전극(80)이 배열된다. 여기서, 화소전극(80)은 박막 트랜지스터(100)의 소오스(70b)와 콘택(C)된다. Referring to FIG. 1, a gate line 20 and a data line 70 are arranged in a matrix on a transparent insulating substrate (not shown) such as a glass substrate, and the gate line 20 and the data line 70 intersect with each other. The thin film transistor 100 connected to the gate line 20 and the data line 70 is arranged at a portion thereof. The pixel electrode 80 is arranged to be spaced apart from the gate line 20 and the data line 70 in a space formed by the gate line 20 and the data line 70, and to be connected to the thin film transistor 100. The pixel electrode 80 is in contact with the source 70b of the thin film transistor 100.
상기한 바와 같은 종래의 액정 표시 소자에서, 데이터 라인(70)은 화소전극(80)과 동일한 물질인 ITO(Indium Tin Oxide)를 이용하거나, Al 또는 Mo막 등을 이용하여 단일 배선으로 형성하였다. 그러나, 데이터 라인(70)이 길어지는 경우, 파티클(particle)에 의해 데이터 라인(70)이 단선되는 문제가 발생할 뿐만 아니라, 정전기에 의해 데이터 라인(70)이 단락(short)되는 등의 문제가 발생하였다.In the conventional liquid crystal display device as described above, the data line 70 is formed of ITO (Indium Tin Oxide), the same material as the pixel electrode 80, or formed of a single wiring using an Al or Mo film. However, when the data line 70 is lengthened, not only a problem of disconnection of the data line 70 due to particles occurs, but also a problem such that the data line 70 is shorted due to static electricity. Occurred.
따라서, 본 발명의 목적은 데이터 라인을 이중 배선으로 형성하여, 정전기 및 파티클의 발생을 방지할 수 있는 액정 표시 소자를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of preventing the generation of static electricity and particles by forming data lines in double wiring.
또한, 본 발명의 다른 목적은 상기한 액정 표시 소자의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the above liquid crystal display element.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 소자는, 게이트 라인; 상기 게이트 라인과 매트릭스 형태로 배열된 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부분에 형성되고, 상기 게이트 라인으로부터 연장된 게이트와, 상기 데이터 라인으로부터 연장된 드레인과, 소오스를 구비한 박막 트랜지스터; 상기 게이트 라인 및 데이터 라인에 의해 형성된 공간에 상기 게이트 라인 및 데이터 라인과 소정 간격 이격되어 형성되고, 상기 박막 트랜지스터의 소오스와 연결된 화소전극을 포함하고, 상기 데이터 라인은 제 1 및 제 2 데이터 라인을 포함하고, 상기 제 1 및 제 2 데이터 라인은 연속 연결된다.In order to achieve the above object of the present invention, the liquid crystal display device according to the present invention, the gate line; Data lines arranged in a matrix form with the gate lines; A thin film transistor formed at an intersection of the gate line and the data line, the thin film transistor having a gate extending from the gate line, a drain extending from the data line, and a source; A pixel electrode spaced apart from the gate line and the data line by a predetermined distance in a space formed by the gate line and the data line, and including a pixel electrode connected to a source of the thin film transistor, wherein the data line defines a first data line and a second data line; And the first and second data lines are continuously connected.
여기서, 상기 제 1 데이터 라인은 소정의 오픈 영역을 가지며 상기 오픈영역에는 제 2 데이터 라인이 매립되고, 상기 제 2 데이터 라인은 상기 제 1 데이터 라인 상에서 오픈영역을 갖는다. 또한, 상기 제 1 데이터 라인과 상기 화소전극은 동일 평면상에 배열되면서 동일물질로 이루어진다.Here, the first data line has a predetermined open area, a second data line is embedded in the open area, and the second data line has an open area on the first data line. In addition, the first data line and the pixel electrode are arranged on the same plane and made of the same material.
또한, 상기한 본 발명의 다른 목적을 달성하기 위하여, 먼저 게이트 라인 및 게이트 절연막이 형성된 절연기판 상에 데이터 라인용 제 1 금속막을 형성한 후, 상기 제 1 금속막을 패터닝하여 소정의 오픈영역을 가지는 제 1 데이터 라인을 형성함과 동시에 화소전극을 형성한다. 그런 다음, 상기 오픈 영역을 매립하도록 상기 기판 전면에 데이터 라인용 제 2 금속막을 형성한 후, 상기 제 2 금속막을 패터닝하여 상기 제 1 데이터 라인 상에서 소정의 오픈영역을 가지면서 상기 제 1 데이터 라인과 연결되도록 제 2 데이터 라인을 형성함으로써, 이중 배선으로 이루어진 데이터 라인을 형성한다.In addition, in order to achieve the above object of the present invention, first forming a first metal film for a data line on an insulating substrate on which a gate line and a gate insulating film are formed, and then patterning the first metal film to have a predetermined open area. A pixel electrode is formed at the same time as forming the first data line. Next, after forming a second metal film for data lines on the entire surface of the substrate to fill the open area, the second metal film is patterned to have a predetermined open area on the first data line and the first data line. By forming the second data line to be connected, a data line formed of double wiring is formed.
여기서, 상기 제 1 금속막은 ITO막으로 형성하고, 상기 제 2 금속막은 Mo막으로 형성한다.The first metal film is formed of an ITO film, and the second metal film is formed of an Mo film.
상기한 본 발명에 의하면, 데이터 라인이 서로 연속 연결된 제 1 및 제 2 데이터 라인의 이중 배선으로 이루어짐으로써, 정전기에 의한 데이터 라인의 단락 현상이 방지됨과 더불어 파티클에 의한 데이터 라인의 단선 현상이 방지된다. 이에 따라, 액정 표시 소자의 수율이 향상된다.According to the present invention described above, the data lines are formed by double wiring of the first and second data lines continuously connected to each other, thereby preventing short circuit of the data lines due to static electricity and preventing disconnection of the data lines by particles. . Thereby, the yield of a liquid crystal display element improves.
또한, 상기한 이중 배선 구조의 데이터 라인의 제 1 데이터 라인을 화소전극의 형성시 동시에 함성함으로써, 별도의 추가공정이 요구되지 않는 효과가 있다.In addition, since the first data line of the data line of the double wiring structure is simultaneously formed at the time of forming the pixel electrode, an additional step is not required.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 액정 표시 소자를 나타낸 평면도이고, 도 3은 본 발명의 실시예에 따른 액정 표시 소자의 데이터 라인을 나타낸 단면도로서, 도 3은 도 2의 Ⅲ-Ⅲ' 선에 따른 단면을 나타낸다. 또한, 도 2 및 도 3에서, 도 1에서와 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.2 is a plan view showing a liquid crystal display device according to an embodiment of the present invention, Figure 3 is a cross-sectional view showing a data line of the liquid crystal display device according to an embodiment of the present invention, Figure 3 is a III-III 'line of FIG. Shows a cross section according to the In addition, in FIG. 2 and FIG. 3, the same code | symbol is attached | subjected about the same component as FIG.
먼저, 도 2를 참조하면, 유리기판과 같은 투명한 절연기판(10 ; 도 3 참조) 상에 게이트 라인(20)과 데이터 라인(700)이 매트릭스 형태로 배열된다. 게이트 라인(20)과 데이터 라인(70)이 교차하는 부분에 게이트 라인(20) 및 데이터 라인(70)에 연결되고, 게이트 라인(20)으로부터 연장된 게이트(20a)와, 데이터 라인(700)으로부터 연장된 드레인(700b)과, 소오스(700a)를 구비한 박막 트랜지스터(100)가 배열된다. 여기서, 데이터 라인(700)은, 제 1 및 제 2 데이터 라인(700-1, 700-2)으로 이루어지는데, 제 1 및 제 2 데이터 라인(700-1, 700-2)은 서로 연속 연결된다. 즉, 제 1 데이터 라인(700-1)은 소정의 오픈 영역을 가지며 오픈영역에는 제 2 데이터 라인(700-2)이 매립되고, 제 2 데이터 라인(700-2)은 제 1 데이터 라인(700-1) 상에서 오픈영역을 갖는다.First, referring to FIG. 2, a gate line 20 and a data line 700 are arranged in a matrix on a transparent insulating substrate 10 (see FIG. 3) such as a glass substrate. A gate 20a and a data line 700 connected to the gate line 20 and the data line 70 at a portion where the gate line 20 and the data line 70 cross each other and extending from the gate line 20. The thin film transistor 100 including the drain 700b extending from the source and the source 700a is arranged. Here, the data line 700 is composed of first and second data lines 700-1 and 700-2, and the first and second data lines 700-1 and 700-2 are continuously connected to each other. . That is, the first data line 700-1 has a predetermined open area, the second data line 700-2 is embedded in the open area, and the second data line 700-2 is the first data line 700. -1) has an open area.
또한, 게이트 라인(20) 및 데이터 라인(700)에 의해 형성된 공간에 게이트 라인(20) 및 데이터 라인(700)과 소정부분 이격됨과 더불어 박막 트랜지스터(100)와 연결되어 화소전극(80)이 배열된다. 여기서, 제 1 데이터 라인(700-1)은 화소전극(80)과 동일 평면상에서 동일한 물질, 예컨대 ITO로 형성되고, 박막 트랜지스터(100)의 소오스/드레인(700a, 700b)은 제 2 데이터 라인(700-2)과 동일 평면상에서 동일한 물질, 예컨대 Mo막으로 형성된다. 또한, 박막 트랜지스터(100)의 소오스(700b)와 화소전극(80)은 서로 콘택(C)되어 있다.In addition, the pixel electrode 80 is arranged by being spaced apart from the gate line 20 and the data line 700 in a space formed by the gate line 20 and the data line 700 and connected to the thin film transistor 100. do. Here, the first data line 700-1 is formed of the same material, for example, ITO, on the same plane as the pixel electrode 80, and the source / drain 700a and 700b of the thin film transistor 100 are connected to the second data line ( 700-2) and formed of the same material on the same plane as Mo film. In addition, the source 700b of the thin film transistor 100 and the pixel electrode 80 are in contact with each other.
이어서, 도 3을 참조하여, 상기한 액정 표시 소자의 데이터 라인 형성방법을 설명한다.Next, the data line formation method of the above-mentioned liquid crystal display element is demonstrated with reference to FIG.
도 3을 참조하면, 투명한 절연기판(10) 상에 게이트 라인(20)을 형성하고, 게이트 라인(20)이 형성된 기판 상에 게이트 절연막(30)을 형성한다. 그런 다음, 기판 전면에 데이터 라인용 제 1 금속막, 바람직하게 ITO막을 증착하고 패터닝하여, 소정의 오픈영역을 가지는 제 1 데이터 라인(700-1)을 게이트 라인(20)과 교차하도록 게이트 절연막(30) 상에 형성함과 동시에 화소전극(80; 도 2 참조)을 형성한다. Referring to FIG. 3, a gate line 20 is formed on a transparent insulating substrate 10, and a gate insulating layer 30 is formed on a substrate on which the gate line 20 is formed. Thereafter, a first metal film for a data line, preferably an ITO film, is deposited and patterned on the entire surface of the substrate so as to intersect the first data line 700-1 having a predetermined open region with the gate line 20. And a pixel electrode 80 (see FIG. 2) at the same time.
그리고 나서, 상기 오픈영역을 매립하도록 기판 전면에 데이터 라인용 제 2 금속막, 바람직하게 Mo막을 증착하고 패터닝하여, 제 1 데이터 라인(700-1) 상에서 소정의 오픈영역을 가지면서 제 1 데이터 라인(700-1)과 서로 연속 연결되도록 제 2 데이터 라인(700-2)을 형성함과 동시에, 소오스 및 드레인(700a, 700b ; 도 2 참조)을 형성한다.Then, by depositing and patterning a second metal film for a data line, preferably a Mo film, on the entire surface of the substrate to fill the open area, the first data line having a predetermined open area on the first data line 700-1. The second data line 700-2 is formed to be continuously connected to the 700-1, and at the same time, the source and drain 700a and 700b (see FIG. 2) are formed.
상기한 본 발명에 의하면, 데이터 라인이 서로 연속 연결된 제 1 및 제 2 데이터 라인의 이중 배선으로 이루어짐으로써, 정전기에 의한 데이터 라인의 단락 현상이 방지됨과 더불어 파티클에 의한 데이터 라인의 단선 현상이 방지된다. 이에 따라, 액정 표시 소자의 수율이 향상된다.According to the present invention described above, the data lines are formed by double wiring of the first and second data lines continuously connected to each other, thereby preventing short circuit of the data lines due to static electricity and preventing disconnection of the data lines by particles. . Thereby, the yield of a liquid crystal display element improves.
또한, 상기한 이중 배선 구조의 데이터 라인의 제 1 데이터 라인을 화소전극의 형성시 동시에 함성함으로써, 별도의 추가공정이 요구되지 않는 효과가 있다.In addition, since the first data line of the data line of the double wiring structure is simultaneously formed at the time of forming the pixel electrode, an additional step is not required.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
도 1은 종래의 액정 표시 소자를 나타낸 평면도.1 is a plan view showing a conventional liquid crystal display device.
도 2는 본 발명의 실시예에 따른 액정 표시 소자를 나타낸 평면도.2 is a plan view showing a liquid crystal display device according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 액정 표시 소자의 데이터 라인 형성방법을 설명하기 위하여, 도 2의 Ⅲ-Ⅲ'선에 따른 단면을 나타낸 도면.3 is a cross-sectional view taken along line III-III ′ of FIG. 2 to explain a method of forming a data line of a liquid crystal display device according to an exemplary embodiment of the present invention.
〔도면의 주요 부분에 대한 부호의 설명〕[Description of Code for Major Parts of Drawing]
10 : 절연기판 20 : 게이트 라인10: insulated substrate 20: gate line
30 : 게이트 절연막 700 : 데이터 라인30: gate insulating film 700: data line
700-1, 700-2 : 제 1 및 제 2 데이터 라인700-1, 700-2: first and second data lines
700a, 700b : 소오스 드레인 80 : 화소전극700a, 700b Source drain 80 Pixel electrode
100 : 박막 트랜지스터 C : 콘택100: thin film transistor C: contact
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076768A KR100476040B1 (en) | 1997-12-29 | 1997-12-29 | LCD and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076768A KR100476040B1 (en) | 1997-12-29 | 1997-12-29 | LCD and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990056757A KR19990056757A (en) | 1999-07-15 |
| KR100476040B1 true KR100476040B1 (en) | 2005-07-07 |
Family
ID=37303388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970076768A KR100476040B1 (en) | 1997-12-29 | 1997-12-29 | LCD and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100476040B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960018730A (en) * | 1994-11-24 | 1996-06-17 | 김광호 | Thin film transistor liquid crystal display device and manufacturing method thereof |
| KR970017100A (en) * | 1995-09-28 | 1997-04-28 | 쯔지 하루오 | Active matrix liquid crystal display and pixel defect correction method |
-
1997
- 1997-12-29 KR KR1019970076768A patent/KR100476040B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960018730A (en) * | 1994-11-24 | 1996-06-17 | 김광호 | Thin film transistor liquid crystal display device and manufacturing method thereof |
| KR970017100A (en) * | 1995-09-28 | 1997-04-28 | 쯔지 하루오 | Active matrix liquid crystal display and pixel defect correction method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990056757A (en) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100247628B1 (en) | Liquid crystal display element and its manufacturing method | |
| JPS60216377A (en) | Liquid crystal display | |
| JP3828943B2 (en) | Liquid crystal display | |
| US6307611B1 (en) | Method for manufacturing pixel electrodes of liquid crystal display | |
| CN100464235C (en) | Liquid crystal display device and method of fabricating the same | |
| KR100228431B1 (en) | Lcd device and its manufacturing method | |
| JP2800958B2 (en) | Active matrix substrate | |
| KR100476040B1 (en) | LCD and its manufacturing method | |
| KR100672626B1 (en) | The structure of liquid crystal display panel and method for fabricating the same | |
| KR100488936B1 (en) | LCD | |
| KR100776503B1 (en) | Structure of lcd pixel | |
| JPH06163891A (en) | Thin film transistor | |
| KR100205869B1 (en) | A stagged thin film transistor and a method of fabricating the same | |
| KR20000014689A (en) | Liquid crystal display device | |
| KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof | |
| KR19990052398A (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100963414B1 (en) | Liquid Crystal Display Device And Fabricating Method thereof | |
| KR20050041009A (en) | Thin film diode panel and manufacturing method of the same | |
| KR101035928B1 (en) | The liquid crystal display device and the method for fabricating the same | |
| KR19990052395A (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100380140B1 (en) | Array Panel used for a Liquid Crystal Display and method for fabricating the same | |
| KR100466393B1 (en) | Thin film transistor liquid crystal display | |
| KR20010064401A (en) | Thin film transistor liquid crystal display | |
| KR19990051226A (en) | LCD | |
| JPS639977A (en) | Thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 13 |