KR100467321B1 - 광 버스트 스위칭 망에서의 스케줄링 방법 및 헤더 패킷 데이터 자료구조 - Google Patents

Abstract

본 발명은 광 패킷을 스위칭하기 위하여 광 패킷 동기와 입력버퍼로서 광섬유 지연선을 고려하지 않은 광 버스트 스위칭 망에서 사용되는 광 버스트 스위칭 제어장치 및 스케쥴링 방법에 관한 것으로, 본 발명의 스케줄링 방법은 전기 스위치 매트릭스로부터 제어채널그룹 데이터를 수신하여 저장하는 단계; 상기 저장된 제어채널그룹 데이터를 분석하여 제어채널그룹 데이터의 출력파장과 출력채널을 결정하며 제어채널그룹 데이터의 출발시간을 계산하는 단계; 상기 단계에서 저장된 제어채널그룹 데이터와 상기 단계에서의 출력파장 정보, 출력채널 정보, 출발시간 정보와 같은 구성정보를 받아 제어패킷을 생성하는 단계; 상기 단계에서 계산된 결과에 따라서 제어채널그룹 데이터에 새로운 헤더를 생성하여 다중 버스트 헤더패킷 전송부로 전송하는 단계를 포함한다.

본 발명에서 제시한 장치 및 방법에 의하여 파장분할 다중화(WDM) 광 링크상에서 채널을 통해 전송되는 데이터에 대하여 옵셋 타임을 도입함으로써 광 시스템에서 가장 문제가 되는 데이터 버스트의 버퍼링이 불필요하도록 하는 한편 셋업시간을 최소화하고 회선교환 대역폭 효과를 극대화시키는 효과가 있다.

Description

광 버스트 스위칭 망에서의 스케줄링 방법 및 헤더 패킷 데이터 자료구조 {Scheduling method in optical burst switching network, and header packet data structure therein}

본 발명은 광 버스트 코어 라우터에 속하는 광 버스트 제어기를 구현하기 위한 것이다. 광 버스트 제어기는 광 버스트 스위칭 망에서 입구 에지 라우터로부터 코어 라우터 또는 출구 에지 라우터까지 레이블 스위칭 경로를 통해 155Mbps ~ 1Gbps 속도로 제어 패킷을 송수신하는 기능을 수행하고 광 버스트 스위칭 망 기반의 광 패킷 라우터에서 물리 광 계층의 헤더 패킷을 인식하고 처리하기 위한 기능을 수행한다.

따라서, 본 발명은 광 패킷 라우팅 기술에 대한 것이며 종래에는 전기적 기반의 라우팅 방법이 사용되었다. 데이터 처리 용량은 보통 광 패킷 라우터의 경우수십 테라 bps 수준이며 전기 라우터의 경우 수 Tbps(Tera bit per second) 수준이다.

광 패킷 라우터는 파장분할 다중화(WDM, Wavelength Division Multiplexing) 백본망의 연결점에 위치하여 망의 코어를 구성할 때 광 패킷 코어 라우터라 불리고 가입자망의 연결점에 위치할 때 광 패킷 에지 라우터라 불린다. 광 패킷 라우팅 기술은 크게 파장분할/공간분할 기반의 광 스위칭 매트릭스 기술, 광 패킷 레이블 스위칭 기술, 광 패킷 분해/조립 기술 등으로 분류된다.

광 패킷 레이블 스위칭 방식에는 고정길이의 데이터를 패킷 단위로 스위칭하는 광 패킷 스위칭 방식과 가변 길이의 데이터 버스트 단위로 스위칭하는 광 버스트 스위칭 방식이 있다. 광 패킷 스위칭 방식은 광 버퍼가 필요하게 되어 광 패킷 라우터의 성능은 우수하지만 구현하기가 쉽지 않고, 광 버스트 스위칭 방식은 대용량 광 버퍼가 필요하지 않아 수십 Tbps 급의 대용량 광 패킷 라우터를 구현하기에 용이하다. 따라서 본 발명에서는 광 버스트 스위칭 방식을 이용한 광 코어 라우터의 제어기 즉, 광 버스트 스위칭 망의 제어기 구조를 제공한다.

광 버스트 스위칭 망의 제어 구조는 전기적 입구 에지 라우터, 각 홉의 스위칭 제어 유닛, 코어 라우터, 전기적 출구 에지 라우터로 구성된다. 스위칭 제어 유닛은 각 홉에서 광 버스트 스위칭 망을 통해 버스트 패킷을 스위칭하기 위해 광 스위칭 매트릭스를 제어한다.

전기적 입구 에지 라우터는 다중 데이터 패킷을 버스트 패킷으로 조립하고 전기적 출구 에지 라우터는 광 버스트 스위칭 망으로부터 버스트 패킷을 수신하고수신한 버스트 패킷을 다수 개의 데이터 패킷으로 분해한다.

망 특히 인터넷 데이터 트래픽은 과거 수년에 걸쳐 급격하게 증가하고 있고 이 경향은 이용자 수의 증가와 더욱 큰 대역폭을 필요로 하는 새로운 서비스의 도입과 함께 계속될 것이다. 이 대량의 인터넷 트래픽은 가변 길이의 데이터 패킷을 라우팅할 수 있는 대용량 라우터를 기반으로 하는 망을 필요로 한다. 따라서 이를 해결하기 위하여 몇 가지 방법이 제시되었다.

하나의 방법은 현재의 광 망을 그대로 사용하는 것이다. 그러나 현재 광 망은 한 가닥의 광섬유상의 극히 적은 대역폭만을 이용한다. 따라서 조밀 파장분할 다중화(DWDM, Dense Wavelength Division Multiplexing) 기술이 사용되어 현재의 광 망에서의 이러한 대역폭 문제를 극복하는데 도움을 주고 있다. 한 가닥의 광섬유는 초당 10 Gbps의 데이터를 운반할 수 있는 능력을 가지고 있다. 이는 초당 수 Gbps까지의 데이터 스위칭이 가능한 현재의 전기적 기반의 스위칭 기술과는 큰 차이를 갖는 고난도의 기술이다.

한편 비동기 전송모드(ATM, Asynchronous Transfer Mode) 스위치와 IP 라우터를 이용하여 대표적으로 2.5 Gbps 또는 수 10 Gbps의 조밀 파장분할 다중화(DWDM) 광섬유 내에서 개별 채널을 이용하여 데이터를 스위칭 할 수 있다. 그러나 이 방법은 수십 개 또는 수백 개의 스위치 인터페이스가 필요하며, 이 인터페이스가 대규모 채널을 갖는 싱글 조밀 파장분할 다중화(DWDM) 광섬유를 종단하기 위해 사용된다. 따라서 결과적으로 통계적 다중화 효율성의 큰 손실이 된다.

다른 방법으로는 스위칭 시스템의 전기장치 대신에 광 기술을 적용하는 것이지만 광 부품에 관련된 기술이 매우 제한적이기 때문에 광 스위칭에서의 관리 응용이 크게 제약을 받는다.

가장 최선의 방법은 광 버스트 스위칭 망이라 부르는 것으로 광 및 전기 스위칭 기술의 사용을 최적으로 사용하기 위해 시도하는 것이다. 전기장치는 조밀 파장분할 다중화(DWDM) 광섬유 채널에 개별 사용자 데이터 버스트를 할당함으로써 시스템 리소스(resource)를 다이나믹하게 제어하고, 한편 광 기술은 광 도메인에서 전체 사용자 데이터 채널을 스위칭 하는데 사용된다. 이 광 버스트 스위치 망은 현재 광 부품의 한계를 보여온 종단간 사용자 데이터 채널을 직접적으로 취급하기 위해 설계된다. 전기적 기반의 버퍼는 데이터 버스트를 위한 종단간 투명한 광 경로를 제공하지 못한다.

상기한 문제를 해결하기 위해 본 발명에서는 광 패킷을 스위칭하기 위하여 광 패킷 동기와 입력버퍼로서 광섬유 지연선을 고려하지 않은 광 버스트 스위칭 망에서 사용되는 광 버스트 스위칭 제어장치를 제공하는 것을 목적으로 한다.

광 버스트 스위칭 망에서 사용되는 광 버스트 코어 라우터는 종래의 전기 기반의 테라급 입구 에지 라우터와 테라급 출구 에지 라우터간을 연결하는 백본용 광 라우터로서 광 패킷 스위칭 기반의 파장분할 다중화(WDM) 망 구조를 갖는다. 그리고, 파장분할 다중화(WDM) 링크 상에서 광 신호를 전기신호로 변환하는 광전변환(O/E, Optical to Electric) 및 전기신호를 광 신호로 변환하는 전광변환(E/O, Electric to Optical) 등은 별도의 트래픽 처리 기능 없이 단지 레이블 교환 기능만으로 출구 에지 라우터까지 수십 Tbps 의 용량까지 광 투명성을 유지하면서 IP 데이터를 전달하기 위한 기능을 수행하는 광 버스트 스위칭 망의 제어기를 제공하는 것을 목적으로 한다.

도 1은 광 버스트 스위칭 망의 일실시예 도면.

도 2는 버스트 패킷이 광 버스트 스위칭 망을 통해 전송되는 흐름을 나타내는 도면.

도 3은 DWDM 링크상에서 버스트 헤더와 버스트 페이로드의 전송을 시간축 상에 나타낸 도면.

도 4는 본 발명에 따른 계층 1, 2의 버스트 페이로드 포맷.

도 5는 일반적인 광 코어 라우터의 구조 도면.

도 6은 본 발명의 스위치 제어 유닛의 블록도면.

도 7은 광 스위치 매트릭스에 사용되는 스위치 제어신호의 포맷을 나타낸 도면.

도 8은 스케쥴러에서 광 스위치 제어부로 보내는 데이터의 포맷을 나타낸 도면.

도 9는 본 발명의 포워더 블록도면.

도 10은 전기스위치 매트릭스로부터 헤더패킷을 수신하여 스케쥴링하는 방법도면.

도 11은 본 발명의 스케쥴러 블록도면.

도 12는 LAUC-VF(Latest Available Unused Channel with Void Filling) 알고리즘 설명을 위한 도면.

도 13은 본 발명의 제어 채널 스케쥴링 알고리즘의 설명을 위한 도면.

도 14는 본 발명의 스위치 제어기 블록도면.

도 15는 본 발명의 버스트 페이로드를 스위칭하는데 필요한 실시간 및 버스트 페이로드를 구성하기 위한 실시간 설명.

도 16은 본 발명의 버스트 헤더 패킷 전송 모듈의 순환 동작의 일실시예.

도 17은 본 발명의 광버스트 스위칭 방식의 코어 라우터의 기능적 구조도면.

상기한 목적을 이루기 위하여 본 발명에서는, 전기 스위치 매트릭스로부터 제어채널그룹 데이터를 수신하여 저장하는 단계; 상기 저장된 제어채널그룹 데이터를 분석하여 제어채널그룹 데이터의 출력파장과 출력채널을 결정하며 제어채널그룹 데이터의 출발시간을 계산하는 단계; 상기 단계에서 저장된 제어채널그룹 데이터와 상기 단계에서의 출력파장 정보, 출력채널 정보, 출발시간 정보와 같은 구성정보를 받아 제어패킷을 생성하는 단계; 상기 단계에서 계산된 결과에 따라서 제어채널그룹 데이터에 새로운 헤더를 생성하여 다중 버스트 헤더패킷 전송부로 전송하는 단계를 포함하는 전기스위치 매트릭스로부터 헤더 패킷을 수신하여 스케쥴링하는 방법을 제공한다.

상기한 목적을 이루기 위하여 본 발명에서는, 광 버스트 스위칭 망을 통해 전달하기 위한 기본 데이터 블록인 수신된 버스트 데이터가 파장분할 다중화된 여러 채널중에서 어떤 채널의 버스트에 해당하는 헤더 정보인가를 나타내는 채널번호 정보; 상기 버스트 데이터가 도착하여야 하는 목적지 주소에 대한 정보를 저장하고 있는 레이블 정보; 상기 버스트 데이터 중에서 버스트 헤더인 제어채널그룹 데이터의 도착시간과 버스트 페이로드 데이터인 데이터채널그룹 데이터의 도착시간과의 차이를 저장하고 있는 옵셋 타임 정보; 상기 버스트 데이터가 스위칭되어 목적지로전달되도록 하는 광 스위치 매트릭스에서 얼마 동안 해당 광 경로를 유지하여야 하는가를 나타내는 버스트 길이 정보; 상기 목적지 주소지에서 데이터채널그룹 데이터를 받아 원래의 작은 패킷으로 복원하는 정보를 저장하고 있는 데이터 타입 정보; 및 서비스 품질에 대한 등급을 저장하고 있는 서비스 타입 정보를 포함하는 것을 특징으로 하는 버스트 헤더 패킷 데이터 자료구조를 제공한다.

따라서 본 발명은 실제로 망을 통과하는 데이터 패킷 스위칭의 단점 및 문제를 줄이거나 제거하기 위한 패킷 스위칭 시스템 및 방법을 제공한다. 그리고, 광 도메인에서 스위칭 데이터 패킷을 위한 광 버스트 스위칭 제어기 구조를 제공한다. 광 버스트 스위칭 망을 위한 제어기 구조는 전기적 입구 에지 라우터, 각 홉 스위치 제어 유닛 및 전기적 출구 에지 라우터를 포함한다. 전기적 입구 에지 라우터는 버스트로 들어오는 복수 개의 데이터 패킷을 조립한다. 각 홉의 스위치 제어 유닛은 광 스위칭 매트릭스에 접속하여 광 버스트 스위칭 망을 통해 버스트 패킷을 스위칭한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 1은 광 버스트 스위칭 망의 일실시예 도면이다.

광 버스트 스위칭 망은 복수 개의 전기적 입구 에지 라우터(101), 복수 개의 광 코어 라우터(102), 복수 개의 전기적 출구 에지 라우터 (103) 및 복수 개의 조밀 파장분할 다중화(DWDM) 광 링크(110)를 포함한다.

복수 개의 조밀 파장분할 다중화(DWDM) 광 링크(110)는 전기적 입구 에지 라우터(101), 광 코어 라우터(102) 및 전기적 출구 에지 라우터(103)를 함께 연결한다. 전기적 입구 에지 라우터(101)와 전기적 출구 에지 라우터(103)는 버스트 조립 및 분해 기능을 각각 수행하고 광 버스트 스위칭 망과 기존 전기 라우터간의 인터페이스를 제공한다.

광 버스트 스위칭 망을 통해 전달되기 위한 기본 데이터 블록을 버스트라고 한다. 버스트는 동일 착신지 데이터 패킷, 또는 착신지들 데이터 패킷 및 서비스의 품질(QoS, Quality of Service) 요구조건 같은 기타 속성을 갖는 데이터 패킷의 집합이다. 버스트는 버스트 헤더 패킷과 버스트 페이로드로 구성된다.

버스트 헤더 패킷의 포맷은 아이피(IP) 헤더(즉, IPv4, IPv6) 또는 다중 프로토콜 라벨 스위칭 심(MPLS shim) 헤더로 구성된다. 다중 프로토콜 라벨 스위칭 심(MPLS shim) 헤더는 다중 프로토콜 라벨 스위칭(MPLS) 시스템이 버스트를 라우트하기 위한 코어 광 라우터(110)의 스위치 제어기 유닛에 의해 그리고 버스트를 수신할 전기적 출구 에지 라우터(115)에 의해 사용될 다음 광 버스트 스위칭 규격 정보를 사용하는 경우에 사용된다.

광 버스트 스위칭 규격 정보는 출구 에지 라우터 동기를 수신하기 위한 힌트를 포함하는 동기화 힌트, 버스트 헤더 패킷의 첫 비트가 도착한 시간으로부터 버스트 페이로드의 첫 비트가 도착할 때까지의 옵셋 타임, 버스트 페이로드의 지속시간을 규정하는 버스트 주기, 버스트 페이로드가 전송된 속도에서 비트 속도를 부여하는 버스트 비트 속도, 버스트 페이로드가 보내지는 데이터 채널의 아이디(ID)를 규정하는 데이터 채널 식별기, 버스트 페이로드에 의해 수신될 서비스 품질을 규정하는 서비스의 품질(QoS), 동일 전기적 입구 및 출구 에지 라우터 어드레스를 갖는 버스트를 식별하는 버스트 일련 번호, 사이클 리던던시(redundancy) 검사를 포함한다.

도 2는 버스트 패킷이 광 버스트 스위칭 망을 통해 전송되는 흐름을 나타내는 도면이다.

조밀 파장분할 다중화(DWDM) 링크(210)에 의해 연결된 전기적 입구 에지 라우터(201), 광 코어 라우터(203), 전기적 출구 에지 라우터(202)로 구성되는 광 버스트 스위칭 망에서, 조밀 파장분할 다중화(DWDM) 링크(210)는 다중 채널(220)을 포함하고 두 임의의 라우터간 총 전송용량을 나타낸다. 각각의 다중 채널(220)은 두 임의의 라우터간 단방향 전송용량이고 시분할 다중화(TDM, Time Division Multiplexing)의 경우에 하나의 파장이나 파장의 일부로 구성될 수 있다.

즉 다중 채널(220) 그룹은 공통 타입 및 인접 노드를 갖는 한 세트의 채널이다. 조밀 파장분할 다중화(DWDM) 링크(210)는 각 방향에 하나의 데이터 채널 그룹 (DCG, Data Channel Group)(211)과 하나의 제어 채널 그룹(CCG, Control Channel Group)(212)으로 구성된다.

광 버스트 스위칭 망의 중요 특징은 버스트 페이로드(240)와 버스트 헤더 패킷(230)이 각각 따로 스위칭 및 전송된다는 것이다. 데이터 패킷은 기존 전기적 라우터로부터 전기적 입구 에지 라우터에서 먼저 수신되고 버스트로 조립된다. 데이터 패킷이 버스트로 조립되자마자 버스트 헤더 패킷(230)은 버스트로부터 벗겨진 후 버스트 헤더 패킷(230)은 제어 채널 그룹(212)을 따라서 전송되고 도 2에 나타낸 바와 같이 각 광 코어 라우터에서 전기적으로 처리된다.

그러나 이는 전기적인 처리가 아니다. 버스트 페이로드(240)는 순수 광 버스트 스위칭 망을 따라 전송되는 순수 광 신호이다. 그 후 버스트 헤더 패킷(230)은 전기적 출구 에지 라우터(202)에서 버스트 페이로드(240)를 수신하는데 사용된다. 결국, 버스트 페이로드(240)는 전기적인 출구 에지 라우터(202)에서 다음 홉으로 가기 위해서 데이터 패킷으로 다시 분해된다.

따라서 헤더의 전기적 처리를 용이하게 하고 버스트 전송을 위해 광 버스트 스위칭 망의 입구와 출구간에 투명한 광 경로를 제공한다. 각 버스트 헤더 패킷(230)은 조합된 버스트 페이로드(240)를 라우팅하기 위해 광 코어 라우터에서 사용하기 위한 라우팅 정보를 포함한다.

도 3은 DWDM 링크상에서 버스트 헤더와 버스트 페이로드의 전송을 시간축 상에 나타낸 도면이다.

데이터 채널1(301)상의 첫 버스트 페이로드(310), 데이터 채널 2(302)상의 두번째 버스트 페이로드(311), 그리고 제어 채널(303)의 버스트 헤더 패킷1(312)과 버스트 헤더 패킷 2(313)를 보여준다. 초기 버스트 옵셋 타임은 전기적 입구 에지 라우터에 의해 설정되며 버스트에서 버스트까지 다를 수도 있고 모든 버스트에 대해 같을 수도 있다.

버스트 헤더 패킷(312)(313)은 버스트 페이로드(310)(311)보다 빠른 시간에 보내질 것이다. 버스트가 진행하는 각 홉에서, 광 코어 라우터는 가능한 한 초기 옵셋 타임과 가깝게 유지하기 위해 각 버스트 헤더 패킷(312)(313)과 조합된 버스트 페이로드(310)(311)의 재동기를 시도한다. 옵셋 타임의 사용 목적은 광 코어 라우터의 제어 채널 그룹들(CCG)상에서 버스트 헤더 패킷의 충돌을 해결하려는 것이다.

도 4는 본 발명에 따른 계층 1, 2의 버스트 페이로드 포맷이다.

각 데이터 패킷(401)은 프레임 헤더(H)(402)를 이용하여 실제 페이로드(417)내에 포함되어 배포된다. 프레임 헤더(H)(402)의 일례는 바이트 단위의 데이터 패킷(401)의 길이이다. 버스트 페이로드는 채널 번호(411), 레이블(412), 옵셋 타임(413), 버스트 길이(414), 데이터 타입(415), 서비스 타입(416)을 포함한다.

여기서, 채널 번호(411)는 파장분할 다중화된 여러 채널 중에서 어떤 채널의 버스트에 해당하는 헤더 정보인지를 알려주기 위해 필요하다. 레이블(412)은 다중 프로토콜 라벨 스위칭(MPLS) 망에서 레이블과 같은 기능을 하는 요소이고, 버스트 길이(414)는 광 스위치 매트릭스에서 얼마 동안 해당 광 경로의 스위칭을 유지하여야 하는지 알려주기 위한 정보이다.

옵셋 타임(413)은 제어패킷의 도착시각과 데이터 패킷의 도착시각과의 차이로서 광 버스트 스위칭의 가장 중요한 특징이다. 데이터 타입(415)은 목적지 노드에서 데이터 패킷을 받아 원래의 작은 패킷으로 복원하기 위해 반드시 필요한 정보이다. 서비스 타입(416)은 서비스 품질을 위한 몇 개의 등급 나눌 때 해당 패킷이 어떤 등급에 있는지에 대한 정보이다. 버스트 데이터가 들어 올 입력 채널을 버스트 길이는 첫번째 바이트에서 시작하는 바이트 단위의 버스트의 길이를 나타낸다. 옵셋은 패딩의 첫 바이트를 나타내며, 버스트 페이로드의 최소길이가 부과되는 경우에 필요하다.

도 4에서 계층 1의 동기화 패턴은 전기적 출구 에지 라우터에서 광 수신기를 동기화하기 위해서 사용된다. 시작(프리앰블)에서 가드와 버스트의 끝(프리앰블)은 버스트 도착의 불확실성과 각각 다른 파장의 노드와 지연 변화간 클럭 드리프트로 인한 버스트 지속시간, 버스트 도착시간간의 불일치 및 삽입 광 스위치 매트릭스 구성시간 및 비결정적 광 매트릭스 구성시간 등을 극복하기 위해 필요하다. 그리고, 기타 성능 감시 및 순방향 오류정정(FEC) 같은 광 계층 정보가 포함될 수 있다.

기존 패킷 스위칭 망의 데이터 패킷 헤더와 같이, 버스트 헤더 패킷은 광 코어 라우터가 착신지 전기적 출구 에지 라우터까지 홉 단위로 조합된 버스트 페이로드를 라우트하기 위해 사용하기 위한 필요한 라우팅 정보를 포함한다. 기존 데이터 패킷 헤더 정보와 달리 버스트 헤더 패킷은 버스트 옵셋 타임, 버스트 지속시간 및 버스트 페이로드를 운반하는 데이터 채널 같은 광 버스트 스위칭 규격정보(OLI)를 포함한다.

도 5는 일반적인 광 코어 라우터의 구조 도면이다.

광 코어 라우터는 N 개의 다중 입력 광섬유(501), 각 입력 광섬유 내의 다중 입력 채널(502), L 개의 다중 데이터 채널 그룹(DCG₁~ DCG_L)(503), L 개의 다중 제어 채널 그룹(CCG₁~ CCG_L)(504), 입력 광섬유 지연선(505), 광 스위칭 매트릭스(506), 스위치 제어 유닛(507), 라우팅 프로세서(508), M 개의 다중 출력광섬유(509), 다중 출력 채널(510)을 포함한다.

그리고, 각 방향에 하나의 데이터 채널 그룹(DCG)과 하나의 제어 채널 그룹(CCG)을 갖는다. 데이터 채널 그룹(DCG)과 제어 채널 그룹(CCG)은 동종 또는 이종 광섬유 상에 있을 수 있다. 들어오는 데이터 채널 그룹(DCG)의 수는 L이고 나가는 데이터 채널 그룹(CCG)의 수도 L이다.

버스트 페이로드는 데이터 채널 그룹(DCG)상의 입력 광 섬유지연선(FDL, Fiber Delay Line)(505)으로 전송된다. 입력 광섬유 지연선(505)은 고정 또는 가변으로 할 수 있다. 버스트 헤더 패킷은 제어 채널 그룹(CCG)의 스위치 제어 유닛(507)에 전송된다. 입력 광섬유 지연선(505)의 목적은 광 스위칭 매트릭스(506)로 들어오기 전에 시간 주기동안 버스트 페이로드를 지연하기 위한 것이다.

한편 버스트 헤더 패킷은 전기적으로 스위치 제어 유닛(507)에서 처리된다. 광 스위칭 매트릭스(506)는 들어오는 데이터 채널에서 나가는 데이터 채널까지 버스트 페이로드를 스위칭할 수 있다. 광 버스트 스위칭 매트릭스 내의 광 버퍼(520)는 버스트 페이로드 충돌을 해결하기 위한 것으로 광섬유 지연선(505)을 사용하여 구현될 수 있다. 그러나 본 발명에서는 광섬유 지연선(505)을 사용하지 않는다.

스위치 제어 유닛(507)의 기능은 기존 전기식 라우터와 비슷하다. 스위치 제어 유닛(507)은 버스트 헤더 패킷으로부터 정보를 얻어 전기적으로 처리한다. 논리적으로 결정하기 위하여 채널 맵핑 기능을 수행한다. 라우팅 프로세서(508) 기능은 전체 광 버스트 스위칭 망을 위한 라우팅과 기타 제어 프로토콜을 구동하기 위한것이다. 또한, 라우팅 프로세서(508)는 포워딩 테이블을 만들고 유지 및 관리하며 스위치 제어기 유닛으로 가는 정보를 포워딩한다.

그 후 스위치 제어 유닛(507)은 출력 데이터 채널 그룹(DCG)을 선택하고 버스트 페이로드를 포워드하기 위한 출력 제어 채널 그룹(CCG)을 선택한다. 그리고 그 일치하는 버스트 헤더 패킷은 포워딩 테이블로부터 온 정보에 기인한다. 만약에 이들 그룹들로부터 사용 가능한 출력 데이터 채널 그룹(DCG)과 제어 채널 그룹(CCG)이 있으면 버스트 페이로드가 광 스위칭 매트릭스(506)에 도착할 때든 광 버퍼의 어떤 지연 후에 도착할 때든 스위치 제어 유닛(507)은 광 버퍼를 선택하고 광 스위칭 매트릭스를 구성하여 버스트 페이로드가 통과하게 할 것이다. 그렇지 않으면 버스트 페이로드는 폐기(drop)된다.

광 스위칭 매트릭스(506)와 스위치 제어 유닛(507) 내부에서 버스트 페이로드와 그에 해당하는 버스트 헤더 패킷의 전송을 준비하는 과정에서 스위치 제어 유닛(507)은, 버스트 페이로드와 그에 해당하는 버스트 헤더 패킷에 대해 도 3에서 이미 설명한 바와 같이 가능한 한 초기 옵셋 타임에 가깝게 옵셋 시간을 유지하면서 재동기를 하려고 한다.

버스트 페이로드에 해당하는 버스트 헤더 패킷이 처리되기 전에 버스트 페이로드가 광 스위칭 매트릭스(506)에 들어오면 그 버스트 페이로드는 간단히 폐기(drop)된다. 이는 버스트 페이로드가 광 아날로그 신호이기 ??문이다. 즉, 버스트 페이로드가 광 스위칭 매트릭스(506)에 들어왔을 ?? 셋업할 경로가 없으면 폐기된다. 버스트 헤더 패킷과 그 버스트 페이로드가 스위치 제어 유닛(507)과 스위칭 매트릭스(506)에서 각각 스위칭 된 후, 입력 광섬유 지연선(505)에 의해 도입된 지연은 정상 트래픽 조건 하에서 버스트 페이로드가 조기 도착으로 인하여 폐기되는 경우가 적도록 적절히 설계되어야 한다.

도 6은 본 발명의 스위치 제어 유닛의 블록도면이다.

스위치 제어 유닛은 다중 광전 변환부(601), 헤더패킷 송수신부(602), 패킷 프레임 생성부(603), 다중 포워더(604), 전기 스위치 매트릭스(일례는 크로스바 스위치, 다른 예는 공유 메모리 스위치이다)(605), 다중 스케쥴러(606), 스위치 제어부(607), 다중 버스트 헤더 패킷 전송부(608), 다중 전광 변환부(609)를 포함한다.

버스트 헤더 패킷이 스위치 제어 유닛에 들어올 때 먼저 광전 변환부(601)에 들어오고 광전 변환부(601)를 통과한다. 스위치 제어 유닛은 155 Mbps ~ 1 Gbps 속도로 입력된 제어 패킷이 다중 광전 변환부(601)에서 전기적 신호로 변환되고, 가변 또는 고정 길이의 패킷, 불규칙적인 시간 간격으로 수신되는 패킷을 송신 및 수신한다.

헤더 패킷 송수신부(602)는 내부의 고속의 이더넷 인터페이스를 통하여 수신되는 아이피(IP) 패킷의 레이블을 제거 후 디캡슐레이션(decapsulation)하여 헤더 패킷을 추출하고, 이더넷 프레임으로 다시 캡슐화(encapsulation)하여 내보낸다.

패킷 프레임 생성부(603)는 헤더 패킷 송수신부(602)를 통하여 입력되는 아이피(IP) 패킷을 수신하고 헤더 패킷을 전송할 때 사용하기 위한 이더넷 프레임을 저장한다. 포워더(604)는 헤더 패킷 송수신부(602)로부터 헤더 패킷을 받아, 이 가운데 레이블 정보를 사용하여 레이블 정보 베이스를 룩업(lookup)하여 출력포트 번호와 출력 레이블 정보를 얻음으로써, 버스트와 새로운 헤더 패킷의 포워딩에 필요한 정보를 발생하며, 다중 프로토콜 라벨 스위칭(MPLS)망을 제어하는 주 제어부(620)의 명령에 의하여 레이블 정보 베이스를 구축하고 갱신한다.

주 제어부(620)는 광 스위치 매트릭스의 출력포트 이상 유무를 관리 조치하고, 헤더패킷 송수신부(602)에 도착하는 아이피(IP) 패킷의 시간을 관리하며, 포워더(604)를 통해 룩업 및 레이블 정보 테이블을 갱신하고, 다중 프로토콜 라벨 스위칭(MPLS) 망 제어 유닛과 정보를 교환하거나 각종 기능 블록으로부터 요구되는 인터럽트 정보처리, 통계 및 상태 데이터를 처리한다. 또한, 포워더(604) 및 다중 스케쥴러(606)에 대한 유지관리를 위해서 루프백(loop back) 설정 및 해제 권한을 갖는다.

다중 스케쥴러(606)는 크게 헤더 패킷 출발시간 계산부, 출력파장 지속시간 계산부, 출력채널 결정부, 광 스위치 제어 패킷 생성부 및 헤더 패킷 송수신 제어부 등으로 구성된다. 스케쥴러(606)는 타임 스탬프와 옵셋 타임을 이용하여 버스트 도착 시간을 계산하며 컷-쓰루 진행시간을 알기 위해서 헤더 패킷으로부터 수신되는 버스트 길이 정보를 추출하여 스위칭 시간을 결정하고, 패킷충돌 현상을 해결하기 위하여 상호 연결된 망을 통해 트래픽을 버퍼링하거나 재순환 또는 출력파장을 선택하는 기능을 가지며 헤더 패킷이 코어 라우터에서 처리되는 시간이 균일하게 해주도록 헤더 패킷의 출발 시간을 결정한다.

광 스위치 제어부(630)는 스위치 제어 유닛으로부터 데이터 버스트의 스위칭에 필요한 입출력 포트 정보, 입출력 채널 정보 및 스위치 시작과 종료에 대한 타이밍 정보를 받아 스위칭 테이블과 스위칭 알고리즘에 의하여 생성된 제어 신호를 광 스위치 매트릭스를 구성하는 각 파장 스위치 블록에 출력하여 스위칭 경로를 컷-쓰루 방식으로 설정해 준다. 또한, 광 스위치 매트릭스의 동작 감시 제어 및 주 제어부(620)의 유지보수에 관한 신호를 제공한다.

광 스위치 제어부(630)는 광 스위치 매트릭스와 인터페이스하여 포트 정보, 채널정보, 스위치 시작과 종료에 대한 시간 정보, 스위칭 테이블과 스위칭 알고리즘에 의하여 스위칭 경로를 설정하고 이에 의하여 생성된 제어 신호에 의하여 컷-쓰루 방식으로 파장 스위치 블록을 제어한다.

전기 스위치 매트릭스(605)는 데이터 버스트의 포워딩에 필요한 정보들과 새로운 헤더 패킷의 발생을 위해 필요한 정보들을 광 버스트 스위칭의 입력포트에 대응되는 스위치 제어 유닛으로부터 출력포트에 대응되는 스위치 제어 유닛으로 스위칭한다.

분산 제어를 이용한 패킷 기반 스위치를 설계하기 위해서 다중 입출력 채널(예: 16x16 전기적 스위치)을 이용하여 Gbps 이상의 속도를 제공한다. 다중 프로토콜 라벨 스위칭(MPLS) 제어 유닛은 헤더 패킷과 파장분할 다중화(WDM) 망 백본간 프로토콜 계층을 효과적으로 간단히 하고 라우팅에 필요한 오버 헤드를 줄이기 위해 다중 프로토콜 라벨 스위칭(MPLS) 망과 연동하여 다중 프로토콜 라벨 스위칭(MPLS) 기반으로 동작한다.

다중 프로토콜 라벨 스위칭(MPLS) 제어 유닛은 레이블 경로를 설정한 후 레이블 스위칭에 필요한 레이블을 다중 프로토콜 라벨 스위칭(MPLS) 노드에 분배하고, 주 제어기와 이더넷 인터페이스를 가지고 스위치 제어 유닛과 통신한다.

광스위치 매트릭스는 파장분할 다중화(WDM) 기술을 기반으로 3단의 파장 스위치와 파장 스위치단의 출력을 포트별로 광 증폭, 상호연결 기능을 하는 광 증폭 및 상호연결 블록으로 구성된다. 각 파장 스위치 블록은 파장 역다중 유닛, 파장변환제어 유닛, 가변 파장변환유닛, 파장 다중 유닛들로 구성된다. 파장 스위치 블록을 구성하는 유닛 수는 광 스위치단에 따라 다르다. 스위칭 방식은 가변 파장 변환기와 상호연결 기능을 이용하여 파장에 따라 공간적으로 스위칭이 되는 파장 다중 공간 스위칭 기능을 갖는다. 제어신호에 의해 회선교환, 패킷교환 및 버스트 스위칭 기능을 갖는다.

스위치 제어 유닛의 블록도는 광 스위칭 매트릭스에 의존하는 중앙 집중식 구조 또는 분산구조를 가질 수 있다. 분산구조에서 각 스케쥴러는 자체 스위치 제어장치를 갖는다. 분산구조는 방송 및 선택 타입 광 스위치에 적용될 수 있다. 그러나 분산구조에도 동일한 설계 개념이 적용될 수 있다.

포워더(604)는 포워딩 테이블로부터 룩업 정보를 룩업하고 버스트 헤더 패킷이 나가야 할 출력 제어 채널 그룹을 결정한다. 조합된 버스트 페이로드는 그에 해당하는 출력 데이터 채널 그룹으로 포워딩될 것이다. 라우팅 태그는 버스트 헤더 패킷에 첨부되어 스위치가 버스트 헤더 패킷을 착신지 출력 제어 채널 그룹과 조합된 스케쥴러에 라우트할 때 사용된다. 그리고, 서비스 품질(QoS) 관련 정보가 버스트 헤더 패킷에 의해 완전히 수행되지 않으면 서비스 품질(QoS) 관련 정보가 버스트 헤더 패킷에 부착될 것이다.

도 7은 광 스위치 매트릭스에 사용되는 스위치 제어신호의 포맷을 나타낸 도면이다.

도 7에서 보는 바와 같이 스위치 제어신호는 입력포트 및 파장 선택정보, 1단 파장 스위치 정보, 2단 파장 스위치 정보, 3단 파장 스위치 정보 및 출력포트 및 파장 선택정보로 구성된다.

도 8은 스케쥴러에서 광 스위치 제어부로 보내는 데이터의 포맷을 나타낸 도면이다.

도 8에서 보는 바와 같이 스케쥴러는 전기스위치 매트릭스로부터 받은 입력포트, 출력포트 및 입력채널 정보에 출력채널 정보를 추가하고 스위치 온/오프(on/off) 시각을 계산한 데이터를 포함한 데이터 프레임을 광 스위치 제어부로 보낸다.

도 9는 본 발명의 포워더 블록도면이다.

포워더는 헤더패킷 송수신부(900)로부터 도 2와 같은 헤더 패킷 정보를 받고 헤더패킷 발생부(910)로부터 데이터와 타임 스탬프 정보를 읽어들인 다음, 그 헤더 패킷 정보에 포함된 레이블 정보를 사용하여 레이블 정보 베이스(LIB)(920)를 룩업하여 스위칭에 필요한 출력포트 번호와 새로운 레이블 정보를 얻은 후, 버스트의 포워딩과 새로운 헤더 패킷의 발생을 위하여 필요한 정보들을 프레이밍하여 전기스위치 매트릭스(930)에 보낸다.

위에서 룩업과정은 헤더 패킷 정보 중에서 레이블 정보를 읽어 이를 기준으로 메모리 상의 레이블 정보 베이스(LIB)(920) 정보를 읽어온다. 그리고 레이블 정보 베이스(LIB) 초기화 및 갱신은 처음 전원을 켰을 때 주 제어부(940)로부터 레이블 정보 베이스(LIB) 정보를 읽어와 레이블 정보 베이스(LIB)를 생성하고 갱신할 필요가 있으면 주 제어부(940)의 명령을 받아 레이블 정보 베이스(LIB) 정보를 갱신한다.

포워더는 포워더 큐 안에 처리된 버스트 헤더 패킷을 넣고, 순서대로 제공된다. 일례는 피포(FIFO, First-in-first-out) 순이다. 포워드 큐의 한가지 기능은 스위치 내부에서 있을 수 있는 충돌을 해결하는 것이다. 스위치 지연(latency)을 줄이기 위해서 출력 큐잉 성능을 갖는 스위치를 사용하는 것이 좋다. 멀티캐스트 트래픽을 지원하기 위해서 스위치는 멀티캐스트 능력을 필요로 하며 그렇지 않으면 포워더가 멀티캐스트 버스트 헤더 패킷의 복사 기능을 가져야 한다. 다음 버스트 헤더 패킷은 스위치에 의해 스위칭되고 스케쥴러로 들어간다.

도 10은 전기스위치 매트릭스로부터 헤더패킷을 수신하여 스케쥴링하는 방법도면이다.

우선, 전기 스위치 매트릭스로부터 제어채널그룹 데이터를 수신하여 저장한다.

그리고 상기 저장된 제어채널그룹 데이터를 분석하여 제어채널그룹 데이터의 출력파장과 출력채널을 결정하며 제어채널그룹 데이터의 출발시간을 계산한다.

전기 스위치 매트릭스로부터 제어채널그룹 데이터를 수신하여 저장한 제어채널그룹 데이터와 상기 출력파장 정보, 출력채널 정보, 출발시간 정보와 같은 구성정보를 받아 제어패킷을 생성한다.

마지막으로 계산된 결과에 따라서 제어채널그룹 데이터에 새로운 헤더를 생성하여 다중 버스트 헤더패킷 전송부로 전송한다.

도 11은 본 발명의 스케쥴러 블록도면이다.

스케쥴러는 하나 이상의 패킷이 동시에 동일 채널로 나가고자 할 때 발생할 수 있는 패킷 충돌 현상을 해결하기 위하여 상호 연결된 망을 통하여 출력파장 선택 기능, 채널 예약시간 계산 기능, 새로운 헤더 패킷 생성 및 전송 기능 및 버스트 헤더 패킷에 대한 타임 스탬핑 기능을 갖는다.

버스트 헤더 패킷이 광전 변환부와 전광 변환부를 지나 헤더 패킷 송수신부에 들어오고 헤더 패킷 송수신부는 계층1, 2 디캡슐레이션(decapsulation)을 수행한 다음 프레임 생성부에 버스트 헤더 패킷이 저장된다. 포워더에서는 주 제어부로부터 시간정보를 얻어 버스트 헤더 패킷에 도착한 시각 정보를 기록한다. 이후 버스트 헤더 패킷은 광 스위치 매트릭스를 지나 스케쥴러에 도착되는데 스케쥴러는 헤더 패킷 송수신부와 광 스위치 제어부에 보내기 위하여 버스트 헤더 패킷에 타임 스탬프를 붙인다.

스케쥴러는 전기스위치 매트릭스로부터 받은 입력포트, 출력포트 및 입력채널 정보를 받아 출력채널 정보를 추가하고 스위치 온/오프(on/off) 시간을 계산하여 광 스위치 제어부에 제공하는 동시에 헤더 패킷 송수신부에 새로 갱신된 헤더 패킷과 헤더 패킷의 출발 시각을 제공하는 기능을 한다.

그리고, 스케쥴러는 주 제어부로부터 타이밍 정보를 받아와 해당 버스트 페이로드로부터 오는 버스트 페이로드 지속시간 정보를 읽고 버스트 페이로드가 광스위칭 매트릭스에 언제 도착할 것인지, 버스트 페이로드가 얼마나 오래 계속될 것인지를 결정한다.

또한, 스케쥴러는 먼저 버스트 페이로드를 운반할 출력 데이터 채널을 찾는다. 출력 데이터 채널을 찾으면 사용될 광섬유 지연선(필요시)이 결정되고 스케쥴러는 버스트 페이로드의 첫 비트가 광 스위칭 매트릭스를 떠날 것인지를 안다. 그리고 나서 스케쥴러는 출력 제어 채널 그룹 상에 버스트 헤더 패킷을 보낼 시간을 스케쥴하고 버스트와 버스트 페이로드와 버스트 헤더 패킷(즉, 가능한 당초 옵셋 타임을 유지)의 재동기를 시도한다. 나가는 데이터 채널과 제어 채널 그룹상에 버스트 페이로드의 전달을 성공적으로 스케쥴링 한 후 스케쥴러는 스위치 컨트롤러에 형상 정보를 보낸다.

스케쥴러는 양방향으로 스위치 컨트롤러에 연결된다. 스케쥴러에 의해 보내진 형상 정보를 처리한 후 스위치 컨트롤러는 스케쥴러에 응답신호를 되돌려 보낸다. 그 후 스케쥴러는 버스트 헤더 패킷(즉, 옵셋 타임과 데이터 채널 식별기)을 갱신하고 보낼 시간(time-to-send) 버스트 헤더 패킷 정보에 따라 버스트 헤더 패킷 전송부에 통과시킨다. 다음에 버스트 헤더 패킷은 버스트 헤더 패킷 송수신부에 들어간다. 버스트 헤더 패킷 송수신부는 버스트 헤더 패킷에 부착된 보낼 시간(time-to-send) 버스트 헤더 패킷정보를 읽고 언제 전송될 것인지를 안다. 마지막에, 버스트 헤더 패킷은 전광 변환부로 들어가 적당한 출력 제어 채널 그룹으로 버스트 헤더 패킷을 전송하기 전에 버스트 헤더 패킷을 원래대로 광 신호로 변환한다.

데이터 채널 스케쥴링부는 데이터 채널 그룹을 위한 스케쥴링 알고리즘을 구동한다. 스케쥴링 알고리즘은 스위치 제어 유닛 설계의 중요한 부분으로, 최근 이용 가능한 미사용 채널(LAUC, Latest Available Unused Channel)라고 부르는 스케쥴링 알고리즘에 의해 스케쥴링된다. LAUC-VF 알고리즘의 기본 개념은 도착하는 버스트 페이로드를 위해 가장 최근에 이용 가능한 사용되지 않았거나 스케쥴링 되지 않은 데이터 채널을 선택함으로써 사용되지 않는 채널공간(void)을 최대한 작게 하려는 것이다.

즉, 광 스위치 매트릭스로 가는 버스트 페이로드의 도착시간을 t 라고 하고 주기를 L 이라고 할 때 스케쥴러는 먼저 (t, t+L) 의 시간 주기동안 사용 가능한 출력 데이터 채널을 찾는다. 그러한 데이터 채널이 적어도 하나 있다면 스케쥴러는 가장 최근의 사용 가능한 데이터 채널 즉, t 와 t 바로 앞 마지막 버스트 페이로드의 끝 사이에 가장 작은 사용되지 않는 채널공간(void)을 갖는 채널을 선택한다.

도 12는 LAUC-VF(Latest Available Unused Channel with Void Filling) 알고리즘 설명을 위한 도면이다.

도 12에서 5개의 데이터 채널을 갖는 데이터 채널 그룹(1205)이 있다고 가정한다. 임의의 시각 t 에 새로운 버스트가 들어왔을 때 D1, D2, D5 채널이 새로운 버스트를 할당할 수 있는 사용되지 않는 채널공간(void)이 있고 D3, D4는 버스트 페이로드동안 D3 대역에 들어가기에는 사용되지 않는 채널공간(void)이 너무 작고 D4는 버스트가 도착한 시간 t 에서 현재 서비스 중이므로 사용될 수 없다.

연속해서 버스트를 보낼 수 있는 가장 짧은 시간은 t-t2 < t-t1 < t-t5 로서데이터 채널 D2가 새로운 페이로드(1210)를 운반하기 위해 선택된다. 만약 시간 t 에서 모든 데이터 채널이 적당하면 스케쥴러는 t+D 에서 적당한 출력 데이터 채널을 찾는다. 적당한 채널을 못 찾으면 도착된 버스트 페이로드 및 해당 버스트 헤더 패킷은 폐기된다.

새로운 LAUC-VF 알고리즘은 임의의 2 채널 D1, D2가 있을 때 높은 우선권을 갖는 버스트라 하더라도 그보다 낮은 우선권을 짧은 버스트가 새로 도착하였을 경우에는 높은 우선권을 갖는 버스트보다 우선하여 사용되지 않는 채널공간(void)을 차지하게 한다.

도 13은 본 발명의 제어 채널 스케쥴링 알고리즘의 설명을 위한 도면이다.

제어 채널 스케쥴링 모듈이 버스트 페이로드를 떠날 시간에 대한 정보를 받았을때 제어 채널 스케쥴링 모듈은 제어채널 그룹상에 버스트 헤더 패킷을 스케쥴하기 시작한다. 이상적으로 버스트 헤더 패킷은 시간에 보내야 한다. 이를 쉽게 하기 위해서, 제어 채널은 시간 내에 끼워 넣어지지만 연속적인 시간이 사용될 수 있어야 한다. 하나의 슬롯(1310)은 한 개의 버스트 헤더 패킷 또는 버스트 헤더 패킷의 일부를 전송하기 위해서 시간 간격을 나타낼 수 있다. 이 예를 목적으로 하나의 슬롯이 정확히 하나의 버스트 헤더 패킷을 전송하기 위한 시간간격이라고 가정한다.

도 13에서 t_c는 현재 타임슬롯의 시작시간이고, 0 은 보낼 버스트 헤더 패킷이 없음을 뜻하고 1 은 주어진 타임 슬롯 내에 보낼 버스트 헤더 패킷이 한 개있음을 뜻한다. 버스트 헤더 패킷을 보낼 가장 이른 타임 슬롯은 다음과 같이 결정된다.

(수학식 1)

단, L_h는 타임슬롯 길이(즉, 버스트 헤더 패킷 주기)이고, P_s는 현재 제어 채널 전송 시간 슬롯에 대한 포인터이다.

버스트 헤더 패킷의 가장 이른 전송시간을 빨리 결정하기 위하여 동시 비교 방법이 사용된다. 버스트 헤더 패킷 프로세서에 보낼 버스트 헤더 패킷 정보를 보고하고 응답을 받은 후 제어 채널 스케쥴링 모듈은 제어 채널에 대하여 사용된 타임슬롯을 태그하여 활동정보를 저장할 테이블을 갱신한다.

0 시간주기 내에 빈 타임슬롯이 발견되지 않으면 응답이 버스트 헤더 패킷 프로세서에 보내져야 한다. 이 때 이후 버스트 헤더 패킷 프로세서를 위해 2가지 옵션이 사용될 수 있다. 첫번째 옵션은 버스트 헤더 패킷과 그 버스트 페이로드가 폐기(drop)되는 것이고, 두번째 옵션은 버스트 헤더 패킷 프로세서가 버스트 헤더 패킷을 새로운 (그러나, 데이터 채널 스케쥴링 모듈에 지시하여 또 하나의 다른 버스트 페이로드 출발시간을 찾음)것으로 취급하는 것이다. 이 새로운 출발시간은 앞서 찾은 것 보다 늦어야 한다.

타임 슬롯되지 않은 제어 채널 그룹에 연장될 수 있다. 후자의 경우에 제어 채널 스케쥴링 모듈은 조합된 제어채널 그룹의 비지 또는 아이들(busy/idle) 주기의 트랙을 유지할 필요가 있다. T-t_o부터 t 까지 적당한 시간주기에, 제어 채널 스케쥴링 모듈은 버스트 헤더 패킷을 보낼 가장 빠른 가능한 시간(제어 채널이 사용 가능하면 이상적으로 t-t_o에서)을 찾는다. 제어채널 그룹이 하나 이상의 채널을 갖는 경우 위 개념은 아직 타임슬롯, 비타임 슬롯 양 제어 채널 그룹에 적용된다. 즉, 제어 채널이 사용 가능하면 이상적으로 t-t_o에서 버스트 헤더 패킷을 보낼 가장 빠른 가능한 시간을 찾는다.

도 14는 본 발명의 스위치 제어기 블록도면이다.

스위치 제어기는 타임 슬롯 형태로 광 스위치 매트릭스를 구성한다. 스위치 제어기의 기본 기능은 스케쥴러로부터 구성정보를 받고, 광 스위치 매트릭스를 구성할 타임슬롯을 계산하고, 타임슬롯으로 조합된 테이블 또는 메모리의 구성정보를 갱신하는 것이다.

어떻게 광 스위치 매트릭스를 구성하느냐에 관한 정보가 먼저 스케쥴러로부터 스위치 제어기의 타임슬롯계산 프로세서로 들어간다. 버스트 헤더 패킷 프로세서로부터 얻은 정보는 어떤 광섬유와 채널에 버스트 페이로드가 들어 올 것인가, 어떤 광섬유와 채널에 버스트 페이로드가 남을 것인가, 언제 버스트 페이로드가 스위치 될 것인가, 얼마나 오래 버스트 페이로드가 지속될 것인가 같은 정보를 포함할 것이다. 타임 슬롯 계산 프로세서는 다음 공식을 사용하여 광 스위치 매트릭스를 구성하여 적당한 타임 슬롯을 계산한다.

(수학식 2)

여기에서 t_s는 스위치 할 시간, t_c는 현재 구성 타임 슬롯의 시작시간,는 타임 슬롯 단위, P_c는 현재 구성 타임 슬롯에 대한 포인터이다.

타임 슬롯 계산 프로세서는 구성 정보를 스위치 제어기가 계산된 타임 슬롯과 조합된 테이블 또는 메모리에 저장하는 포맷으로 변환한다. 그 후 타임슬롯 계산 프로세서는 스케쥴러에게 응답을 보낸다. 구성 스케쥴링 윈도우는 다음과 같이 주어진다.

(수학식 3)

도 15는 본 발명의 버스트 페이로드를 스위칭하는데 필요한 실시간 및 버스트 페이로드를 구성하기 위한 실시간 설명을 위한 도면이다.

도 15에서 타임 슬롯으로 조합된 각 테이블/메모리는 그 타임 슬롯에 스위치될 광 스위칭 매트릭스의 게이트에 대한 정보를 직간접적으로 포함한다. 테이블 메모리에 규정된 광 스위칭 매트릭스의 구성은 하나의 타임 슬롯 내에 완성된다.

버스트 페이로드를 위해 위에서 계산된 광 스위칭 매트릭스 구성 시간은 스케쥴러로부터 버스트 페이로드를 스위칭할 시간(time-to-switch)과 같지는 않다. 버스트 페이로드의 시작에서 작은 부분은 도 15에 나타낸 바와 같이 커트되어야 한다. 그러나 실제 데이터는 도 4에 나타낸 가드 B 보다 크지 않기 때문에 커트되지 않을 것이다. 새로운 버스트 옵셋 타임은 실제 매트릭스 구성 시간이 아닌 떠날 시간(time-to-leave) 정보를 가지고 계산될 것이다. 그래서 다음 홉에서 버스트 페이로드의 가드는 아직 가드 B 이다.

도 16은 본 발명의 버스트 헤더 패킷 전송 모듈의 순환 동작의 일실시예 도면이다.

버스트 헤더 패킷 전송 모듈은 전송 제어장치(1610), 버스트 헤더 패킷 전송장치(1620)로 구성된다. 전송 제어장치(1610)는 다중 타임 슬롯(1611) 및 타임 슬롯 포인터(1612)로 구성된다. 각 타임 슬롯은 플래그 비트(1613)와 포인터(1614)를 포함한다. 전송제어장치의 기능은 스케쥴러에 의해 계산된 보낼 시간(time-to-send) 정보에 따라 버스트 헤더 패킷의 전송을 관리하는 것이다. 플래그 비트는 버스트 헤더 패킷 전송장치에 보낼 주어진 타임 슬롯안에 버스트 헤더 패킷이 있는지를 나타낸다.

플래그 비트 1은 보낼 버스트 헤더 패킷이 있음을 뜻한다. 타임 슬롯 안에 있는 각 버스트 헤더 패킷이 다른 제어 채널로 간다면 타임 슬롯당 하나 이상의 버스트 헤더 패킷이 있을 수 있다. 포인터는 조합된 플래그 비트가 1인 경우 버스트 헤더 패킷의 어드레스를 지시한다. 버스트 헤더 패킷 전송장치는 계층1, 2 인캡슐레이션(encapsulation) 기능을 수행하고 버스트 헤더 패킷을 전송한다.

도 17은 본 발명의 광 버스트 스위칭 방식의 코어 라우터의 기능적 구조도면이다.

광 버스트 코어 라우터는 광 패킷 스위칭 기반의 파장분할 다중화(WDM) 망 구조를 가지며 데이터 평면에서 파장분할 다중화(WDM) 입력 광 접속 능력을 제공하는 디멀티플렉서(1710), 다중 광섬유 링크 버퍼인 입력 광섬유 지연선(FDL) (1720), 다중 프로토콜 라벨 스위칭(MPLS) 제어부(1730), 파장 스위치 매트릭스를 제어하는 광 버스트 스위칭 제어부(1740), 수십 테라급 파장 스위치인 광 스위칭매트릭스(1750), 다중 광섬유 데이터 버퍼인 광섬유 지연선(FDL) 버퍼(1760), 출력링크 정합부(1770), 파장분할 다중화(WDM) 출력 광 링크 접속 능력을 제공하는 멀티플렉서(1780)로 구성되고 제어평면에서는 다중 프로토콜 라벨 스위칭(MPLS) 기반의 레이블 제어 프로세서인 다중 프로토콜 라벨 스위칭(MPLS)과 정합한다.

버스트 코어 라우터의 주 기능은 전기 기반의 테라급 입구 에지 광 라우터와 전기 기반의 테라급 출구 에지 광 라우터간을 파장분할 다중화(WDM) 링크상에서 광전변환, 전광변환 등 별도의 트래픽 처리없이 레이블 교환 기능만으로 수십 Tbps 용량까지 광 투명성을 유지하면서 아이피(IP) 데이터를 스위칭하는 것이다. 본 광 버스트 코어 라우터는 표준화된 접속기준(ITU-T)을 이용하여 스위칭 망(SONET/SDH, ATM/IP, 이더넷 등)과 접속된다.

디멀티플렉서(1710)는 헤더와 버스트들이 파장 다중화된 데이터 중에서 제어 패킷용 파장 채널을 분리해 내고, 스위칭 매트릭스(1750)는 제어신호에 의해 광 회선교환, 광 패킷교환 및 광 버스트 스위치 등의 기능을 수행할 수 있는 광범위한 사용 영역을 갖는 범용 파장 스위치 기능을 한다.

멀티플렉서(1780)는 파장 다중화된 데이터 패킷용 채널들과 버스트와는 다른 파장을 사용하는 제어 패킷용 채널을 다중화하여 하나의 광섬유를 통하여 전달한다. 다중 프로토콜 라벨 스위칭(MPLS) 제어부(1730)는 다중 프로토콜 라벨 스위칭(MPLS) 제어기능, 라우팅 정보 관리, 레이블 분배 프로토콜 제어 및 레이블 관리 기능들로 구성되어 레이블 경로를 설정한다. 광 패킷 분해/조립 유닛은 입력 광 패킷을 분해하거나 조립하는 기능을 가지며 에지 라우터인 경우에 필요로 하는기능이다.

광 버스트 스위치 제어기의 헤더 패킷 처리 방식은 목적지 주소를 검출한 후 룩업 레이블을 부착하고 패킷을 전달하는 방법으로 수행된다. 헤더패킷 송수신부는 가변 또는 고정 길이의 패킷, 불규칙적인 시간 간격으로 수신되는 패킷 등을 모두 송신하고 수신한다. 헤더패킷 송수신부는 고속의 이더넷 인터페이스를 통하여 이더넷 프레임에 포함되어 수신되는 아이피(IP) 패킷의 레이블을 제거한 후 헤더 패킷을 추출한 다음 프레임 생성부로 보낸다. 이 때 헤더 패킷을 제외한 오버헤드 부분은 프레임 생성부에 저장된다.

포워더는 처음 전원을 켜면 주제어기로부터 레이블 정보 베이스(LIB) 정보를 읽어와 레이블 정보 베이스(LIB)를 생성을 하고 갱신 필요가 있을 때에는 주 제어부의 명령을 받아 레이블 정보 베이스(LIB) 정보를 갱신한다. 헤더 패킷 발생부로부터 데이터와 타임스탬프 정보를 읽어 들인 다음 레이블을 새로 갱신하고 입출력 포트 정보를 첨부하여 전기스위치 매트릭스로 보낸다.

전기스위치 매트릭스는 버스트의 포워딩과 새로운 헤더 패킷의 발생을 위해 필요한 정보들을 전기스위치 매트릭스의 제어신호에 따라 각각의 해당되는 출력포트로 스위칭한다. 전기스위치 매트릭스는 버스트의 입력포트 번호와 각각의 헤더를 룩업한 결과 얻어지는 버스트의 출력포트 번호 정보들을 입력받아, 입력 정보를 바탕으로 전기스위치 매트릭스 제어신호를 출력한다. 여기서 타임스탬핑 정보와 옵셋타임 길이 정보에 의해 다음 단의 스케쥴러에서 버스트 도착시간이 계산된다.

이후 헤더패킷 송수신부는 스케쥴러로부터 새로운 헤더정보를 받아 패킷 입력시 저장되었던 오버헤드를 액세스하여 이더넷 프레임으로 다시 캡슐화하여 전송한다. 광 스위치 제어부는 광 스위치 매트릭스와 인터페이스하여 포트 정보, 채널정보, 스위치 시작과 종료에 대한 시간 정보, 스위칭 테이블과 스위칭 알고리즘에 의하여 스위칭 경로를 설정하고 이에 의하여 생성된 제어 신호에 의하여 컷-쓰루 방식으로 파장 스위치 블록을 제어한다. 광 스위치 매트릭스를 구성하는 각 파장 스위치 블록과 상호 연결 보드의 광 증폭 보드의 동기신호는 헤더 패킷의 동기와 일치하여야 한다.

주 제어부는 포워더를 액세스하여 타임스탬핑(이더넷 프레임의 오버헤드의 SFD)정보를 가져와서 포워더에게 제공하여 옵셋시간을 포함한 버스트 데이터 도착시간을 알도록 한다. 주 제어부는 전원을 켜면 포워더로 하여금 각종 라우팅 정보, 포워딩 정보 등 테이블을 초기화하도록 명령한다. 주 제어부는 광스위치 매트릭스 출력포트의 이상 유무를 체크하고 내부의 상태 및 장애 정보관리를 수행하며 버퍼 메모리에 대한 액세스 중재 기능을 한다. 주 제어부는 다중 프로토콜 라벨 스위칭(MPLS) 제어부로부터 아이피(IP) 어드레스, 레이블 정보, 라우팅 정보, 포워딩 정보 등의 정보를 받아 포워더로 하여금 포워딩 정보 테이블, 레이블 정보 테이블 등을 구축하고 레이블 정보를 갱신하도록 한다.

한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.

또한 상술한 본 발명의 실시예에서 사용된 데이터의 구조는 컴퓨터로 읽을수 있는 기록매체에 여러 수단을 통하여 기록될 수 있다.

상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 씨디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

상술한 바와 같이 본 발명은, 파장분할 다중화(WDM) 광 링크상에서 채널을 통해 전송되는 데이터에 대하여 옵셋 타임을 도입함으로써 광 시스템에서 가장 문제가 되는 데이터 버스트의 버퍼링이 불필요하도록 하는 한편 셋업시간을 최소화하고 회선교환 대역폭 효과를 극대화시키는 효과가 있다. 또한, 데이터 채널과 제어 채널을 각각 분리하여 아웃오브 밴드(out-of-band) 시그널링 방식으로 제어신호 처리를 하므로 고속 다이나믹 회선 설정이 가능하게 되어 차세대 광 인터넷 망을 지원할 수 있는 효과가 있다.

또한, 입구 에지 라우터와 출구 에지 라우터간에 순수 광 망을 제공함으로써 데이터 버스트를 위한 종단간 광 경로를 제공하여 중요한 기술적 장점을 제공한다. 본 발명은 비동기 전송모드(ATM) 스위치보다는 기존의 아이피(IP) 라우터를 이용함으로써 순수한 광 망의 제어기 구조 설계를 간단히 하도록 할 뿐만 아니라, 광 섬유당 증가된 대역폭을 갖는 광 망을 제공하는 기술적 효과가 있다.

그리고 버스트로 들어오는 데이터 패킷을 조립하고 광 버스트 스위칭 프로토콜에 따라 코어망에 보내는 전기적 입구 에지 라우터와, 역으로 데이터 패킷을 분해하는 전기적 출구 에지 라우터간을 버스트 스위칭 메커니즘을 이용한 광 경로를 제공함으로써 전기적 처리의 잠재적 병목현상을 피하는 기술적 효과가 있다.

Claims (8)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. (a) 전기 스위치 매트릭스로부터 제어채널그룹 데이터를 수신하여 저장하는 단계;

   (b) 상기 저장된 제어채널그룹 데이터를 분석하여 제어채널그룹 데이터의 출력파장과 출력채널을 결정하며 제어채널그룹 데이터의 출발시간을 계산하는 단계;

   (c) 상기 (a) 단계에서 저장된 제어채널그룹 데이터와 상기 (b) 단계에서의 출력파장 정보, 출력채널 정보, 출발시간 정보와 같은 구성정보를 받아 제어패킷을 생성하는 단계;

   (d) 상기 (b) 단계에서 계산된 결과에 따라서 제어채널그룹 데이터에 새로운 헤더를 생성하여 다중 버스트 헤더패킷 전송부로 전송하는 단계를 포함하는 전기스위치 매트릭스로부터 헤더 패킷을 수신하여 스케쥴링하는 방법.
8. 광 버스트 스위칭 망을 통해 전달하기 위한 기본 데이터 블록인 수신된 버스트 데이터가 파장분할 다중화된 여러 채널중에서 어떤 채널의 버스트에 해당하는 헤더 정보인가를 나타내는 채널번호 정보;

   상기 버스트 데이터가 도착하여야 하는 목적지 주소에 대한 정보를 저장하고 있는 레이블 정보;

   상기 버스트 데이터 중에서 버스트 헤더인 제어채널그룹 데이터의 도착시간과 버스트 페이로드 데이터인 데이터채널그룹 데이터의 도착시간과의 차이를 저장하고 있는 옵셋 타임 정보;

   상기 버스트 데이터가 스위칭되어 목적지로 전달되도록 하는 광 스위치 매트릭스에서 얼마 동안 해당 광 경로를 유지하여야 하는가를 나타내는 버스트 길이 정보;

   상기 목적지 주소지에서 데이터채널그룹 데이터를 받아 원래의 작은 패킷으로 복원하는 정보를 저장하고 있는 데이터 타입 정보; 및

   서비스 품질에 대한 등급을 저장하고 있는 서비스 타입 정보를 포함하는 것을 특징으로 하는 버스트 헤더 패킷 데이터 자료구조.