KR100452506B1 - Apparatus and method for interface between physical layers in asynchronous transfer mode - Google Patents

Apparatus and method for interface between physical layers in asynchronous transfer mode Download PDF

Info

Publication number
KR100452506B1
KR100452506B1 KR10-2001-0053605A KR20010053605A KR100452506B1 KR 100452506 B1 KR100452506 B1 KR 100452506B1 KR 20010053605 A KR20010053605 A KR 20010053605A KR 100452506 B1 KR100452506 B1 KR 100452506B1
Authority
KR
South Korea
Prior art keywords
signal
physical layer
interface
txclav
flop
Prior art date
Application number
KR10-2001-0053605A
Other languages
Korean (ko)
Other versions
KR20030018982A (en
Inventor
이상연
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0053605A priority Critical patent/KR100452506B1/en
Publication of KR20030018982A publication Critical patent/KR20030018982A/en
Application granted granted Critical
Publication of KR100452506B1 publication Critical patent/KR100452506B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/566Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer

Abstract

본 발명은 제1 물리계층(혹은 PHY층)및 제2 물리계층(혹은 또다른 PHY층)사이에 설치되어 이들 사이에서 UTOPIA 인터페이스 규격으로 전송되는 데이터및 제어신호를 인터페이스시키고 복수개의 인터페이스 블럭이 구비된 인터페이스 장치에서, 상기 복수개의 인터페이스 블럭의 각각에는, 제 1 물리계층의 txclav 시그널을 버퍼링하는 제 1 플립플롭과, 상기 제 1 플립플롭의 시그널을 위상반전시켜 rxenb_n 신호를 출력하는 인버터와, 상기 제 1 플립플롭의 출력신호와 상기 제 2 물리계층의 rxdata 시그널을 논리곱 연산시키는 제 1 논리곱 소자와, 상기 제 1 플립플롭의 출력신호와 상기 제 2 물리계층의 rxsoc 시그널을 논리곱 연산시키는 제 2 논리곱 소자와, 상기 제 1 플립플롭의 출력신호와 상기 제 2 물리계층의 rxclav 시그널을 부정논리곱 연산시키는 부정논리곱 소자와, 상기 제 1 및 제 2 논리곱 소자와 상기 부정논리곱 소자로부터 출력된 출력신호를 버퍼링시켜 txdata 시그널, txsoc 시그널, txenb_n 시그널을 각각 별개로 출력시키는 제 2 플립플롭을 포함하는 비동기 전송방식의 물리계층간 인터페이스 장치를 제공한다.The present invention is installed between the first physical layer (or PHY layer) and the second physical layer (or another PHY layer) to interface the data and control signals transmitted in the UTOPIA interface standard between them and is provided with a plurality of interface blocks In the interface device, each of the plurality of interface blocks, the first flip-flop for buffering the txclav signal of the first physical layer, the inverter for phase-inverting the signal of the first flip-flop to output the rxenb_n signal, and Performing a logical AND operation on the output signal of the first flip-flop and the rxdata signal of the second physical layer; and performing an AND operation on the output signal of the first flip-flop and the rxsoc signal of the second physical layer. A negative logical product for performing a negative logical product operation on a second logical AND device, an output signal of the first flip-flop, and an rxclav signal of the second physical layer And a second flip-flop for buffering the output signals outputted from the first and second logical AND elements and the txdata signal, txsoc signal, and txenb_n signal separately. It provides a physical inter-layer interface device.

Description

비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법{Apparatus and method for interface between physical layers in asynchronous transfer mode}Apparatus and method for interface between physical layers in asynchronous transfer mode}

본 발명은 비동기 전송방식(Asynchronous Transfer Mode, ATM)에서 계층간의 인터페이스에 관한 것으로, 특히 물리계층간의 인터페이스를 수행하기에 적당하도록 한 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법에 관한 것이다.The present invention relates to an interface between layers in an asynchronous transfer mode (ATM), and more particularly, to an inter-physical layer interface device and a method of an asynchronous transfer mode suitable for performing an interface between physical layers.

일반적으로 ATM은 ITU-T(구 CCITT)에서 1988년에 B-ISDN(광대역 ISDN)의 전송 방식으로 결정되어, B-ISDN의 핵심이 되는 전송, 교환 기술이다. 이는 모든 정보를 ATM 셀(Cell)이라고 하는 고정 길이의 블록으로 분할하여 이것을 순차적으로 전송하는 방식이다. 이러한 ATM은 디지털 데이터를 53 바이트의 셀 또는 패킷으로 나누어, 디지털 신호 기술을 사용한 매체를 통하여 전송하는 전용접속(dedicated-connection) 스위칭 기술이다. 하나의 셀은 개별적으로 다른 셀 들과 관련하여 비동기적으로 처리되고 회선공유를 위한 멀티플렉싱을 하기 위해 큐(queue)에 들어가게 된다.In general, ATM is determined by ITU-T (formerly CCITT) as a transmission method of B-ISDN (Broadband ISDN) in 1988, and is a transmission and switching technology that is the core of B-ISDN. This is a method of dividing all information into fixed length blocks called ATM cells and transmitting them sequentially. Such ATM is a dedicated-connection switching technology that divides digital data into 53 bytes of cells or packets and transmits them through a medium using digital signal technology. One cell is individually processed asynchronously with respect to the other cells and placed in a queue for multiplexing for circuit sharing.

헤더 내에는 셀이 속하는 커넥션을 식별하기 위한 가상 채널 식별자(Virtual Channel Identifier, VCI), 가상 경로 식별자(Virtual Path Identifier, VPI), 폭주 시의 셀의 폐기 허용 여부를 표시하는 셀 손실 우선 순위(Cell Loss Priority, CLP), 망 제어 정보를 구별하기 위한 페이로드 유형(Payload Type, PT), 헤더의 오류를 검출하고 제어하기 위한 헤더 오류 정정(Header Error Control, HEC) 등의 필드가 있다. ATM 다중의 특징은 통계적 다중 효과에 의해서 L분할보다 높은 다중화 효율을 기할 수 있고, 개개의 통신에 할당되는 전송 대역을 자유롭게 설정할 수 있는 점이다.The header contains a Virtual Channel Identifier (VCI), a Virtual Path Identifier (VPI) to identify the connection to which the cell belongs, and a Cell Loss Priority (Cell) indicating whether the cell should be discarded during congestion. Fields such as Loss Priority (CLP), Payload Type (PT) for distinguishing network control information, and Header Error Control (HEC) for detecting and controlling header errors. The characteristic of ATM multiplexing is that multiplexing efficiency higher than L division can be achieved by statistical multiplexing, and the transmission band allocated to individual communication can be freely set.

ATM은 소프트웨어보다는 하드웨어로 더 쉽게 구현되도록 설계되었기 때문에처리 속도를 빠르게 하는 것이 가능하다. 현재 언급되고 있는 ATM망의 전송속도는 155.520 Mbps 또는 622.080 Mbps 정도이지만, IEEE 스펙트럼에서는 이러한 속도가 곧 10 Gbps에까지 이를 것으로 예측된다고 보고했다. SONET 그리고 몇 개의 다른 기술과 함께 ATM은 광대역 종합정보통신망(BISDN; broadband ISDN)의 핵심 기술이다.Because ATM is designed to be easier to implement in hardware than software, it is possible to speed up processing. Although the transmission speed of the ATM network being mentioned is about 155.520 Mbps or 622.080 Mbps, the IEEE spectrum reports that the speed is expected to reach 10 Gbps soon. ATM, along with SONET and several other technologies, is the core technology of the broadband ISDN (BISDN).

도 1은 종래 비동기 전송방식의 ATM 계층과 물리계층간의 블록구성도이다.1 is a block diagram illustrating a conventional ATM layer and a physical layer.

여기서 참조번호 10은 ATM 계층이고, 20은 물리계층이다.Here, reference numeral 10 is an ATM layer, and 20 is a physical layer.

그리고 UTOPIA(Universal Test and Operations Physical Interface for ATM)는 ATM 계층과 물리계층(PHY layer) 사이에 정의된 인터페이스이다.The UTOPIA (Universal Test and Operations Physical Interface for ATM) is an interface defined between the ATM layer and the PHY layer.

그래서 ATM 계층(10)이 마스터(Master) 기능을 수행하며, 물리계층(20)으로 클럭과 데이터를 제공한다. 또한 물리계층(20)은 슬레이브(Slave) 기능을 수행하며, 수동적으로 클럭과 데이터를 받는 기능을 수행하게 된다.Thus, the ATM layer 10 performs a master function and provides a clock and data to the physical layer 20. In addition, the physical layer 20 performs a slave function and passively receives a clock and data.

기본적인 UTOPIA 인터페이스에서 시그널 구성은, 도 1에서와 같이, 다음과 같다.The signal configuration in the basic UTOPIA interface is as follows, as shown in FIG.

ATM 계층(10)에서 물리계층(20)으로 보내는 데이터를 위한 시그널은 txclk(Transfer Clock), txclav(Transfer Cell Available), txenb(Transfer Enable), txsoc(Transfer Start Of Cell), txdata(8bit)가 있으며, 물리계층(20)에서 ATM 계층(10)으로 보내는 데이터를 위한 시그널로는 rxclk(Receiver Clock), rxclav(ReceiverCell Available), rxenb(Receiver Enable), rxsoc(Receiver Start Of Cell), rxdata(8bit)가 있다.Signals for data sent from the ATM layer 10 to the physical layer 20 are transmitted by txclk (Transfer Clock), txclav (Transfer Cell Available), txenb (Transfer Enable), txsoc (Transfer Start Of Cell), and txdata (8bit). Signals for data sent from the physical layer 20 to the ATM layer 10 include rxclk (Receiver Clock), rxclav (ReceiverCell Available), rxenb (Receiver Enable), rxsoc (Receiver Start Of Cell), and rxdata (8bit). There is).

도 2는 도 1에서 각 시그널의 UTOPIA 타이밍도이다.FIG. 2 is a UTOPIA timing diagram of each signal in FIG. 1.

그래서 ATM 계층(10)에서 물리계층(20)으로 데이터를 주기 위한 과정을 살펴보면 다음과 같다.So, the process for giving data from the ATM layer 10 to the physical layer 20 is as follows.

ATM 계층(10)에서는 모든 동작의 기준이 되는 클럭인 txclk 시그널을 물리계층(20)으로 제공해주며, 두 계층간의 모든 핸드세이킹(Handshaking)은 txclk 시그널에 동기를 맞춰서 진행된다.The ATM layer 10 provides a txclk signal, which is a clock for all operations, to the physical layer 20, and all handshaking between the two layers proceeds in synchronization with the txclk signal.

일단, 물리계층(20)에서 셀(cell)을 받을 수 있는 상태임을 의미하는 txclav를 먼저 "1"로 띄우면, ATM 계층(10)에서는 물리계층(20)이 셀을 받을 수 있는 상태라는 것을 알고, txenb_n 시그널을 "0"으로 띄운다. 이와 동시에 셀의 첫 번째 바이트임을 알리는 시그널인 txsoc 시그널을 띄우면서 txdata 시그널에 데이터를 실어보내게 된다.Once, txclav, which means that the cell can receive a cell in the physical layer 20, is first displayed as "1", the ATM layer 10 knows that the physical layer 20 can receive a cell. , set the txenb_n signal to "0". At the same time, data is sent to the txdata signal by displaying the txsoc signal, which indicates that the cell is the first byte.

한 셀의 전송이 끝나면 txenb_n 시그널은 다시 "1"로 돌아온다.After the transmission of one cell, the txenb_n signal returns to "1".

물리계층(20)은 셀을 더 받을 수 있는 상태라면 txclav 시그널을 그대로 "1"로 놔두고, 셀을 받을 수 없는 상태라면 txclav 시그널을 "0"으로 값을 변경한다.The physical layer 20 leaves the txclav signal as "1" if it can receive more cells, and changes the value of the txclav signal to "0" if it cannot receive a cell.

물리계층(20)에서 ATM 계층(10)으로 데이터를 주기 위한 과정도 이와 거의 유사하나, 셀을 주는 쪽이 물리계층(20)이 된다.The process for giving data from the physical layer 20 to the ATM layer 10 is almost similar, but the giving of the cell becomes the physical layer 20.

일단 ATM 계층(10)이 셀을 받을 수 있는 상태임을 뜻하는 rxenb_n 시그널을 "0"으로 띄우면, 물리계층(20)이 셀을 보낼 수 있을 때 rxclav 시그널을 "1"로 띄운다. 이와 동시에 셀의 처음 바이트임을 뜻하는 rxsoc 시그널을 "1"로 띄우며, rxdata 시그널에는 셀을 실어 보내게 된다.Once the rxenb_n signal, which indicates that the ATM layer 10 is in a state capable of receiving a cell, is set to "0", the rxclav signal is set to "1" when the physical layer 20 is able to send a cell. At the same time, the rxsoc signal, which means the first byte of the cell, is displayed as "1", and the rxdata signal is loaded with the cell.

그러나 이러한 종래의 UTOPIA 인터페이스에서는 물리계층 간의 인터페이스에 대한 정의는 없었다. 물리계층 간에 인터페이스를 수행할 경우 양쪽이 같은 시그널을 가지고 있기 때문에 중간에 인터페이스 역할을 해줄 블록이 별도로 필요함에도 불구하고 종래에는 이러한 물리계층간 인터페이스를 구현할 기술이 없는 한계가 있었다.However, in the conventional UTOPIA interface, there is no definition of an interface between physical layers. When performing an interface between physical layers, since both sides have the same signal, even though a separate block is required to act as an interface in the middle, there is a limit in the prior art that there is no technology for implementing such an interface between physical layers.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 물리계층간의 인터페이스를 수행할 수 있는 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법을 제공하는데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to provide an inter-physical layer interface device and a method of an asynchronous transmission method that can perform the interface between physical layers.

또한 본 발명의 다른 목적은 물리계층 인터페이스를 제공하는 ATM 계측기와 또다른 물리계층과의 실험에 적당하도록 물리계층간 인터페이스를 수행할 수 있는 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법을 제공하는데 있다.Another object of the present invention is to provide an inter-physical layer interface device and a method of an asynchronous transmission method capable of performing an interface between physical layers so as to be suitable for an experiment between an ATM meter providing a physical layer interface and another physical layer.

상기와 같은 목적을 달성하기 위한 본 발명은제1 물리계층(혹은 PHY층)및 제2 물리계층(혹은 또다른 PHY층)사이에 설치되어 이들 사이에서 UTOPIA 인터페이스 규격으로 전송되는 데이터및 제어신호를 인터페이스시키고 복수개의 인터페이스 블럭이 구비된 인터페이스 장치에서, 상기 복수개의 인터페이스 블럭의 각각에는, 제 1 물리계층의 txclav 시그널을 버퍼링하는 제 1 플립플롭과, 상기 제 1 플립플롭의 시그널을 위상반전시켜 rxenb_n 신호를 출력하는 인버터와, 상기 제 1 플립플롭의 출력신호와 상기 제 2 물리계층의 rxdata 시그널을 논리곱 연산시키는 제 1 논리곱 소자와, 상기 제 1 플립플롭의 출력신호와 상기 제 2 물리계층의 rxsoc 시그널을 논리곱 연산시키는 제 2 논리곱 소자와, 상기 제 1 플립플롭의 출력신호와 상기 제 2 물리계층의 rxclav 시그널을 부정논리곱 연산시키는 부정논리곱 소자와, 상기 제 1 및 제 2 논리곱 소자와 상기 부정논리곱 소자로부터 출력된 출력신호를 버퍼링시켜 txdata 시그널, txsoc 시그널, txenb_n 시그널을 각각 별개로 출력시키는 제 2 플립플롭을 포함하는 비동기 전송방식의 물리계층간 인터페이스 장치를 제공한다.The present invention for achieving the above object is provided between the first physical layer (or PHY layer) and the second physical layer (or another PHY layer) between the data and control signals transmitted to the UTOPIA interface standard between them In an interface device having an interface and provided with a plurality of interface blocks, each of the plurality of interface blocks includes a first flip-flop for buffering a txclav signal of a first physical layer, and a phase inverted signal of the first flip-flop to rxenb_n. An inverter for outputting a signal, a first AND device for performing an AND operation on the output signal of the first flip-flop, and the rxdata signal of the second physical layer, the output signal of the first flip-flop, and the second physical layer Subtracts a second AND element for performing an AND operation on the rxsoc signal, an output signal of the first flip-flop, and an rxclav signal of the second physical layer. A second logical logic device for performing a positive logic operation, and a second output buffering an output signal output from the first and second logical product and the negative logical device to separately output a txdata signal, a txsoc signal, and a txenb_n signal, respectively. Provided are an inter-physical layer interface device of an asynchronous transmission method including a flip-flop.

또한, 상기와 같은 목적을 달성하기 위하여, 비동기 전송방식(ATM)으로 클럭과 데이터를 송/수신하는 제 1 및 제 2 물리계층 간의 본 발명의 일실시예에 의한 인터페이스 방법은,비동기 전송방식(ATM)으로 클럭과 데이터를 송/수신하는 제1 물리계층(혹은 PHY층)및 제2 물리계층(혹은 또다른 PHY층)간의 인터페이스 방법에 있어서,상기 제 1 물리계층으로부터 입력된 txclav 시그널이 "1"인지 판별하는 제 1 단계와;상기 제1단계에 의해 txclav 시그널이 "1"임이 확인될 경우 rxenb_n 시그널을 "0"으로 변경시켜 상기 제 2 물리계층으로 출력한 다음, 상기 제 2 물리계층으로부터 입력된 rxsoc 시그널과 rxdata 시그널이 유효한 데이터인지 판별하는 제 2 단계와;In addition, in order to achieve the above object, the interface method according to an embodiment of the present invention between the first and second physical layers for transmitting and receiving a clock and data in an asynchronous transmission method (ATM), In the interface method between the first physical layer (or PHY layer) and the second physical layer (or another PHY layer) for transmitting and receiving clock and data to and from the ATM, the txclav signal input from the first physical layer is " Determining whether the txclav signal is "1" by the first step, changing the rxenb_n signal to "0", outputting the signal to the second physical layer, and then outputting the second physical layer to the second physical layer. Determining whether the rxsoc signal and the rxdata signal inputted from the data are valid data;

상기 제2 단계에 의해 rxsoc 시그널과 rxdata 시그널이 유효한 데이터로 판별될 경우 상기 제 2 물리계층으로부터 입력된 rxclav 시그널의 인버팅 값을 txenb_n 시그널에 넣어 상기 제 1 물리계층으로 출력하고, rxsoc 시그널과 rxdata 시그널의 값을 각각 txsoc 시그널과 txdata 시그널에 넣어 상기 제 1 물리계층으로 출력하는 제 3 단계를 포함하여 이루어진 비동기 전송방식의 물리계층간 인터페이스 방법을 제공한다.When the rxsoc signal and the rxdata signal are determined to be valid data by the second step, an inverting value of the rxclav signal input from the second physical layer is put into the txenb_n signal and output to the first physical layer, and the rxsoc signal and the rxdata signal are output. It provides a method of inter-physical layer interface of the asynchronous transmission method comprising the step of outputting the signal value to the txsoc signal and the txdata signal to the first physical layer, respectively.

도 1은 종래 비동기 전송방식의 ATM 계층과 물리계층간의 블록구성도이고,1 is a block diagram of a conventional ATM layer and a physical layer of the transmission layer,

도 2는 도 1에서 각 시그널의 UTOPIA 타이밍도이며,FIG. 2 is a UTOPIA timing diagram of each signal in FIG. 1;

도 3은 본 발명에 의한 비동기 전송방식의 물리계층간 인터페이스 장치의 블록구성도이고,3 is a block diagram of a physical layer interface device of the asynchronous transmission method according to the present invention,

도 4는 도 3에서 인터페이스부의 상세블록도이며,4 is a detailed block diagram of an interface unit in FIG. 3;

도 5는 본 발명에 의한 비동기 전송방식의 물리계층간 인터페이스 방법을 보인 흐름도이다.5 is a flowchart illustrating a method for interface between physical layers in an asynchronous transmission method according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : ATM 계층 20 : 물리계층10: ATM layer 20: physical layer

30 : 인터페이스부 31 : 제 1 플립플롭30 interface unit 31 first flip-flop

32 : 인버터 33 : 제 1 논리곱 소자32: inverter 33: first logical product

34 : 제 2 논리곱 소자 35 : 부정논리곱 소자34: second logical AND element 35: negative logical AND element

36 : 제 2 플립플롭36: second flip-flop

이하, 상기와 같이 구성된 본 발명, 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention configured as described above, the physical layer interface device of the asynchronous transmission method and the technical idea of the method will be described in detail with reference to the drawings.

도 3은 본 발명에 의한 비동기 전송방식의 물리계층간 인터페이스 장치의 블록구성도이다.3 is a block diagram of a physical layer interface device of the asynchronous transmission method according to the present invention.

본 발명의 인터페이스장치는 도 3에 도시된 바와같이 UTOPIA 인터페이스 규격으로 클럭과 데이터를 송/수신할 수 있는 제1 물리계층(혹은 PHY층)(20a)및 제2 물리계층(혹은 또다른 PHY층)(20b)과; 상기 제1 물리계층(혹은 PHY층)(20a)및 제2 물리계층(혹은 또다른 PHY층)(20b)사이에 설치되어 이들 사이에서 UTOPIA 인터페이스 규격으로 전송되는 데이터및 제어신호를 양방향으로 인터페이스시키고 내부에 복수개의 인터페이스 블럭(30a,30b)이 구비된 인터페이스부(30)를 포함하여 구성된다.As shown in FIG. 3, the interface device of the present invention includes a first physical layer (or PHY layer) 20a and a second physical layer (or another PHY layer) capable of transmitting / receiving clock and data according to the UTOPIA interface standard. 20b); It is installed between the first physical layer (or PHY layer) 20a and the second physical layer (or another PHY layer) 20b to interface data and control signals transmitted in UTOPIA interface standard between them in both directions. It is configured to include an interface unit 30 having a plurality of interface blocks (30a, 30b) therein.

한편, 상기 인터페이부(30)의 복수개의 인터페이스 블럭(30a,30b)의 각각에는, 상기 제 1 물리계층(20a)의 txclav 시그널을 버퍼링하는 제 1 플립플롭(31)과; 상기 제 1 플립플롭(31)의 시그널을 위상반전시켜 rxenb_n 신호를 출력하는 인버터(32)와; 상기 제 1 플립플롭(31)의 출력과 상기 제 2 물리계층(20b)의 rxdata 시그널을 논리곱 연산시키는 제 1 논리곱 소자(33)와; 상기 제 1 플립플롭(31)의 출력과 상기 제 2 물리계층(20b)의 rxsoc 시그널을 논리곱 연산시키는 제 2 논리곱 소자(34)와; 상기 제 1 플립플롭(31)의 출력과 상기 제 2 물리계층(20b)의 rxclav 시그널을 부정논리곱 연산시키는 부정논리곱 소자(35)와; 상기 제 1 및 제 2 논리곱 소자(33)(34)와 상기 부정논리곱 소자(35)의 출력을 입력받아 버퍼링시켜 txdata 시그널, txsoc 시그널, txenb_n 시그널을 출력시키는 제 2 플립플롭(36)을 포함하여 구성된다.On the other hand, each of the plurality of interface blocks (30a, 30b) of the interface unit 30, the first flip-flop 31 for buffering the txclav signal of the first physical layer (20a); An inverter (32) for phase inverting the signal of the first flip-flop (31) and outputting an rxenb_n signal; A first logical AND element (33) for performing an AND operation on the output of the first flip-flop (31) and the rxdata signal of the second physical layer (20b); A second logical AND element (34) for performing an AND operation on the output of the first flip-flop (31) and the rxsoc signal of the second physical layer (20b); A negative logical element (35) for performing negative logic multiplication on the output of the first flip-flop (31) and the rxclav signal of the second physical layer (20b); A second flip-flop 36 which receives and buffers the outputs of the first and second logical product elements 33 and 34 and the negative logical element 35 to output a txdata signal, a txsoc signal, and a txenb_n signal It is configured to include.

도 5는 본 발명에 의한 비동기 전송방식의 물리계층간 인터페이스 방법을 보인 흐름도이다.5 is a flowchart illustrating a method for interface between physical layers in an asynchronous transmission method according to the present invention.

이에 도시된 바와 같이, 제 1 물리계층(20a)에서 입력되는 txclav 시그널이 "1"인지 판별하는 제 1 단계(ST11)와; 상기 txclav 시그널이 "1"이면, rxenb_n 시그널을 "0"으로 변경시킨 다음 rxsoc 시그널과 rxdata 시그널이 유효한 데이터인지 판별하는 단계(ST12)(ST13)와; 상기 rxsoc 시그널과 rxdata 시그널이 유효한 데이터이면, rxclav 시그널의 인버팅 값을 txenb_n 시그널에 넣어주고, rxsoc 시그널과 rxdata 시그널의 값을 각각 txsoc 시그널과 txdata 시그널에 넣어주는 제 3 단계(ST14)(ST15)를 포함하여 수행한다.As shown therein, the first step ST11 determines whether the txclav signal input from the first physical layer 20a is "1"; If the txclav signal is "1", changing the rxenb_n signal to "0" and determining whether the rxsoc signal and the rxdata signal are valid data (ST12) (ST13); If the rxsoc signal and the rxdata signal are valid data, the inverting value of the rxclav signal is put into the txenb_n signal and the rxsoc signal and the rxdata signal are put into the txsoc signal and the txdata signal, respectively (ST14) (ST15). To perform, including.

이와 같이 구성된 본 발명에 의한 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The physical layer interface device of the asynchronous transmission method according to the present invention configured as described above and the operation of the method will be described in detail with reference to the accompanying drawings.

먼저 본 발명은 물리계층 인터페이스를 제공하는 ATM 계측기와 또다른 물리계층과의 실험에 적당하도록 물리계층간에 인터페이스를 수행할 수 있게 하고자 한다.First, the present invention intends to be able to perform an interface between physical layers so as to be suitable for an experiment with an ATM meter that provides a physical layer interface and another physical layer.

도 3에서 좌측에 있는 제 1 물리계층(20a)은 도 4에서 송신(tx) 시그널로 설정하고, 도 3에서 우측에 있는 제 2 물리계층(20b)은 도 4에서 수신(rx) 시그널로 설정할 수 있다.In FIG. 3, the first physical layer 20a on the left side is set as a transmit (tx) signal in FIG. 4, and the second physical layer 20b on the right side in FIG. 3 is set as a receive (rx) signal in FIG. 4. Can be.

그래서 인터페이스부(30)는 송신 시그널인 txclk, txdata, txsoc, txenb_n, txclav와 수신 시그널인 rxclk, rxdata, rxsoc, rxclav, rxenb_n을 입력받거나 출력하도록 한다.Thus, the interface unit 30 receives or outputs the transmission signals txclk, txdata, txsoc, txenb_n, txclav and the reception signals rxclk, rxdata, rxsoc, rxclav, rxenb_n.

제 1 플립플롭(31)은 제 1 물리계층(20a)의 txclav 시그널을 버퍼링한다.The first flip-flop 31 buffers the txclav signal of the first physical layer 20a.

인버터(32)는 제 1 플립플롭(31)의 시그널을 위상반전시켜 제 2 물리계층(20b)으로 입력될 rxenb_n 신호를 출력한다.The inverter 32 inverts the signal of the first flip-flop 31 and outputs an rxenb_n signal to be input to the second physical layer 20b.

제 1 논리곱 소자(33)는 제 1 플립플롭(31)의 출력과 제 2 물리계층(20b)의 rxdata 시그널을 논리곱 연산시킨다.The first AND product 33 performs an AND operation on the output of the first flip-flop 31 and the rxdata signal of the second physical layer 20b.

제 2 논리곱 소자(34)는 제 1 플립플롭(31)의 출력과 제 2 물리계층(20b)의 rxsoc 시그널을 논리곱 연산시킨다.The second AND device 34 performs an AND operation on the output of the first flip-flop 31 and the rxsoc signal of the second physical layer 20b.

부정논리곱 소자(35)는 제 1 플립플롭(31)의 출력과 제 2 물리계층(20b)의 rxclav 시그널을 부정논리곱 연산시킨다.The negative logical element 35 performs a negative logical product operation on the output of the first flip-flop 31 and the rxclav signal of the second physical layer 20b.

제 2 플립플롭(36)은 제 1 및 제 2 논리곱 소자(33)(34)와 부정논리곱 소자(35)의 출력을 입력받아 버퍼링시켜 txdata 시그널, txsoc 시그널, txenb_n 시그널을 출력시킨다.The second flip-flop 36 receives and buffers the outputs of the first and second logical product elements 33 and 34 and the negative logical element element 35 to output a txdata signal, a txsoc signal, and a txenb_n signal.

실제 물리계층 간에 들어가는 인터페이스부는 도 3의 참조번호 30a와 30b에서와 같이 2개가 동시에 들어가서 서로 역방향으로 동작하게 된다.As shown in reference numerals 30a and 30b of FIG. 3, two interface parts that are actually entered between physical layers are operated in reverse directions.

이러한 본 발명의 동작을 도 5를 참조하여 설명하면 다음과 같다.The operation of the present invention will be described with reference to FIG. 5 as follows.

먼저 데이터의 흐름은 수신 시그널(rx signal)에서 송신 시그널(tx signal) 쪽으로 흐르게 된다. 즉, 도 3 및 도 4에서 볼 때 우측에서 좌측으로 흐른다.First, data flows from the rx signal to the tx signal. That is, it flows from right to left as seen in FIGS. 3 and 4.

도 2의 타이밍도에 의하면, 수신 시그널에서 데이터는 rxenb_n 시그널이 "0"이고 rxclav 시그널이 "1"일 때 유효하며, 송신 시그널에서 데이터는 txclav 시그널이 "1"이고 txenb_n 시그널이 "0"일 때 유효하다는 것을 알 수 있다.According to the timing diagram of FIG. 2, the data in the received signal is valid when the rxenb_n signal is "0" and the rxclav signal is "1", and the data in the transmit signal is the txclav signal "1" and the txenb_n signal is "0". You can see that it is valid.

이러한 수신 시그널과 송신 시그널을 서로 매칭시키기 위해 일단 txclav 시그널이 "1"이 되면 rxenb_n 시그널을 "0"으로 값을 변경시킨다. 그리고 rxclav 시그널이 입력되면서 rxsoc 시그널과 rxdata 시그널에 유효한 데이터가 실릴 때, rxclav 시그널의 인버팅 값을 txenb_n 시그널에 넣어주고, rxsoc 시그널과 rxdata 시그널의 값을 각각 txsoc 시그널과 txdata 시그널에 넣어주게 된다.In order to match the received signal with the transmitted signal, once the txclav signal becomes "1", the rxenb_n signal is changed to "0". When the rxclav signal is input and valid data is loaded on the rxsoc and rxdata signals, the inverting value of the rxclav signal is put in the txenb_n signal, and the rxsoc and rxdata signal values are put in the txsoc and txdata signals, respectively.

그리고 송신클럭(txclk)과 수신(rxclk)은 외부로부터 받은 클럭을 그대로 패스(pass)시켜서 외부의 물리계층과의 동기클럭에 사용한다.The transmit clocks txclk and receive rxclk pass clocks received from the outside as they are and are used for synchronization clocks with the external physical layer.

그래서 txclav 시그널을 제 1 플립플롭(31)에 통과시킨 시그널을 인버터(32)에서 인버팅하여 rxenb_n 시그널로 출력한다.Therefore, the signal passing the txclav signal to the first flip-flop 31 is inverted by the inverter 32 and output as the rxenb_n signal.

txclav 시그널을 제 1 플립플롭(31)을 통과시킨 시그널과 rxdata 시그널을 제 1 논리곱 소자(33)에서 논리곱 연산한 후 제 2 플립플롭(36)을 통과시켜서 txdata 시그널을 출력한다.The rxclav signal is passed through the first flip-flop 31 and the rxdata signal is logically multiplied by the first logical AND element 33 and then passed through the second flip-flop 36 to output the txdata signal.

txclav 시그널을 제 1 플립플롭(31)을 통과시킨 시그널과 rxsoc 시그널을 제 2 논리곱 소자(34)에서 논리곱 연산한 후 제 2 플립플롭(36)을 통과시켜서 txsoc시그널을 출력한다.The txclav signal is passed through the first flip-flop 31 and the rxsoc signal is logically multiplied by the second logical AND element 34, and then passed through the second flip-flop 36 to output the txsoc signal.

txclav 시그널을 제 1 플립플롭(31)을 통과시킨 시그널과 rxclav 시그널을 부정논리곱 소자(35)에서 부정논리곱 연산한 후 제 2 플립플롭(36)을 통과시켜서 txenb_n 시그널을 출력한다.After the txclav signal passes through the first flip-flop 31 and the rxclav signal through the negative logic element 35, the second flip-flop 36 passes through the second flip-flop 36 to output the txenb_n signal.

또한 도 4의 인터페이스부(30)는 도 3에서와 같이 물리계층 사이에 2개가 들어가게 된다.In addition, as shown in FIG. 3, two interface units 30 of FIG. 4 are interposed between the physical layers.

둘 다 수신 쪽에서 송신 쪽으로 데이터의 흐름이 이루어지나, 한쪽은 우측에서 좌측으로 데이터의 흐름이 이루어지고, 다른 쪽은 좌측에서 우측으로 데이터의 흐름이 이루어지게 된다.In both cases, data flows from the receiving side to the transmitting side, but the data flows from the right side to the left side and the data flows from the left side to the right side.

이처럼 본 발명은 물리계층간 인터페이스를 수행하게 되는 것이다.As such, the present invention performs the interface between physical layers.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법은 물리계층간의 인터페이스가 가능하게 함으로써 ATM 계측기와 같은 물리계층의 인터페이스로 다른 물리계층의 인터페이스를 실험하려고 할 때 유용하게 적용할 수 있는 효과가 있게 된다.As described above, the physical layer interface device and the method of the asynchronous transmission method according to the present invention is useful when trying to experiment with the interface of the other physical layer with the interface of the physical layer, such as ATM meter by enabling the interface between the physical layer. There is an effect that can be applied.

또한 UTOPIA는 시그널 정의가 되어 있는 인터페이스이므로, 본 발명도UTOPIA의 시그널 정의를 따랐으므로 다른 로직을 추가적으로 덧붙이지 않아도 물리계층간의 인터페이스를 용이하게 구현할 수 있어서 물리계층간 인터페이스의 개발과 적용시 시간과 노력을 절감시킬 수 있는 효과도 있게 된다.In addition, since UTOPIA is an interface with a signal definition, the present invention also follows the signal definition of UTOPIA, so that the interface between physical layers can be easily implemented without additional logic. There will also be savings.

Claims (5)

UTOPIA 인터페이스 규격으로 클럭과 데이터를 송/수신할 수 있는 제1 물리계층(혹은 PHY층)및 제2 물리계층(혹은 또다른 PHY층)과:The first physical layer (or PHY layer) and the second physical layer (or another PHY layer) capable of transmitting and receiving clocks and data according to the UTOPIA interface specification: 상기 제1 물리계층및 제2 물리계층사이에 설치되어 이들 사이에서 UTOPIA 인터페이스 규격으로 전송되는 데이터 및 제어신호를 인터페이스시키고 내부에 복수개의 인터페이스 블럭이 구비된 인터페이스부로 이루어지고,Is provided between the first physical layer and the second physical layer to interface between the data and control signals transmitted in the UTOPIA interface standard between them and consists of an interface unit having a plurality of interface blocks therein, 상기 인터페이부의 인터페이스 블럭의 각각에는 제 1 물리계층으로부터 입력된 txclav시그널을 위상반전시켜 rxenb_n시그널로 변환한 다음 상기 제 2 물리계층으로 출력하는 txclav/rxenb_n 변환수단과, 상기 제 2 물리계층으로부터 입력된 rxdata 시그널을 상기 txclav 시그널과 논리곱 연산시켜 txdata 시그널로 변환하는 rxdata/txdata 변환수단과, 상기 제 2 물리계층으로부터 입력된 rxsoc시그널을 상기 txclav 시그널과 논리곱 연산시켜 txsoc 시그널로 변환하는 rxsoc/txsoc 변환수단과, 상기 제 2 물리계층으로부터 입력된 rxclav시그널을 상기 txclav 시그널과 부정논리곱 연산시켜 txenb_n시그널로 변환하는 rxclav/txenb_n 변환수단을 포함하는 것을 특징으로 하는 비동기 전송방식의 물리계층간 인터페이스 장치.In each of the interface blocks of the interface unit, txclav / rxenb_n converting means for phase-inverting the txclav signal input from the first physical layer, converting the signal into rxenb_n signal, and outputting the signal to the second physical layer, and the input from the second physical layer. rxdata / txdata conversion means for performing an AND operation on the rxdata signal to the txclav signal and converting it into a txdata signal, and an rxsoc / txsoc for performing an AND operation on the rxsoc signal input from the second physical layer to perform an OR operation on the txclav signal. And rxclav / txenb_n converting means for converting the rxclav signal inputted from the second physical layer into a txenb_n signal by performing a negative logic multiplication with the txclav signal. 제 1 항에 있어서, 상기 txclav/rxenb_n 변환수단은 상기 제 1 물리계층으로부터 입력된 txclav 시그널을 버퍼링하는 제1 플립플롭과 상기 제1 플립플롭의 출력을 위상반전시키는 인버터를 포함하는 것을 특징으로 하는 비동기 전송방식의 물리계층간 인터페이스 장치.2. The method of claim 1, wherein the txclav / rxenb_n converting means comprises a first flip-flop for buffering the txclav signal input from the first physical layer and an inverter for phase-inverting the output of the first flip-flop. Physical layer interface device of asynchronous transmission method. UTOPIA 인터페이스 규격으로 클럭과 데이터를 송/수신할 수 있는 제1 물리계층(혹은 PHY층)및 제2 물리계층(혹은 또다른 PHY층)간의 인터페이스 방법으로서,As an interface method between a first physical layer (or PHY layer) and a second physical layer (or another PHY layer) capable of transmitting and receiving clock and data according to the UTOPIA interface standard, 상기 제 1 물리계층으로부터 입력된 txclav 시그널이 "1"인지 판별하는 제 1 단계와;A first step of determining whether a txclav signal input from the first physical layer is "1"; 상기 txclav 시그널이 "1"이면, rxenb_n 시그널을 "0"으로 변경시켜 상기 제 2 물리계층으로 출력한 다음, 상기 제 2 물리계층으로부터 입력된 rxsoc 시그널과 rxdata 시그널이 유효한 데이터인지 판별하는 제 2 단계와;If the txclav signal is "1", a second step of changing the rxenb_n signal to "0" and outputting it to the second physical layer, and then determining whether the rxsoc signal and the rxdata signal input from the second physical layer are valid data. Wow; 상기 rxsoc 시그널과 rxdata 시그널이 유효한 데이터이면, 상기 제 2 물리계층으로부터 입력된 rxclav 시그널의 인버팅 값을 txenb_n 시그널에 넣어 상기 제 1 물리계층으로 출력하고, rxsoc 시그널과 rxdata 시그널의 값을 각각 txsoc 시그널과 txdata 시그널에 넣어 상기 제 1 물리계층으로 출력하는 제 3 단계를 포함하여 수행하는 것을 특징으로 하는 비동기 전송방식의 물리계층간 인터페이스 방법.If the rxsoc signal and the rxdata signal are valid data, an inverting value of the rxclav signal inputted from the second physical layer is put into the txenb_n signal and output to the first physical layer, and the values of the rxsoc signal and the rxdata signal are respectively transmitted to the txsoc signal. And a third step of outputting the signal to the first physical layer in a txdata signal. 제 1 항에 있어서, 상기 rxdata/txdata 변환수단과 rxsoc/txsoc 변환수단은 논리곱 소자이고, 상기 rxclav/txenb_n 변환수단은 부정논리곱 소자이며, 상기 버퍼링 수단은 제 2 플립플롭인 것을 특징으로 하는 비동기 전송방식의 물리계층간 인터페이스 장치.The method of claim 1, wherein the rxdata / txdata converting means and the rxsoc / txsoc converting means are logical AND elements, the rxclav / txenb_n converting means are negative logical elements, and the buffering means is a second flip-flop. Physical layer interface device of asynchronous transmission method. 제 1 항에 있어서, 상기 인터페이스부는 외부로부터의 제공되는 클럭신호를 이용하여 상기 제 1 및 제 2 물리계층에 송신클럭과 수신클럭으로서 제공하는 것을 특징으로 하는 비동기 전송방식의 물리계층간 인터페이스 장치.The apparatus of claim 1, wherein the interface unit provides the first and second physical layers as a transmission clock and a reception clock using a clock signal provided from the outside.
KR10-2001-0053605A 2001-08-31 2001-08-31 Apparatus and method for interface between physical layers in asynchronous transfer mode KR100452506B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0053605A KR100452506B1 (en) 2001-08-31 2001-08-31 Apparatus and method for interface between physical layers in asynchronous transfer mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0053605A KR100452506B1 (en) 2001-08-31 2001-08-31 Apparatus and method for interface between physical layers in asynchronous transfer mode

Publications (2)

Publication Number Publication Date
KR20030018982A KR20030018982A (en) 2003-03-06
KR100452506B1 true KR100452506B1 (en) 2004-10-12

Family

ID=27722072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0053605A KR100452506B1 (en) 2001-08-31 2001-08-31 Apparatus and method for interface between physical layers in asynchronous transfer mode

Country Status (1)

Country Link
KR (1) KR100452506B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723836B1 (en) * 2004-12-15 2007-05-31 한국전자통신연구원 Method and apparatus for bridging the devices having the interface of same layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784370A (en) * 1995-12-29 1998-07-21 Cypress Semiconductor Corp. Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer
KR19980067083A (en) * 1997-01-31 1998-10-15 김광호 Interface circuit between UTOPIA level 1,2 devices that can be implemented in PAL
KR0175605B1 (en) * 1996-10-08 1999-04-01 엘지정보통신주식회사 Connection control logic between utopia synchronous element and non-utopia asynchronous element
JPH11177557A (en) * 1997-12-12 1999-07-02 Nec Corp Continuous cell reception information transfer method and system
KR100219232B1 (en) * 1996-12-26 1999-09-01 전주범 Apparatus for receiving the data by using a fifo queue in utopia interface
KR20000003847A (en) * 1998-06-29 2000-01-25 김영환 Utopia(universal test and operations physical interface for atm) interface testing device
KR20000015046A (en) * 1998-08-26 2000-03-15 김영환 Physical layer connector of adsl modem
JP2001229121A (en) * 2000-02-18 2001-08-24 Mitsubishi Electric Corp Bus interface controller

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784370A (en) * 1995-12-29 1998-07-21 Cypress Semiconductor Corp. Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer
KR0175605B1 (en) * 1996-10-08 1999-04-01 엘지정보통신주식회사 Connection control logic between utopia synchronous element and non-utopia asynchronous element
KR100219232B1 (en) * 1996-12-26 1999-09-01 전주범 Apparatus for receiving the data by using a fifo queue in utopia interface
KR19980067083A (en) * 1997-01-31 1998-10-15 김광호 Interface circuit between UTOPIA level 1,2 devices that can be implemented in PAL
JPH11177557A (en) * 1997-12-12 1999-07-02 Nec Corp Continuous cell reception information transfer method and system
KR20000003847A (en) * 1998-06-29 2000-01-25 김영환 Utopia(universal test and operations physical interface for atm) interface testing device
KR20000015046A (en) * 1998-08-26 2000-03-15 김영환 Physical layer connector of adsl modem
JP2001229121A (en) * 2000-02-18 2001-08-24 Mitsubishi Electric Corp Bus interface controller

Also Published As

Publication number Publication date
KR20030018982A (en) 2003-03-06

Similar Documents

Publication Publication Date Title
US5982772A (en) Cell interface block partitioning for segmentation and re-assembly engine
JPH07321824A (en) Chip for cell switch fabric
KR20010005539A (en) Multi-service circuit for telecommunications
US6357032B1 (en) Method and apparatus for implementing cyclic redundancy check calculation for data communications
JP3185922B2 (en) Duplex configuration AAL termination device and synchronization method
US6430197B1 (en) Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus
KR100452506B1 (en) Apparatus and method for interface between physical layers in asynchronous transfer mode
US6690670B1 (en) System and method for transmission between ATM layer devices and PHY layer devices over a serial bus
US6826187B1 (en) Interfacing between a physical layer and a bus
US5987007A (en) Manipulation of header field in ATM cell
KR0185868B1 (en) Method of matching the cell velocity between sar layer and a physical layer in utopia interface
JP2785005B2 (en) Multiplexing / demultiplexing method in FC / ATM network interconversion equipment
KR100437531B1 (en) Interfacing Apparatus For High Speed Cell In ATM Switching System
KR200299294Y1 (en) Apparatus for switching in asynchronous transfer mode
KR100705569B1 (en) Apparatus and Method for Testing Signal Path Using Data Memory in Time Slot Interchange Device
KR100378587B1 (en) Apparatus for converting time division multiplex signal to atm cell and vice versa
JP3095001B2 (en) Communication control device
KR0129610B1 (en) Apparatus for transmitting and receiving atm cell date with speed
KR970002748B1 (en) Inner cell generator in atm switch
JP3570967B2 (en) Dual AAL1 conversion device and synchronization method used therefor
KR100204488B1 (en) Apparatus and method for excluding the idle cell of sar layerin utopia interface
US7110410B1 (en) Method and apparatus for coupling an ATM communication layer to a plurality of time-division multiplex communication terminals
KR100204489B1 (en) Apparatus for excluding the idle cell of sar layer in utopia interface
KR100232496B1 (en) User network interfacing apparatus of atm
JPH11261568A (en) Atm communications device, its control and controlled packages and inter-package communications method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee