KR100450564B1 - Post treatment method for metal line of semiconductor device - Google Patents
Post treatment method for metal line of semiconductor device Download PDFInfo
- Publication number
- KR100450564B1 KR100450564B1 KR10-2001-0082061A KR20010082061A KR100450564B1 KR 100450564 B1 KR100450564 B1 KR 100450564B1 KR 20010082061 A KR20010082061 A KR 20010082061A KR 100450564 B1 KR100450564 B1 KR 100450564B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- plasma
- gas
- present
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 염소계(Cl2, BCl3등) 플라즈마를 이용하여 건식 식각 공정으로 알루미늄 합금 금속 배선을 형성한 후 상기 금속 배선을 후처리하는 방법을 개시한 것으로, 본 발명은 N2가스를 흘려주면서 웨이퍼를 사전 열처리(Pre-heating)하여 웨이퍼 상의 AlCl3를 제거하는 단계와; 순수(H2O) 플라즈마를 이용하여 웨이퍼 상의 Cl을 제거하는 단계와; 잔류 가스를 배기시키는 단계를 포함하는 것을 특징으로 한다.The present invention discloses a method of post-treating the metal wire after forming an aluminum alloy metal wire by a dry etching process using a chlorine-based (Cl 2 , BCl 3, etc.) plasma, the present invention while flowing N 2 gas Pre-heating the wafer to remove AlCl 3 on the wafer; Removing Cl on the wafer using pure (H 2 O) plasma; Exhausting the residual gas.
본 발명에 따르면, 순수(H2O) 플라즈마 처리에 앞서 N2가스를 이용한 사전 열처리(Pre-heating) 공정을 적용하여 금속 배선 식각 후 웨이퍼 상에 잔류하는 AlCl3를 웨이퍼로부터 즉시 제거할 수 있어 금속배선의 부식을 방지하여 소자의 신뢰성 및 수율을 향상시킬 수 있다.According to the present invention, AlCl 3 remaining on the wafer after etching the metal wires can be immediately removed from the wafer by applying a pre-heating process using N 2 gas prior to the pure (H 2 O) plasma treatment. By preventing corrosion of the metal wiring, it is possible to improve the reliability and yield of the device.
Description
본 발명은 알루미늄 합금을 금속 배선으로 사용하는 반도체 소자의 금속 배선을 패터닝 한 후에 실시되는 후처리(Post Treatment) 방법에 관한 것으로, 더욱 상세하게는 염소계(Cl2, BCl3등) 플라즈마를 이용한 건식 식각 공정으로 알루미늄 합금 금속 배선을 형성한 후 H2O 플라즈마를 이용하여 알루미늄 합금 금속 배선의표면에 잔류하는 부식(Corrosion) 요인을 제거하기 전에 N2가스를 이용한 사전 열처리 공정을 적용하여 금속 배선의 부식을 방지하는 반도체 소자의 금속 배선 후처리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a post treatment method performed after patterning a metal wiring of a semiconductor device using aluminum alloy as a metal wiring. More particularly, the present invention relates to a dry type using a chlorine-based (Cl 2 , BCl 3, etc.) plasma. After forming the aluminum alloy metal wiring by the etching process, and before removing the corrosion factors remaining on the surface of the aluminum alloy metal wiring using H 2 O plasma, a pre-heating process using N 2 gas is applied to the metal wiring A metal wiring post-treatment method of a semiconductor device for preventing corrosion.
반도체 디바이스의 제조 공정에 있어서, 기판 자체 혹은 동 기판 상의 박막에 패턴을 형성하기 위해 이방성 에칭이 실시되고 있다.In the manufacturing process of a semiconductor device, anisotropic etching is performed in order to form a pattern in the board | substrate itself or the thin film on the same board | substrate.
일반적으로 이방성 에칭방법으로는 플라즈마 에칭방법을 많이 이용하는데, 특히 금속 배선을 원하는 프로파일로 에칭하기 위해 에칭가스인 염소가스(Cl2)와 측벽 보호용인 염화붕소(BCl3)와 기타 폴리머 가스인 CHF3나 N2가스를 사용하여 패터닝한다.In general, anisotropic etching methods are commonly used as plasma etching methods. In particular, in order to etch metal wires in a desired profile, chlorine gas (Cl 2 ), which is an etching gas, boron chloride (BCl 3 ), which is a sidewall protection, and CHF, which is another polymer gas, are used. Pattern using 3 or N 2 gas.
한편, 이와 같은 종래의 반도체 소자의 금속 배선 후처리 방법은 알루미늄 합금을 염소계 플라즈마를 이용한 건식 식각으로 식각한 후, 인-슈트(In-situ)로 잔류 Cl을 제거하기 위하여 순수(H2O) 플라즈마를 사용하여 의도적으로 HCl을 형성한 후 배기(Pumping Out)시키는 방법을 사용하고, 다음 단계로 O2/N2플라즈마를 이용하여 잔류 레지스트(Resist)를 제거하는 방법을 사용하였다.On the other hand, such a metal wiring post-treatment method of the conventional semiconductor device after etching the aluminum alloy by dry etching using a chlorine-based plasma, pure water (H 2 O) in order to remove the residual Cl in-situ (In-situ) Using plasma to intentionally form HCl and then pumping out. The next step was to remove residual resist using O 2 / N 2 plasma.
이러한 금속배선 후처리 방법은 순수 플라즈마 처리 전에 이미 잔류 Cl에 의해 부식되어 있어 순수 플라즈마 처리를 하더라도 부식을 방지할 수 없었다.This metallization post-treatment method is already corroded by residual Cl before the pure plasma treatment, and thus, even after pure plasma treatment, the corrosion cannot be prevented.
다른 종래의 금속 배선 후처리 방법으로는 알루미늄 합금을 염소계 플라즈마를 이용한 건식 식각으로 식각한 후, 인-슈트(In-situ)로 잔류 Cl을 제거하기 위하여 순수 플라즈마를 사용하여 의도적으로 HCl을 형성한 후 배기(Pumping out)시키는 방법을 사용하고, 다음 단계로 플로린계(CF4) 플라즈마를 이용하여 Cl을 F로 치환하여 금속배선의 부식을 방지하는 방법을 사용하였다.In another conventional method for post-processing metal wiring, aluminum alloy is etched by dry etching using chlorine-based plasma, and then HCl is intentionally formed using pure plasma to remove residual Cl by in-situ. After the pumping (Pumping out) was used, the next step was to use a Florin-based (CF 4 ) plasma to replace the Cl to F to prevent the corrosion of the metal wiring.
그러나 이와 같은 종래의 금속 배선 후처리 방법은 앞서 설명한 실시예에서와 같이 종종 잔류 레지스트가 완전히 제거되지 않았고, 잔류 Cl을 F로 치환하다 보면 알루미늄 합금이 AlF3로 변환되어 반도체 장치의 신뢰성이 저하되는 문제가 발생되었다.However, in the conventional metal wiring post-treatment method, as in the above-described embodiment, the residual resist is often not completely removed, and when the residual Cl is replaced with F, the aluminum alloy is converted into AlF 3 , thereby reducing the reliability of the semiconductor device. A problem has occurred.
따라서, 본 발명은 이와 같은 종래의 단점을 해소하기 위한 것으로, 염소계(Cl2, BCl3등) 플라즈마를 이용한 건식 식각 공정으로 알루미늄 합금 금속 배선을 형성한 후 H2O 플라즈마를 이용하여 알루미늄 합금 금속 배선의 표면에 잔류하는 부식(Corrosion) 요인을 제거하기 전에 N2가스를 이용한 사전 열처리(Pre-heating) 공정을 적용하여 금속 배선의 부식을 방지하는 반도체 소자의 금속 배선 후처리 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above disadvantages, and after forming the aluminum alloy metal wiring by a dry etching process using a chlorine-based (Cl 2 , BCl 3, etc.) plasma, using an aluminum alloy metal using H 2 O plasma The present invention provides a method for post-processing metal wires of semiconductor devices that prevents corrosion of metal wires by applying a pre-heating process using N 2 gas before removing corrosion factors remaining on the surface of the wires. There is a purpose.
이와 같은 목적을 달성하기 위한 본 발명은 염소계(Cl2, BCl3등) 플라즈마를 이용하여 건식 식각 공정으로 알루미늄 합금 금속 배선을 형성한 후 상기 금속 배선을 후처리하는 방법에 있어서, N2가스를 흘려주면서 웨이퍼를 사전 열처리(Pre-heating)하여 웨이퍼 상의 AlCl3를 제거하는 단계와; 순수(H2O) 플라즈마를 이용하여 웨이퍼 상의 Cl을 제거하는 단계와; 잔류 가스를 배기시키는 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the object, the chlorine (Cl 2, BCl 3, etc.) and then using a plasma to form an aluminum alloy metal wire to the dry etching process in the method of treatment after the metal wiring, N 2 gas to Pre-heating the wafer while flowing to remove AlCl 3 on the wafer; Removing Cl on the wafer using pure (H 2 O) plasma; Exhausting the residual gas.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
도 1은 본 발명에 따른 반도체 소자의 금속 배선이 형성된 공정 단면도,1 is a cross-sectional view of a process in which metal wirings of a semiconductor device according to the present invention are formed;
도 2는 본 발명에 따른 반도체 소자의 금속 배선 후처리 공정을 수행하기 위한 플라즈마 챔버를 개략적으로 도시한 단면도.2 is a cross-sectional view schematically showing a plasma chamber for performing a metal wiring post-processing process of a semiconductor device according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11 : 층간 절연막 12 : 하부 베리어 금속층11 interlayer insulating film 12 lower barrier metal layer
13 : 금속층 14 : 상부 베리어 금속층13: metal layer 14: upper barrier metal layer
15 : 포토레지스트 16 : 금속성 폴리머15 photoresist 16 metallic polymer
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 1은 본 발명에 따른 반도체 소자의 금속 배선이 형성된 공정 단면도이며, 도 2는 본 발명에 따른 반도체 소자의 금속 배선 후처리 공정을 수행하기 위한 플라즈마 챔버를 개략적으로 도시한 단면도이다.1 is a cross-sectional view showing a metal wiring of a semiconductor device according to the present invention, and FIG. 2 is a cross-sectional view schematically showing a plasma chamber for performing a metal wiring post-processing process of a semiconductor device according to the present invention.
도 1에 도시된 바와 같이, 통상적으로 반도체 소자의 금속 배선 패턴 공정은 기판 상의 층간 절연막(11) 위에 하부 베리어 금속층(12), 금속층(13), 상부 베리어 금속층(14) 및 포토레지스트(15)를 형성한 후 마스크를 이용하여 포토레지스트(15)를 패터닝한다.As shown in FIG. 1, a metal wiring pattern process of a semiconductor device is typically performed on a lower barrier metal layer 12, a metal layer 13, an upper barrier metal layer 14, and a photoresist 15 on an interlayer insulating layer 11 on a substrate. After forming the patterned photoresist 15 using a mask.
이어서, 상기 포토레지스트(15)를 마스크로 이용하여 하부 베리어 금속층(12), 금속층(13) 및 상부 베리어 금속층(14)을 플라즈마 에칭 공정으로 원하는 프로파일로 에칭한 상태의 공정 단면도이다. 이 때 금속층들(12,13,14)이 식각되면서 금속성 폴리머(16)가 발생되고, 발생된 금속성 폴리머(16)는 금속층들(12,13,14) 및 포토레지스트(15)의 겉표면에 달라붙는다.Next, using the photoresist 15 as a mask, the lower barrier metal layer 12, the metal layer 13, and the upper barrier metal layer 14 are etched in a desired profile by a plasma etching process. At this time, as the metal layers 12, 13, and 14 are etched, the metallic polymer 16 is generated, and the generated metallic polymer 16 is formed on the outer surfaces of the metal layers 12, 13, 14 and the photoresist 15. Cling.
이와 같은 금속성 폴리머(16)를 제거하기 위해서는 금속 배선을 형성한 후에염소계(Cl2, BCl3등) 플라즈마를 이용하여 제거해야 한다. 이때 사용된 염소계 가스는 웨이퍼에 상에 AlCl3로 잔류하여 금속 배선을 부식시킨다.In order to remove the metallic polymer 16, it is necessary to remove the metallic polymer 16 by using a chlorine-based (Cl 2 , BCl 3, etc.) plasma. The chlorine-based gas used at this time remains as AlCl 3 on the wafer to corrode the metal wiring.
본 발명은 이와 같은 금속 배선의 부식을 방지하기 위한 금속 배선 후처리 방법을 제시한다.The present invention provides a metal wiring post-treatment method for preventing corrosion of such metal wiring.
본 발명에 따른 금속 배선 후처리 방법은 순수 플라즈마 처리 전에 N2가스를 흘려주면서 웨이퍼를 가열하는 사전 열처리(Pre-heating) 단계를 적용함으로써 종래에 발생되었던 부식 현상을 완전히 억제할 수 있다.The metallization post-processing method according to the present invention can completely suppress the corrosion phenomenon that has occurred conventionally by applying a pre-heating step of heating the wafer while flowing N 2 gas before pure plasma processing.
본 발명에 따르면 N2가스를 흘려주면서 웨이퍼를 사전 열처리(Pre-heating)하여 웨이퍼 상의 AlCl3를 제거하는 제 1 단계와; 순수(H2O) 플라즈마를 이용하여 웨이퍼 상의 Cl을 제거하는 제 2 단계 및 잔류 가스를 배기시키는 제 3 단계로 이루어진다.According to the present invention, a first step of removing AlCl 3 on the wafer by pre-heating the wafer while flowing N 2 gas; A second step of removing Cl on the wafer using pure (H 2 O) plasma and a third step of evacuating the residual gas.
도 2에 도시된 바와 같이, 본 발명에 따른 반도체 소자의 금속 배선 후처리 공정을 수행하기 위한 플라즈마 챔버(20)는 웨이퍼(W)가 장착되는 척(21)과, 척(21)을 가열하기 위한 램프(22)가 구비하고 있다.As shown in FIG. 2, the plasma chamber 20 for performing the metal wiring post-processing process of the semiconductor device according to the present invention is configured to heat the chuck 21 and the chuck 21 on which the wafer W is mounted. The lamp 22 is provided.
본 발명의 제 1 실시예에 따르면, 제 1 단계는 순수 플라즈마 처리에 앞서 N2가스 1000sccm을 7초 동안 250℃를 유지하고 있는 척 위에서 사전 열처리를 실시한다. 이때 RF 파워는 0W로 설정하며 압력은 2Torr를 유지한다. 제 2 단계는 H2O 가스 750sccm을 30초 동안 250℃를 유지하고 있는 척 위에서 순수 플라즈마처리를 실시한다. 이때 RF 파워는 800W로 설정하며 압력은 2Torr를 유지한다. 제 3 단계는 밸브를 완전히 개방하고 10초 동안 250℃의 온도에서 배기시킨다.According to a first embodiment of the present invention, the first step is pre-heated on a chuck holding 1000 sccm of N 2 gas for 7 seconds prior to pure plasma treatment. At this time, RF power is set to 0W and pressure is maintained at 2Torr. The second step is pure plasma treatment on a chuck holding 750 sccm of H 2 O gas at 250 ° C. for 30 seconds. At this time, RF power is set to 800W and pressure is maintained at 2 Torr. The third stage completely opens the valve and evacuates at a temperature of 250 ° C. for 10 seconds.
이런 사전열처리를 실시함으로써 웨이퍼에 잔류하고 있는 AlCl3를 강제적으로 챔버 밖으로 배기시킬 수 있으므로 다음 단계에서 진행하는 순수 플라즈마 처리에서 Cl에 의한 부식 발생을 억제할 수 있다. 더욱이 본 발명에 따른 제 1 실시예는 O2/N2플라즈마 처리를 인-슈트로 진행하지 않고 레지스트 스트립(Resist Strip) 장비로 별도로 레지스트를 제거한다.By performing such pre-heat treatment, AlCl 3 remaining on the wafer can be forced out of the chamber, thereby suppressing the occurrence of corrosion by Cl in the pure plasma treatment performed in the next step. Furthermore, the first embodiment according to the present invention separately removes resist with a resist strip equipment without proceeding with O 2 / N 2 plasma treatment in-suit.
본 발명의 제 2 실시예에 따르면, 제 1 단계는 순수 플라즈마 처리에 앞서 N2가스 1000sccm을 7초 동안 250℃를 유지하고 있는 척 위에서 사전 열처리를 실시한다. 이때 RF 파워는 800W로 설정하며 압력은 2Torr를 유지한다. 이어지는 제 2 단계 및 제 3 단계의 공정 조건은 제 1 실시예와 동일하다.According to a second embodiment of the present invention, the first step is pre-heated on a chuck holding 1000 sccm of N 2 gas for 7 seconds prior to pure plasma treatment. At this time, RF power is set to 800W and pressure is maintained at 2 Torr. The process conditions of the second and third steps that follow are the same as in the first embodiment.
상기, 제 1 및 제 2 실시예에서 보듯이, 본 발명의 특징은 순수 플라즈마 처리에 앞서 N2가스를 흘려 웨이퍼를 의도적으로 열처리한다는 것이며, 이때 RF 파워를 사용하거나 또는 RF 파워 사용없이 인-슈트로 웨이퍼상에 잔류하는 AlCl3를 챔버 밖으로 배기시킨다는 것이다.As seen in the first and second embodiments above, a feature of the present invention is the intentional heat treatment of the wafer by flowing N 2 gas prior to pure plasma treatment, with in-shoot using or without RF power. The AlCl 3 remaining on the wafer is evacuated out of the chamber.
따라서, 순수 플라즈마 처리는 O, H 라디칼(Radical)을 발생시켜 이 라디칼이 잔류하는 Cl과 반응하여 HCl을 형성하여 부식을 방지하고 일부 레지스트도 제거되어, 일부 남아 있는 레지스트는 인-슈트로 진행하지 않고 레지스트 스트립 장비로 완전히 제거한다.Thus, pure plasma treatment generates O and H radicals, which react with the remaining Cl to form HCl to prevent corrosion and some resists to be removed, so that some remaining resists do not proceed in-suit. Remove completely with resist strip equipment.
또한, 제 1 및 제 2 실시예는 제 3 단계의 배기 공정 단계를 제외한 모든 단계의 압력을 동일하게 사용함으로써 경시 변화를 최소화하도록 하였다.In addition, the first and second embodiments minimize the change over time by using the same pressures in all steps except the exhaust process step of the third step.
그러나, 본 발명은 전술한 제 1 , 2 실시예에 기술된 공정조건에 한정되지 않는다. 예컨대, 제 1 단계에서 인가되는 RF 파워는 1W 이상 2000W 이하의 범위에서 변경 실시가 가능하다. 또한, 제 1, 2 단계의 압력은 0.1 Torr 이상 4 Torr 이하의 범위에서 변경 실시가 가능하다. 또한, 제 1 단계의 N2가스양은 10sccm 이상 1000sccm 이하의 범위에서 변경실시가 가능하다. 또한, 제 1 단계의 진행시간은 1초 이상 30초 이하의 범위에서 변경 실시가 가능하다.However, the present invention is not limited to the process conditions described in the first and second embodiments described above. For example, the RF power applied in the first step can be changed in the range of 1W to 2000W. In addition, the pressure of a 1st, 2nd stage can be changed and implemented in the range of 0.1 Torr or more and 4 Torr or less. In addition, the amount of N 2 gas in the first step can be changed within the range of 10sccm or more and 1000sccm or less. In addition, the advancing time of a 1st step can be implemented in the range of 1 second or more and 30 second or less.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지해야 한다.In the above description, it should be understood that those skilled in the art can only make modifications and changes to the present invention without changing the gist of the present invention as it merely illustrates a preferred embodiment of the present invention.
상술한 바와 같이 본 발명에 따르면, 순수(H2O) 플라즈마 처리에 앞서 N2가스를 이용한 사전 열처리(Pre-heating) 공정을 적용하여 웨이퍼 상에 잔류하는 AlCl3를 웨이퍼로부터 즉시 제거할 수 있어 금속배선의 부식을 방지하여 소자의 신뢰성 및 수율을 향상시킬 수 있다.As described above, according to the present invention, AlCl 3 remaining on the wafer can be immediately removed from the wafer by applying a pre-heating process using N 2 gas prior to the pure (H 2 O) plasma treatment. By preventing corrosion of the metal wiring, it is possible to improve the reliability and yield of the device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0082061A KR100450564B1 (en) | 2001-12-20 | 2001-12-20 | Post treatment method for metal line of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0082061A KR100450564B1 (en) | 2001-12-20 | 2001-12-20 | Post treatment method for metal line of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030052162A KR20030052162A (en) | 2003-06-26 |
| KR100450564B1 true KR100450564B1 (en) | 2004-09-30 |
Family
ID=29577014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0082061A KR100450564B1 (en) | 2001-12-20 | 2001-12-20 | Post treatment method for metal line of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100450564B1 (en) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101316634B1 (en) * | 2006-09-29 | 2013-10-15 | 삼성디스플레이 주식회사 | Method of forming metal line and method of manufacturing a display substrate by using the same |
| JP6854600B2 (en) * | 2016-07-15 | 2021-04-07 | 東京エレクトロン株式会社 | Plasma etching method, plasma etching equipment, and substrate mount |
| US10622214B2 (en) | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| WO2019036157A1 (en) | 2017-08-18 | 2019-02-21 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| JP7274461B2 (en) | 2017-09-12 | 2023-05-16 | アプライド マテリアルズ インコーポレイテッド | Apparatus and method for manufacturing semiconductor structures using protective barrier layers |
| SG11202003355QA (en) | 2017-11-11 | 2020-05-28 | Micromaterials Llc | Gas delivery system for high pressure processing chamber |
| KR102622303B1 (en) | 2017-11-16 | 2024-01-05 | 어플라이드 머티어리얼스, 인코포레이티드 | High pressure steam annealing processing equipment |
| JP2021503714A (en) | 2017-11-17 | 2021-02-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Capacitor system for high pressure processing system |
| EP3762962A4 (en) | 2018-03-09 | 2021-12-08 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
| US10714331B2 (en) | 2018-04-04 | 2020-07-14 | Applied Materials, Inc. | Method to fabricate thermally stable low K-FinFET spacer |
| US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
| JP7179172B6 (en) | 2018-10-30 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | Method for etching structures for semiconductor applications |
| KR20210077779A (en) | 2018-11-16 | 2021-06-25 | 어플라이드 머티어리얼스, 인코포레이티드 | Film Deposition Using Enhanced Diffusion Process |
| WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02240924A (en) * | 1989-03-15 | 1990-09-25 | Oki Electric Ind Co Ltd | Dry etching |
| EP0427327A1 (en) * | 1989-11-07 | 1991-05-15 | Koninklijke Philips Electronics N.V. | Method of providing aluminium or aluminium alloy tracks on a substrate |
| JPH06163538A (en) * | 1992-11-26 | 1994-06-10 | Sumitomo Metal Ind Ltd | Plasma etching method |
| US5387556A (en) * | 1993-02-24 | 1995-02-07 | Applied Materials, Inc. | Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2 |
| JPH0745587A (en) * | 1993-07-27 | 1995-02-14 | Matsushita Electron Corp | Manufacture of semiconductor device |
| KR970052612A (en) * | 1995-12-30 | 1997-07-29 | 김주용 | Aluminum thin film etching method of semiconductor wafer |
| JPH1197428A (en) * | 1997-09-19 | 1999-04-09 | Nec Corp | Method for dry etching metal wiring |
| KR100255663B1 (en) * | 1997-12-11 | 2000-05-01 | 윤종용 | Method for etching al film and forming metallization layer of semiconductor device |
| KR20010063483A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of eching an aluminium metal film |
-
2001
- 2001-12-20 KR KR10-2001-0082061A patent/KR100450564B1/en not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02240924A (en) * | 1989-03-15 | 1990-09-25 | Oki Electric Ind Co Ltd | Dry etching |
| EP0427327A1 (en) * | 1989-11-07 | 1991-05-15 | Koninklijke Philips Electronics N.V. | Method of providing aluminium or aluminium alloy tracks on a substrate |
| JPH06163538A (en) * | 1992-11-26 | 1994-06-10 | Sumitomo Metal Ind Ltd | Plasma etching method |
| US5387556A (en) * | 1993-02-24 | 1995-02-07 | Applied Materials, Inc. | Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2 |
| JPH0745587A (en) * | 1993-07-27 | 1995-02-14 | Matsushita Electron Corp | Manufacture of semiconductor device |
| KR970052612A (en) * | 1995-12-30 | 1997-07-29 | 김주용 | Aluminum thin film etching method of semiconductor wafer |
| JPH1197428A (en) * | 1997-09-19 | 1999-04-09 | Nec Corp | Method for dry etching metal wiring |
| KR100255663B1 (en) * | 1997-12-11 | 2000-05-01 | 윤종용 | Method for etching al film and forming metallization layer of semiconductor device |
| KR20010063483A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of eching an aluminium metal film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030052162A (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450564B1 (en) | Post treatment method for metal line of semiconductor device | |
| JP4690512B2 (en) | Method for reducing polymer deposition on etched vertical metal lines, corrosion of etched metal lines and corrosion during wet cleaning of etched metal features | |
| KR100584485B1 (en) | Method for preventing metal corrosion of semiconductor devices | |
| JP2891952B2 (en) | Method for manufacturing semiconductor device | |
| US6921493B2 (en) | Method of processing substrates | |
| KR100298815B1 (en) | Method of forming aluminum-based metal pattern | |
| JP2004119977A (en) | Selective dry etching of tantalum and tantalum nitride | |
| KR100450565B1 (en) | Post treatment method for metal line of semiconductor device | |
| JP3324466B2 (en) | Dry etching method for metal wiring | |
| JP3082396B2 (en) | Method for manufacturing semiconductor device | |
| KR100605942B1 (en) | Method for post-treating metal interconnects of semiconductor devices | |
| KR100363178B1 (en) | Method for post treating a metal line of semiconductor | |
| KR100559947B1 (en) | Method for post treatment of metal wiring of semiconductor device | |
| KR100467817B1 (en) | Method for preventing metal corrosion of semiconductor | |
| KR100604535B1 (en) | Method for improving the metal pitting | |
| JPH05182937A (en) | Dry-etching method | |
| KR100632035B1 (en) | Method for forming a metal line of semiconductor device | |
| KR100764446B1 (en) | Method of forming metal line in the semiconductor device | |
| KR100364809B1 (en) | Method for etching/ashing metal of semiconductor device | |
| JPH05175159A (en) | Manufacture of semiconductor element | |
| KR100564798B1 (en) | Fabricating method of metal line in semiconductor device | |
| KR20100058355A (en) | Method for post treatment of metal wiring of semiconductor device | |
| KR20000020313A (en) | Method for forming metal wire of semiconductor device | |
| JPH04330724A (en) | Formation method of wiring | |
| KR20060076040A (en) | Method for manufacturing the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080630 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |