KR100436296B1 - 신호 획득을 위한 프리앰블 서치장치 및 그 방법 - Google Patents

Abstract

본 발명은 코드분할다중액세스 방식을 채용하는 이동 통신 시스템 기지국의 프리앰블 서치방법 및 장치에 관한 것으로, 액세스 슬롯 바운더리로부터 제1안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 제1버퍼에 저장하는 단계와; 상기 액세스 슬롯 바운더리로부터 소정 시간 지연된 시점부터 제2안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 제2버퍼에 저장하는 단계와; 상기 제1 및 제2버퍼로부터 복수칩 구간의 샘플들을 리드하고 리드된 복수칩 구간의 샘플들과 스크램블 코드를 코릴레이션하여 복수의 가설들에 대해서 각각의 시그네이쳐들을 발생하는 단계와; 상기 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 단계 및 상기 복수의 가설들의 같은 시그네이쳐들끼리 분류하고, 분류된 각 시그네이쳐에서 누적 에너지값이 최대값인 시그네이쳐를 선택하는 단계를 구비함을 특징으로 한다.

Description

신호 획득을 위한 프리앰블 서치장치 및 그 방법{PREAMBLE SEARCH APPARATUS AND METHOD}

본 발명은 코드분할다중접속(Code Division Multiple Access)방식을 채용하는 이동 통신 시스템에 관한 것으로, 특히 기지국에서 다수의 송신신호 획득을 위해 요구되는 장치의 설계를 간단히 할 수 있는 프리앰블 서치 장치 및 방법에 관한 것이다.

차세대 이동통신(IMT-2000:International Mobile Telecommunication 2000)이 21세기 정보통신서비스의 통합기술의 주역으로 떠오른 현실에서, 현재 전세계적으로 IMT-2000에 대한 표준 및 구현기술에 대한 연구가 활발히 이루어지고 있다. IMT-2000에 대한 표준연구는 주로 CDMA방식의 이동통신기술을 중심으로 이루어지고 있으며, CDMA 기술을 기반으로 하여 IMT-2000이 요구하는 다양한 서비스와 고속의 데이터 전송속도의 구현을 위한 연구가 이루어지고 있다.

CDMA 방식의 이동통신 서비스를 가능하게 하는 여러 가지의 기술요소들이 있으나 가장 핵심적인 기술의 하나로 분류할 수 있는 것이 바로 송신기에서 송신된 CDMA신호를 획득하는 방법이다. 즉, CDMA신호의 송신기에서 송신한 신호가 수신기에 도달하였을 때 수신기에서는 도달한 신호를 획득하는 과정을 거쳐야만 송신기와수신기 사이의 신호전달경로가 열리게 되는 것이므로, 이러한 과정이 없다면 단말기와 기지국 사이의 신호전송은 이루어질 수 없다. 따라서 수신기에서의 CDMA 신호에 대한 신호획득기술이 중요하다고 말할 수 있는 것이다.

수신기에서의 신호획득과정도 여러 단계로 나눌 수 있다. 그 첫 번째는 단말기에서 송신한 첫 번째의 CDMA신호(즉, 프리앰블신호)를 수신기에서 수신하는 단계이다. CDMA 신호라 하면 송신기와 수신기 사이에 미리 약속되어 있는 부호를 사용하여 신호를 생성하고 이를 송수신하는 것으로서, 약속되어 있지 않은 부호로는 신호를 절대 수신할 수 없는 특성을 가진다. 따라서 수신기에서 정상적으로 신호를 획득하기 위해서는 송신기에서 송신한 CDMA신호의 부호를 미리 알고 있어야만 한다. 그러나 수신기 입장에서는 여러 개의 송신기에서 송신하는 신호들 중에서 어떤 특정한 신호를 수신하여야 할 지를 알 수 없기 때문에 첫 번째 단계의 신호획득에 어려움이 존재하게 된다.

이러한 문제점을 해결하려면 송신기는 수신기가 미리 알고 있는 부호를 사용하여 CDMA 신호를 생성하고 이를 송신하여야 한다. 또한 송신기는 수신기와 미리 약속한 형태의 신호 및 시간으로 송신하여야만 수신기에서의 신호 획득을 더욱 간단하게 할 수 있다. 이러한 방식으로 송신기와 수신기 사이에서 초기 신호획득을 할 수 있도록 하는 데에는 또 다른 문제점이 존재한다. 그것은 여러 개의 송신기가 동시에 초기 신호를 송신하는 경우에 발생하는데, 송신기들이 동일 부호를 사용하여 신호를 송신하게 됨으로서, 수신기에서는 여러 개의 송신기 신호들 중에서 어떤 신호를 수신해야 할지에 대한 혼돈이 발생할 수 있다는 것이다. 이러한 상황을 신호 충돌이라고 하며, 이러한 신호 충돌은 피하는 것이 바람직하다. 신호충돌을 회피하기 위해서는 송신기들과 수신기 사이에 사용할 수 있는 여러 가지 종류의 부호를 두어야 한다. 이렇게 하면 여러 송신기들이 동시에 송신하더라도 각기 다른 부호를 이용하여 CDMA신호를 생성하게 되므로 수신기에서의 신호충돌확률을 줄일 수 있다. 다만 이러한 경우에는 수신기에서 미리 정해진 모든 부호에 대한 수신을 동시에 수행하여야만 한다. 이는 곧 하드웨어의 구현 복잡도를 크게 증가시키는 원인으로 작용한다.

일반적으로 CDMA신호의 획득에는 상관기(correlator)라고 하는 부분이 핵심적인 역할을 한다. 상관기는 수신된 신호와 수신기가 기억하고 있는 기준신호를 승산하고 이를 일정 시간동안 누적하는 장치를 말한다. 이러한 상관기는 신호획득에 성공하였을 때 큰 누적결과값을 출력한다. 즉, 상관기의 출력을 근거로 신호획득의 성공여부를 판단할 수 있다. 신호획득이 실패하였을 때 상관기는 입력되는 수신신호의 시작시간을 바꾸어 다시 상관동작을 수행하며, 이러한 동작은 미리 정해진 시작시간의 범위에서 연속적으로 이루어진다. 이러한 상관기에서 기준신호로서 기억하고 있는 것이 송신기와의 사이에 미리 약속된 CDMA 신호생성을 위한 부호이다. 따라서 상기한 바와 같이 신호충돌확률을 감소시키기 위해 여러 개의 부호들을 사용하여 신호생성이 이루어지는 경우에는 각각의 부호별로 신호획득을 위한 상관기가 별도 존재하여야 한다. 이러한 관점에서 상기한 바와 같이 하드웨어 구현상에서의 복잡도 증가가 필연적으로 수반된다고 할 수 있으며, 이는 곧 이동통신 서비스 비용을 높이는 결과를 초래하게 된다.

한편 IMT-2000의 요구조건중 하나인 효율적인 데이터 서비스와 고속 데이터 전송률을 만족시키기 위해서는 초기 신호획득과정에서의 시간을 단축하여야 한다는 명제가 따르게 된다. 즉, 신호충돌확률을 줄여야 할 뿐만 아니라 신호획득을 최소한의 시간내에서 이루어여야만 한다는 것이다. IMT-2000의 표준권고안들은 송신기의 초기 CDMA신호 송신에 대하여 수신기에서 신호를 획득할 수 있는 시간의 한계를 명시하고 있다. 이러한 신호획득시간의 한계는 상기한 바와 같은 상관기를 이용한 신호획득을 불가능하게 만들었다. 즉, 정해진 시간내에 신호를 획득하기 위해서는 여러 개의 신호 시작시간을 동시에 검사할 수 있는 구조의 상관기를 만들어야 한다는 것을 의미하고, 이는 절대적으로 상관기 개수의 증가를 요구한다. 따라서 IMT-2000에서 요구하는 시간한계에서의 초기 신호획득은 상관기 구조로는 이루기 힘든 과업이 된다.

이러한 문제점을 해결하려면 정합필터(matched filter) 구조의 신호획득장치를 고려하여야만 한다. 정합필터는 상관기에서의 곱셈연산과 일정 시간구간에 걸친 누적연산과정을 한번에 수행할 수 있는 구조를 제공한다는 점에서 시간한계를 극복할 수 있다. 그러나 정합필터의 경우 한번에 상기한 바와 같은 연산을 수행하기 위해서는 일정 시간동안에 해당되는 회수의 곱셈과 덧셈을 한번에 수행할 수 있는 연산기를 가지고 있어야 하며, 이를 보조하기 위한 메모리를 구비하여야만 한다. 또한 상기한 정합필터에서의 곱셈과 덧셈연산이 특정 부호에 대해서만 이루어지게 되므로, 여러 개의 부호에 대한 신호획득을 위해서는 각각의 부호에 대하여 신호획득을 위한 정합필터가 존재하여야 한다. 이는 곧 하드웨어 구현상에 있어서 많은 수의 상관기를 사용한 것에 버금가는 구현 복잡도의 증가를 가져오게 된다.

상기한 바와 같이 IMT-2000의 요구사항을 만족하기 위해서는 제한된 시간내에 신호를 획득할 수 있는 장치의 도입이 필수적으로 요구된다고 할 수 있다. 그러나 상기한 바와 같은 구조의 정합필터로는 하드웨어 구현의 복잡도가 지나치게 증가하므로 이를 개선할 수 있는 구조의 정합필터가 반드시 필요하다. 즉, 상기한 정합필터 구조에서의 복잡성의 원인에 대한 분석을 통하여 이를 줄일 수 있는 장치를 개발하여야 한다.

따라서 본 발명의 목적은 상기한 정합필터의 복잡도의 원인, 즉 과도한 연산기와 과도한 메모리의 필요성을 줄이는 한편, 각 부호마다 필요하였던 정합필터를 한 개의 정합필터로서 처리할 수 있는 구조를 가지고 송신기에서 송신한 신호를 정상적으로 획득할 수 있는 프리앰블 서치장치 및 그 방법을 제공함에 있다.

본 발명의 또 다른 목적은 IMT-2000에서의 요구사항인 제한된 시간내에서 송신신호를 획득할 수 있는 보다 간단한 구조의 프리앰블 서치장치 및 그 방법을 제공함에 있다.

도 1은 광대역 코드분할다중액세스(WCDMA) 방식의 랜덤 액세스 전송 구조를 나타낸 도면.

도 2는 본 발명의 실시예에 의한 광대역 코드분할다중액세스의 프리앰블 서치장치의 구성을 나타낸 도면.

도 3은 도 2에 도시한 샘플버퍼의 구조를 나타낸 도면.

도 4는 도 2의 샘플버퍼의 라이트 동작을 설명하기 위한 도면.

도 5는 본 발명의 실시예에 따른 샘플버퍼(5)의 주변 블록구성도.

도 6은 본 발명의 실시예에 따른 샘플 전송부(30)의 구성을 나타낸 도면.

도 7은 본 발명의 실시예에 따른 스크램블 코드 전송부(40)의 구성을 나타낸 도면.

도 8은 1 안테나에 대한 샘플과 스크램블 코드와의 코릴레이션 동작을 설명하기 위한 도면.

도 9는 2 안테나에 대한 샘플과 스크램블 코드와의 코릴레이션 동작을 설명하기 위한 도면.

도 10은 본 발명의 실시예에 따른 코릴레이터(50)의 구성을 나타낸 도면.

도 11은 본 발명의 실시예에 따른 에너지 산출부(60)의 구성을 나타낸 도면.

도 12는 본 발명의 실시예에 따른 분류 및 선택부(70)의 구성을 나타낸 도면.

상기 목적을 달성하기 위한 본 발명의 방법은,

액세스 슬롯 바운더리로부터 제1안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 제1버퍼에 저장하는 단계와;

상기 액세스 슬롯 바운더리로부터 소정 시간 지연된 시점부터 제2안테나에대해 칩당 오버샘플링되어 입력되는 샘플들을 제2버퍼에 저장하는 단계와;

상기 제1 및 제2버퍼로부터 복수칩 구간의 샘플들을 리드하고 리드된 복수칩 구간의 샘플들과 스크램블 코드를 코릴레이션하여 복수의 가설들에 대해서 각각의 시그네이쳐들을 발생하는 단계와;

상기 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 단계; 및

상기 복수의 가설들의 같은 시그네이쳐들끼리 분류하고, 분류된 각 시그네이쳐에서 누적 에너지값이 최대값인 시그네이쳐를 선택하는 단계를 구비함을 특징으로 한다.

본 발명의 또 다른 실시예에 따른 방법은,

액세스 슬롯 바운더리로부터 안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 샘플버퍼에 저장하는 단계와;

상기 샘플버퍼로부터 복수칩 구간의 샘플들을 리드하고 리드된 복수칩 구간의 샘플들과 스크램블 코드를 코릴레이션하여 복수의 가설들에 대해서 각각의 시그네이쳐들을 발생하는 단계와;

상기 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 단계; 및

상기 복수의 가설들의 같은 시그네이쳐들끼리 분류하고, 분류된 각 시그네이쳐에서 누적 에너지값이 최대값인 시그네이쳐를 선택하는 단계를 구비함을 특징으로 한다.

또한 본 발명의 실시예에 따른 프리앰블 서치 장치는,

액세스 슬롯 바운더리로부터 제1안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 코릴레이션 구간에 대해 순환하면서 저장하는 제1버퍼와;

상기 액세스 슬롯 바운더리로부터 소정 시간 지연된 시점부터 제2안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 코릴레이션 구간에 대해서만 저장하는 제2버퍼와;

상기 제1 및 제2버퍼로부터 복수칩 구간의 샘플들을 리드하고 리드된 복수칩 구간의 샘플들을 복수의 가설들에 각각 대응하는 복수의 샘플패턴들로 전송하는 샘플전송부와;

액세스 슬롯 주기로 스크램블 코드들을 발생하고 복수칩 간격으로 복수의 가설들에 각각 대응하는 복수의 스크램블 코드패턴들을 전송하는 스크램블 코드 전송부와;

상기 샘플전송부와 스크램블 코드 전송부로부터 제공되는 각 가설들에 대응하는 샘플과 스크램블 코드를 코릴레이션하여 각 가설별로 각각의 시그네이쳐들을 각각 출력하는 복수의 코릴레이터들과;

상기 복수의 코릴레이터들로부터 각각 제공되는 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 에너지 산출부; 및

상기 복수의 가설들의 같은 시그네이쳐끼리 분류하고 같은 시그네이쳐들중 상기 산출된 에너지값이 최대인 것을 선택하는 분류 및 선택부;를 포함함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다. 하기 설명에서 사용되는 숫자들은 모두 비동기식 CDMA 방식 IMT-2000의 경우를 기준으로 하여 설명한 예시에 불과하다. 이 분야의 통상의 지식을 가진 자라면 비슷한 형태의 신호형식을 갖는 다른 방식의 CDMA 신호에 있어서도 본 발명의 응용이 가능함을 알 수 있을 것이다.

참고적으로 CDMA 방식을 채용한 이동통신에서의 초기 신호획득을 위하여 송신기가 송신하는 신호는 액세스채널을 통하여 송신된다. 액세스 채널은 일정 길이의 슬롯 단위로 시작 시간이 결정될 수 있으며, 이러한 시간단위를 액세스 슬롯이라고 한다. 액세스 채널에서도 가장 먼저 송신되는 신호부분을 프리앰블이라고 하며, 수신기에서의 초기 신호획득은 이러한 액세스 채널 프리앰블에 대한 신호획득을 의미한다. 하나의 송신기가 송신하는 액세스 채널의 프리앰블 신호는 여러 개의 선택 가능한 부호중에서 한 개를 선택하여 생성된 신호이며, 이러한 부호들을 일반적으로 시그네이쳐라고 한다. 수신기에서는 동시에 여러 개의 시그네이쳐들에 대하여 신호획득 동작을 수행하여야만 여러 개의 단말기가 서로 다른 시그네이쳐로 프리앰블신호를 송신하더라도 개별 송신기의 신호들에 대한 신호획득을 이룰 수 있다. 따라서 본 발명의 실시예에서 제안하는 정합필터는 모든 사용 가능한 시그네이쳐로 구성되는 액세스 채널의 프리앰블 신호들에 대한 신호획득 동작을 수행하기 때문에 이를 프리앰블 서치장치로 명명할 수 있다.

이러한 프리앰블 서치장치의 구성 및 동작을 이하에서 상세히 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 광대역 코드분할다중액세스 방식을 채용한 기지국에 사용하는 프리앰블 서치장치의 구성을 나타낸 것이다. 이러한 프리앰블 서치장치는 샘플버퍼(5)로 사용되는 순환버퍼와 고정버퍼, 그리고 샘플전송부(30), 스크램블 코드 전송부(40), 코릴레이터(50), 에너지 산출부(60), 분류 및 선택부(70)를 포함한다.

본 발명의 실시예에서는 기지국의 무선 수신부 및 중간주파수 복조부를 거쳐서 얻어진 디지털 데이터를 채널 보드에서 입력하여 샘플버퍼(5)에 저장하는데, DSP에서 지정한 섹터(sector)와 안테나에 대하여 칩(chip)당 2샘플을 버퍼에 저장한다. 상기 DSP는 기지국 채널보드에 실장되는 기능블럭으로서 당업계에서 자명한 기술적 구성요소이기에 도시하지 않았다.

한편 프리앰블 서치는 지정한 섹터와 안테나에 대하여 액세스 슬롯 바운더리(Access slot boundary)에서 시작한다. 프리앰블 서치 동작 모드중 2 안테나에 대한 서치를 위해 샘플버퍼(5)는 도 3에 도시한 바와 같이 제1버퍼인 순환버퍼와 제2버퍼인 고정버퍼로 구성한다. 상기 순환버퍼는 2048 칩 구간의 샘플들을 액세스 슬롯 바운더리로부터 입력하면서 순환동작하고, 고정버퍼는 액세스 슬롯 바운더리로부터 2048 칩 떨어진 위치부터 2048 칩 구간의 샘플들만을 저장한다. 각 버퍼는 도 3에 도시한 바와 같이 2048칩 구간에 해당하는 샘플들을 1로우(row)에 16칩 구간의 샘플단위로 저장한다. 따라서 이에 필요한 샘플버퍼는 32768(=2048칩* 2샘플/칩 * 8비트/샘플)비트의 용량을 가지며, 실제 메모리 구성은 2개의 메모리로 구성한다. 첫 번째 메모리에는 모듈러(modulo)16을 하였을 때 0∼7까지의 샘플들을 저장하고, 다른 하나의 메모리에는 모듈러 16을 하였을 때 8∼15의 샘플들이 저장된다. 각 뱅크(bank)의 버퍼크기는 256*64비트이다. 이러한 구조는 순환버퍼와 고정버퍼 모두에 적용되며 단지 고정버퍼는 액세스 슬롯 바운더리에서 2048 칩 구간에서 4096칩 구간의 샘플들만을 저장하고 나머지 구간은 버퍼에 저장하지 않는다.

이하 샘플버퍼(5)에 샘플이 저장되는 과정을 설명하면, 우선 1 로우(row)에 16칩 구간의 샘플들이 저장되는데 도 4에 도시한 바와 같이 16칩 구간에 4번의 라이트동작이 일어나며, 16칩 구간의 유효데이터는 계속해서 저장한다. 순환버퍼의 하프-타임(half-time) 샘플을 저장하는 버퍼는 온-타임(on-time) 샘플에 대하여 8칩 앞선(advanced) 형태로 저장된다. 고정버퍼는 온-타임 샘플과 하프-타임 샘플이 같은 형태로 저장된다. 순환버퍼의 샘플저장을 위한 어드레스 발생은 액세스 슬롯 주기로 반복되며 매 액세스 슬롯 바운더리에서 초기화된다. 이와 같은 샘플 버퍼(5) 저장동작을 위해서는 샘플버퍼(5) 앞 단에 도 5에 도시한 바와 같이 최대 8칩 구간 샘플을 임시 저장할 수 있는 임시 버퍼(14)가 필요하다. 도 4는 16칩 구간의 샘플 입력을 4칩 간격으로 상기 임시 버퍼(14)를 거쳐 샘플 버퍼(5)에 저장하는 관계를 보인 것이다. 샘플 버퍼(5)에 샘플들을 저장하기 위한 어드레스 발생은 다음과 같다.

Ad_Wr(cir) = [((cnt_chipx1_2as-8)/16) % 128 ] for on-time sample

= [(cnt_chipx1_2as / 16) % 128 ] +128 for half-time sample

where, cnt_chipx1_2as = 0∼10239

Ad_Wr(fix) = [(cnt_chipx1_as % 2048)/16 ] for on-time sample

= [(cnt_chipx1_as % 2048)/16]+128 for half-time sample

where, cnt_chipx1_as = 0∼5119

starts when cnt_chipx1_as =2048

한편 샘플버퍼(5) 저장을 위한 주변 구성은 도 5와 같다.

도 5는 본 발명의 실시예에 따른 샘플버퍼의 주변 구성을 도시한 것이다.

본 발명의 실시예에 따른 샘플버퍼(5)의 주변에는 다중 경로 선택부(12), 8칩 임시 버퍼(14) 및 어드레스 발생부(18)가 위치한다. 즉, 다중 경로 선택부(12)에서 DSP의 제어에 따라 선택된 경로를 통해 제공된 샘플들은 8칩 임시버퍼(14)에서 버퍼링되고, 이어서 8칩 구간들의 샘플들이 2048칩 샘플버퍼(5)에 저장되는데, 이때의 어드레스 발생은 상술한 바와 같다.

도 6은 본 발명의 실시예에 따른 프리앰블 서치장치중 샘플 전송부(30)의 구성을 도시한 것이다.

도 6에 도시한 바와 같이 샘플 전송부(30)는 온-타임 샘플전송부와 하프-타임 샘플전송부를 각각 포함하고 있다. 각 샘플 전송부(30)는 시작 어드레스 발생부(31), 모듈러 128 카운터(32), 2개의 16샘플 임시버퍼(34,35), 샘플 멀티플렉서(36), 4개의 샘플 임시버퍼(37)를 포함함으로서, 후단에 위치한 8개의 병렬 코릴레이터(50)에 각각 샘플을 전송한다.

코릴레이션을 위한 샘플버퍼(5) 리드동작은 액세스 슬롯 바운더리에서 2056(=2048+8)칩 떨어진 위치부터 이루어진다. 이후부터는 4칩 간격의 샘플 입력의 저장과 16칩씩 샘플 리드가 동시에 이루어진다. 온-타임 샘플과 하프-타임 샘플은 도 3에 도시한 바와 같이 별도 메모리 영역에 저장되어 있고, 코릴레이션 역시 별도로 독립적으로 수행된다. 즉, 온-타임 코릴레이터는 온-타임 샘플을 가지고 가설(HYPOTHESIS) #0, #2, #4, #6(1/2 칩 레졸루션)을 수행하고, 하프-타임 코릴레이터는 가설 #1, #3, #5, #7을 수행한다. 이러한 두 과정을 반복하면서 전체 가설에 대한 코릴레이션을 수행한다.

이를 보다 구체적으로 설명하면 샘플 전송부(30)에서는 매 클럭마다 순차적으로 샘플버퍼(5)를 읽으면서 2개의 16샘플 임시 버퍼(34,35)에 저장한다. 4개의 샘플 임시버퍼(37)는 1안테나 검색모드와 2안테나 검색모드의 두가지 모드로 동작하는데, 샘플 멀티플렉서(36)는 안테나모드 선택신호와 가설선택신호에 응답하여 샘플들을 멀티플렉싱한다.

1안테나 검색의 경우, 가설 0∼3인 경우에는 코릴레이터 #0, #1에 b0∼b15, 코릴레이터 #2, #3에 b1∼b16, 코릴레이터 #4, #5에 b2∼b17, 코릴레이터 #6,#7에는 b3∼b18을 각각 저장한다. 가설 4∼7인 경우에는 코릴레이터 #0, #1에 b8∼b23, 코릴레이터 #2,#2에 b9∼b24, 코릴레이터 #4,#5에 b10∼b25, 코릴레이터 #6,#7에는 b11∼b26을 각각 저장한다.

한편 2안테나 검색의 경우에는 복수의 가설들 간에 오프셋 차이는 PN코드를 가지고 하므로 샘플은 8개 코릴레이터에 모두 b0∼b15가 저장된다.

샘플리드를 위한 어드레스 발생은 시작 어드레스 발생부(31)를 통해 매 액세스 슬롯 주기로 반복되며, 매 16칩 마다 시작 어드레스를 생성하고, 이를 기준으로 모듈러 128카운터(32)를 이용한 물리적 어드레스를 생성한다. 또합 8칩마다 코릴레이터의 입력단 버퍼(37)에는 짝수번째 8칩 구간에서는 0∼15, 1∼16, 2∼17, 3∼18을 입력하고, 홀수번째 8칩 구간에서는 8∼23, 8∼24, 10∼25, 11∼26을 입력한다.

도 7은 본 발명의 실시예에 따른 스크램블 코드 또는 PN(Pseudo Noice)코드 전송부(40)의 구성을 나타낸 것이다.

스크램블 코드(PN코드 전송부)(40)는 도 7에 도시한 바와 같이 시작 어드레스 발생부(41), 모듈러 2048 카운터(42), 2개의 16 PN 임시버퍼(44,45), PN 멀티플렉서(46), 8개의 PN 임시버퍼(47)를 포함하고 8개의 코릴레이터(50)에 각 코드 패턴을 전송한다. 도 7에 도시한 PN버퍼(43)는 도 2에 도시한 스크램블 코드 버퍼이다.

PN 코드 발생 및 저장에 대하여 설명하면, 우선 스크램블코드(PN코드)는 액세스 슬롯 주기로 업데이트된다. 액세스 슬롯 바운더리에서 1024∼2048칩 구간 떨어진 위치에서는 코릴레이션이 수행되지 않으므로 이 구간에 DSP에서 지정한 새로운 스크램블링 코드 시드(seed)를 가지고 4096칩 구간에 해당하는 코드를 발생하고, 스크램블코드 즉, PN버퍼(43)에 저장한다. 이러한 버퍼의 구조는 모듈러 32를 하여 0∼15에 해당하는 값을 하나의 메모리 뱅크에 저장하고 다른 하나의 뱅크에는 16∼31에 해당하는 값들을 저장한다. 이러한 PN 버퍼(43)는 128*32 사이즈를 가지는 두 개의 뱅크로 이루어진 메모리이다.

한편 상기 PN버퍼(43)는 총 4096칩에 대한 PN코드를 생성하므로 칩 × 16 오퍼레이팅 클럭을 사용할 경우 256(=4096/16)칩 구간이 필요하며, 16 오퍼레이팅 클럭 동안 코드를 발생하여 칩 ×1 마다 PN버퍼(43)에 저장한다. 즉, PN버퍼(43)에 라이트동작은 액세스 슬롯 바운더리에서 1792∼2047칩 구간동안에 PN코드를 발생하고 이를 버퍼에 저장한다. 발생하는 어드레스는 초기값 0을 로드하고 순차적으로 1씩 증가하면서 총 256 로우에 대한 어드레스를 발생한다.

이하 PN코드 리드에 대하여 설명하면, 우선 코릴레이션을 위한 오프셋 조정은 샘플과 PN을 동시에 이용한다. 그래서, 4칩 이내의 오프셋은 샘플을 이용하여 조정하고 4칩 간격의 오프셋은 PN을 이용한다. 따라서 매 8칩 구간마다 1가설에 대한 코릴레이션이 완료되므로 PN버퍼(43)의 시작 어드레스는 4칩씩 오프셋이 발생한다.

액세스 슬롯 주기로 2048 칩 구간 지연되어 동작하는 카운터를 이용하여 시작 어드레스와 커드 시작 어드레스를 생성한다. 매 8칩 마다 시작어드레스와 쿼드 시작 어드레스를 생성하고, 이를 2048 모듈러 카운터(42)에 로드하고 오퍼레이팅 클럭마다 PN 어드레스를 생성한다. 쿼드 시작 어드레스는 PN버퍼(43) 1로우에 18칩에 대한 오프셋이 존재하므로 이중 4칩 간격으로 PN을 얻기 위한 오프셋 선택신호로 PN 멀티플렉서(46)에서 사용한다.

8개의 PN 임시버퍼(47)는 온-타임 코릴레이터와 하프-타임 코릴레이터 모두 공용으로 사용한다. 여기서, PN 임시버퍼(47)에 저장되는 PN패턴은 멀티플렉서(46)에 인가되는 안테나 모드 선택신호와 가설선택신호에 응답하여 1안테나 검색인 경우에는 8개의 코릴레이터에 같은 코드패턴이 입력되고, 가설 0∼3, 4∼7, 8∼11, 12∼15에 따라서 PN 임시 버퍼(47)에서 선택하는 값이 b0∼b15, b4∼b19, b8∼b23, b12∼b27을 저장한다. 2안테나 검색인 경우에는 코릴레이터 #0, #1에는 b1∼b16, 코릴레이터 #2, #3에는 b2∼b17, 코릴레이터 #4, #5에는 b3∼b18, 코릴레이터 #6, #7에는 b4∼b19를 저장한다.

도 8은 1안테나에 대한 샘플과 스크램블코드(PN코드)와의 코릴레이션 동작을 나타낸 것이다.

순환버퍼를 이용한 2048칩 가설을 서치하는 경우의 샘플과 PN코드와의 코릴레이션은 총 인테그레이션 길이(Integration length)를 2048 칩으로 하고, 병렬 코릴레이터(50) 8개를 사용할 경우 8개 가설(1/2 칩)에 대한 코릴레이션을 완료하는데 총 8칩 구간이 소요된다. 따라서 매 8칩 마다 샘플버퍼(5)는 8칩씩 이동하고 이에 따른 가설의 이동은 PN버퍼의 인덱스를 4칩 씩 증가한다.

도 9는 2 안테나에 대한 샘플과 스크램블 코드와의 코릴레이션 동작을 나타낸다. 2안테나에 대한 프리앰블 서치는 1 안테나의 프리앰블 서치와 같은 검색기 수를 가지고 운용하므로, 안테나 당 가설은 반으로 준다. 즉, 첫 번째 안테나에 대하여 1024 칩 가설에 대한 검색을 수행하고 다른 안테나에 대한 1024 칩 가설의 검색을 수행한다. 첫 번째 안테나의 검색은 1 안테나 검색과 같은 샘플버퍼(5)와 PN버퍼(43)를 가지고 운용한다. 한편 두 번째 안테나의 검색은 2048 칩 구간의 고정된 샘플을 이용하고 각기 다른 가설들에 대한 오프셋의 조정은 PN 오프셋을 이용한다. 도 9에서 첫 번째 검색은 오프셋 0∼1023 칩 구간의 코릴레이션을 보이고, 두번째 검색은 1023∼0 칩 구간의 코릴레이션을 보인다. 특히 오프셋 1024 칩에 대한 코릴레이션은 가능하나 수행하지 않는다.

도 10은 본 발명에 의한 디스크램블 및 코히어런트 인테그레이션 구조를 설명한다. 도 10의 각 코릴레이터는 19개의 샘플(S)과 PN(P)을 각각 코릴레이션하기 위하여 복소수 공액 승산기(MP), 가산기(AD), 누산기(Acc), 덤프기(DUMP)를 포함한다.

샘플버퍼(5)와 PN버퍼(43)에서 읽은 16칩 구간의 샘플들과 PN을 동시에 코릴레이션을 수행하고 16오퍼레이팅 클럭 동안 즉, 256 칩 구간동안 코히어런트 인테그레이션을 수행한다. 샘플과 PN의 복소수 공액 승산(COMPLEX-CONJUGATE MULTIPLICATION)을 각 샘플별로 수행하고 16개의 결과를 더하여 I Q 별로 누산기에 저장한다. 디스크램블링 코드에 의한 디스프레딩(DESPREADING)은 1 오퍼레이팅 클럭 단위로 행해지고, 코히어런트 인테그레이션은 매 오퍼레이팅 클럭마다 수행된다. 이후 넌코히어런트 인테그레이션은 256칩 마다 수행된다. 코히어런트 인테그레이션 결과를 덤프하여 출력한다.

도 11은 본 발명에 의한 에너지 산출부(60)의 구성을 도시한 것이다.

에너지 산출부(60)는 256 to 32 입력 멀티플렉서(61), FHT(Fast Hadamard Transform)(62), 16 to 32 디멀티플렉서(63), 32개의 코히어런트 인테그레이션 레지스터(64), 멀티플렉서(65), 32개의 제곱기(66), 16개의 가산기(67), 16개의 누적기(68)를 포함한다.

8개의 코릴레이터(50)로부터 I Q에 대하여 각각 16개의 결과값들, 즉 총32개씩의 출력값을 입력 멀티플렉서(61)로 입력한다. 이후 16시그네이쳐에 대한 FHT를 8개의 가설에 대하여 시리얼로 처리하고, 그 결과를 코히어런트 인테그레이션 레지스터(64)에 저장한다. 그 다음에 넌코히어런트 인테그레이션의 어큐뮬레이션을 위한 스퀘어 섬(SQUARE-SUM)을 16개의 멀티플렉서를 이용하여 8개 가설별로 시리얼하게 처리하여 최종 넌코히어런트 인테그레이션의 어큐뮬레이션 에너지를 누적기(68)에 저장한다. 8개의 가설에 대하여 시리얼 프로세싱을 하고 16개의 멀티플렉서를 이용하여 8 가설의 16 시그네이쳐에 대한 에너지를 계산한다. 최종 어큐뮬레이션된 에너지 출력은 8 가설에 대한 EVEN 및 ODD 시그네이쳐에 대한 값이 동시에 출력된다.

도 12는 본 발명에 의한 분류 및 선택부의 구성을 도시한 것이다.

분류 및 선택부(70)는 멀티플렉서(71), 분류 및 선택기(72), 멀티플렉서(73), 16개의 후보 테이블(74), 멀티플렉서(75)를 포함한다.

8개의 가설들의 같은 시그네이쳐들끼리 분류하고, 이전 후보 테이블(CANDIDATE TABLE)에 저장된 값과 비교하여 최대값을 선택하여 테이블을 업데이트한다. 선택된 최대값을 가진 시그네이쳐가 최종 검색된 값이다.

따라서 기지국에서는 검색된 시그네이쳐에 응답하는 포착 인디케이터를 단말기에 전송함으로서 통신이 개시되게 된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변형시킬 수 있음을 이해할 수 있을 것이다.

이상, 설명한 바와 같이 본 발명에서는 1 안테나의 경우에는 4096칩 가설검색을 풀로 하지 않고 2048칩 가설검색으로 1/2로 줄일 수 있고, 2 안테나의 경우에는 순환버퍼와 고정버퍼를 이용하여 1024칩 가설을 검색함으로서 4096 가설의 검색을 약 1/4로 줄일 수 있기 때문에 프리앰블 검색 코아의 설계를 간략하게 할 수 있다. 즉, 본 발명은 CDMA방식의 이동통신 시스템의 초기 신호획득과정을 수행하는 장치(정합필터)의 구현 복잡도를 크게 감소시킬 수 있는 장점이 있는 것이다.

Claims (6)

1. 액세스 슬롯 바운더리로부터 제1안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 제1버퍼에 저장하는 단계와;

   상기 액세스 슬롯 바운더리로부터 소정 시간 지연된 시점부터 제2안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 제2버퍼에 저장하는 단계와;

   상기 제1 및 제2버퍼로부터 리드된 샘플들과 스크램블 코드를 코릴레이션하여 복수의 가설들에 대해서 각각의 시그네이쳐들을 발생하는 단계와;

   상기 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 단계; 및

   상기 복수의 가설들의 같은 시그네이쳐들끼리 분류하고, 분류된 각 시그네이쳐에서 누적 에너지값이 최대값인 시그네이쳐를 선택하는 단계를 구비함을 특징으로 하는 송신신호 획득을 위한 프리앰블 서치방법.
2. 청구항 1에 있어서, 상기 제1버퍼에는 2048 칩 구간의 샘플들을 액세스 슬롯 바운더리로부터 입력하면서 순환 저장하고, 상기 제2버퍼에는 액세스 슬롯 바운더리로부터 2048 칩 떨어진 위치부터 2048 칩 구간의 샘플들을 저장함을 특징으로 하는 송신신호 획득을 위한 프리앰블 서치방법.
3. 액세스 슬롯 바운더리로부터 안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 제1버퍼에 저장하는 단계와;

   상기 제1버퍼로부터 리드된 샘플들과 스크램블 코드를 코릴레이션하여 복수의 가설들에 대해서 각각의 시그네이쳐들을 발생하는 단계와;

   상기 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 단계; 및

   상기 복수의 가설들의 같은 시그네이쳐들끼리 분류하고, 분류된 각 시그네이쳐에서 누적 에너지값이 최대값인 시그네이쳐를 선택하는 단계를 구비함을 특징으로 하는 송신신호 획득을 위한 프리앰블 서치방법.
4. 제3항에 있어서, 상기 제1버퍼에 2048 칩 구간의 샘플들을 액세스 슬롯 바운더리로부터 입력하면서 순환 저장함을 특징으로 하는 송신신호 획득을 위한 프리앰블 서치방법.
5. 액세스 슬롯 바운더리로부터 제1안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 코릴레이션 구간에 대해 순환하면서 저장하는 제1버퍼와;

   상기 액세스 슬롯 바운더리로부터 소정 시간 지연된 시점부터 제2안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 코릴레이션 구간에 대해서만 저장하는 제2버퍼와;

   상기 제1 및 제2버퍼로부터 리드된 샘플들을 복수의 가설들에 각각 대응하는 복수의 샘플패턴들로 전송하는 샘플전송부와;

   액세스 슬롯 주기로 스크램블 코드들을 발생하고 일정 간격으로 복수의 가설들에 각각 대응하는 복수의 스크램블 코드패턴들을 전송하는 스크램블 코드 전송부와;

   상기 샘플전송부와 스크램블 코드 전송부로부터 제공되는 각 가설들에 대응하는 샘플과 스크램블 코드를 코릴레이션하여 각 가설별로 각각의 시그네이쳐들을 각각 출력하는 복수의 코릴레이터들과;

   상기 복수의 코릴레이터들로부터 각각 제공되는 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 에너지 산출부; 및

   상기 복수의 가설들의 같은 시그네이쳐끼리 분류하고 같은 시그네이쳐들중 상기 산출된 에너지값이 최대인 것을 선택하는 분류 및 선택부;를 구비함을 특징으로 하는 코드분할다중액세스 방식을 채용한 이동 통신 시스템의 프리앰블 서치장치.
6. 액세스 슬롯 바운더리로부터 안테나에 대해 칩당 오버샘플링되어 입력되는 샘플들을 코릴레이션 구간에 대해 순환하면서 저장하는 제1버퍼와;

   상기 제1버퍼로부터 리드된 샘플들을 복수의 가설들에 각각 대응하는 복수의 샘플패턴들로 전송하는 샘플 전송부와;

   액세스 슬롯 주기로 스크램블 코드들을 발생하고 일정 간격으로 복수의 가설들에 각각 대응하는 복수의 스크램블 코드패턴들을 전송하는 스크램블 코드 전송부와;

   상기 샘플전송부와 스크램블 코드 전송부로부터 제공된 각 가설들에 대응하는 샘플과 스크램블 코드를 코릴레이션하여 각 가설별로 각각의 시그네이쳐들을 각각 출력하는 복수의 코릴레이터들과;

   상기 복수의 코릴레이터들로부터 각각 제공되는 복수의 가설들에 대한 각각의 시그네이쳐들에 대한 누적 에너지를 산출하는 에너지 산출부; 및

   상기 복수의 가설들의 같은 시그네이쳐끼리 분류하고 같은 시그네이쳐들중 상기 산출된 에너지값이 최대인 것을 선택 출력하는 분류 및 선택부;를 구비함을 특징으로 하는 코드분할다중액세스 방식을 채용한 이동 통신 시스템의 프리앰블 서치장치.