KR100429829B1 - Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit - Google Patents

Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit Download PDF

Info

Publication number
KR100429829B1
KR100429829B1 KR1019970020975A KR19970020975A KR100429829B1 KR 100429829 B1 KR100429829 B1 KR 100429829B1 KR 1019970020975 A KR1019970020975 A KR 1019970020975A KR 19970020975 A KR19970020975 A KR 19970020975A KR 100429829 B1 KR100429829 B1 KR 100429829B1
Authority
KR
South Korea
Prior art keywords
display panel
plasma display
switching
voltage
driving circuit
Prior art date
Application number
KR1019970020975A
Other languages
Korean (ko)
Other versions
KR19980085028A (en
Inventor
장현룡
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1019970020975A priority Critical patent/KR100429829B1/en
Publication of KR19980085028A publication Critical patent/KR19980085028A/en
Application granted granted Critical
Publication of KR100429829B1 publication Critical patent/KR100429829B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A plasma display panel driving circuit is provided to make discharge sustain signal frequency of plasma display panel fast by quickly removing charges accumulated in a bias terminal of output terminal switching element and shortening switching. CONSTITUTION: A plasma display panel driving circuit comprises a first switching unit and a second switching unit for switching signals applied to each of cells of a plasma display panel, wherein the first and second switching units are connected in serial; an output terminal driven in push-pull type by a first power unit; a second power unit for raising voltages applied to a bias terminal of the first switching unit; and a voltage control unit for distributing voltages of the second power unit, and applying voltages to the bias terminal of the first switching unit.

Description

플라즈마 표시 패널 구동 회로Plasma display panel driving circuit

본 발명은 플라즈마 표시 패널의 구동 회로에 관한 것으로, 특히 방전 유지 신호부의 출력 신호 파형이 개선되도록 한 플라즈마 표시 패널의 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit of a plasma display panel, and more particularly to a driving circuit of a plasma display panel in which an output signal waveform of a discharge sustain signal portion is improved.

인간이 사고(思考)하는 의사(意思)를 타인에게 전달하는 수단으로는 음성,문자, 영상 등이 있다. 멀티미디어시대에는 이것을 복합화하고 전기적 또는 광학적 물리량으로 변환과정을 거친 다음 원래의 정보를 재생해낸다. 이때 정보전달 수단중에서 영상 신호와 같은 시각 정보가 주류를 이룬다. 이와 같이 시각정보를 인간에게 전달시키는 인터페이스로 디스플레이가 사용되는데 현재 브라운관, 액정표시소자, 플라즈마 표시 패널 등이 있다. 특히 액정표시소자와 플라즈마 표시 패널은 액자(額字)모양의 평판 디스플레이로써 브라운관에 비해서 무게와 부피가 작기 때문에 설치하기가 용이 할 뿐만 아니라 설치 후에 차지하는 면적이 작으므로, 앞으로 가정용 및 산업용에 널리 사용될 수 있다. 플라즈마 표시 패널은 불활성 가스가 주입되어 밀폐된 공간에 두개의 전극을 설치하고 고전압을 인가하면 플라즈마 상태에서 방전이 일어나 가시광선의 빛을 방출한다. 이 플라즈마 표시 패널은 구동하는 방식에 따라 크게 DC형과 AC형으로 구분이 되는데 DC형은 가스 방전 공간에 들어 있는 전극에 DC 펄스를 인가하며, AC형은 전극에 AC 전압을 인가하는 방식에서 차이가 난다. AC형 플라즈마 표시 패널은 전극에 유전층을 입히고 2차전자방출계수가 높은 물질을 입혀 플라즈마 표시 패널의 과제인 수명문제를 해결하고 있다. 이로 인하여 DC형 보다는 AC형 플라즈마 표시 패널에 대한 전망이 밝은 편이다.There are voice, text, and video as a means of conveying to others the thoughts that humans think. In the multimedia age, this is compounded, converted into electrical or optical physical quantities, and the original information is reproduced. At this time, visual information such as a video signal is mainstream among the information transmission means. As such, a display is used as an interface for transmitting visual information to a human, and there are currently a CRT, a liquid crystal display, and a plasma display panel. In particular, the liquid crystal display device and the plasma display panel are frame-shaped flat panel displays, which are easier to install because they are smaller in weight and volume than the CRTs, and have a smaller area after installation. Can be. In the plasma display panel, when two electrodes are installed in an enclosed space in which an inert gas is injected and a high voltage is applied, a discharge occurs in a plasma state and emits visible light. The plasma display panel is classified into a DC type and an AC type according to the driving method. The DC type applies a DC pulse to an electrode in a gas discharge space, whereas the AC type applies an AC voltage to an electrode. Flies The AC type plasma display panel solves the lifespan problem of the plasma display panel by applying a dielectric layer to the electrode and a material having a high secondary electron emission coefficient. As a result, the outlook for the AC type plasma display panel is brighter than that of the DC type.

그러나, AC형 플라즈마 표시 패널은 인가하는 신호가 다소 복잡하며 구동속도가 DC형에 비하여 불리한 여건에 있다. AC형의 플라즈마 표시 패널은 벽전하를 이용하기 때문에 각 셀마다 분포 용량이 다량으로 존재하여 스위칭 속도가 느려짐에 따른 휘도 증가가 문제점으로 부각되고 있다. 예를들면, 미국특허 5,420,620의 fig.7 과 fig.52와 같이 AC형 플라즈마 디스플레이 구동은 전화면에 대해서 초기화, 표시 데이터 스캔, 방전 유지의 3단계를 거치게 된다. 초기화와 표시 데이터 스캔은 대체로 짧은 시간에 이루어지나 방전유지기간은 표시전화면(標示全畵面)을 대상으로 하기 때문에 분포용량은 수직으로 존재하게 되며 표시 셀의 수에 비례하게 된다. 따라서 유기기간의 구동 주파수를 증가시키는데 한계가 있고 결과적으로 표시 영상의 휘도가 낮아진다. 이를 방지하기 위하여 각 셀의 분포용량을 줄이는데 한계가 있으므로, 구동주파수를 증가시키기 위해서는 구동회로의 저항 성분을 최소로 하면 된다. 구동주파수는 저항과 커패시터의 곱에 비례하기 때문이다. 결론적으로, 구동 주파수를 증가시키기 위해서는 출력 임피던스가 낮은 방전 유지 구동 회로가 필요하게 된다. 출력임피던스가 낮은 구동회로는 플라즈마 표시 패널의 각 표시셀이 모두 방전되어 전류가 흘러도 전압 강하는 거의 발생되지 않아야 한다. 이렇게 대전류 고속 스위칭 구동회로는 미국특허 제 5,420,602호의 제38도에 제안된 바 있는데, 도 1에 도시된 바와 같이, 쌍보형 MOS 전계효과트랜지스터 (complementary MOS FET)를 직렬로 연결한 푸시풀형으로 설계되어 있다. 이 푸시풀형 구동 회로는 제1전계효과트랜지스터(Tr1)가 턴-온(turn ON)되면 제2전계효과트랜지스터(Tr2)는 턴-오프(turn OFF)되면서, 플라즈마 표시 패널의 각 셀에 전압이 인가된다. 그리고 방전 유지 구동회로의 출력 임피던스는 제1전계효과트랜지스터 (Tr1)의 드레인과 소오스간의 저항이 된다. 통상 수Ω정도이다. 이렇게 수㎲동안 표시 셀에 전압을 인가하고 다음 동작으로 표시셀에 전압의 극성을 바꾸기 위하여 제1트랜지스터(Tr1)가 턴-오프되고 제2전계효과트랜지스터(Tr2)를 턴-온된다. 전단계에서 벽전하에 축적되어 있던 전하는 제2전계효과트랜지스터(Tr2)를 통하여 방전한다. 제2트랜지스터(Tr2)가 턴-온(turn ON)될때 제1전계효과트랜지스터(Tr1)는 순간적으로 턴-오프되어야하지만, 도 2에 도시된 바와 같이, 수㎲동안 턴-온(ton) 상태를 유지하다가 과도응답기간(ttr)을 거쳐 서서히 턴-오프(toff)된다. 만일 제1전계효과트랜지스터(Tr1)가 완전히 턴-오프되지 않은 상태에서 제2전계효과트랜지스터 (Tr2)가 턴-온되면 전원쪽에서 볼때 단락상태가 되어 불필요한 전력소모가 발생하게 되고, 이 불필요한 전력소모를 최소화하기 위해서는 방전셀에 축적되어 있던 전하를 방전시킬때 제1전계효과트랜지스터가 턴-오프된 후 수 μsec 지난 다음 제2전계과트랜지스터(Tr2)가 턴-온되어야 하므로 방전유지신호의 주파수는 제한된다. 따라서 플라즈마 표시 패널의 방전 유지 신호 주파수를 일정수준 이상으로 높일 수가 없으므로 휘도 개선에는 한계가 있다.However, the AC type plasma display panel has a rather complicated signal, and the driving speed is disadvantageous compared to the DC type. Since the AC type plasma display panel uses wall charges, a large amount of distribution capacity exists in each cell, and thus, an increase in luminance due to a slow switching speed is a problem. For example, as shown in Fig. 7 and Fig. 52 of US Pat. Nos. 5,420 and 620, driving of an AC plasma display is performed in three stages of initialization, display data scan, and discharge maintenance for the full screen. Initialization and display data scan are generally performed in a short time, but since the discharge sustain period is targeted for the entire display screen, the distribution capacity is vertical and proportional to the number of display cells. Therefore, there is a limit to increasing the driving frequency of the induction period, and as a result, the luminance of the display image is lowered. In order to prevent this, there is a limit in reducing the distribution capacity of each cell, so to increase the driving frequency, the resistance component of the driving circuit may be minimized. This is because the driving frequency is proportional to the product of the resistance and the capacitor. In conclusion, in order to increase the driving frequency, a discharge sustain driving circuit having a low output impedance is required. In the driving circuit with low output impedance, almost no voltage drop occurs even when current flows because each display cell of the plasma display panel is discharged. The high current high speed switching driving circuit has been proposed in FIG. 38 of U.S. Patent No. 5,420,602. As shown in FIG. 1, it is designed as a push-pull type in which a paired MOS field effect transistor is connected in series. have. In the push-pull driving circuit, when the first field effect transistor Tr1 is turned on, the second field effect transistor Tr2 is turned off, and a voltage is applied to each cell of the plasma display panel. Is approved. The output impedance of the discharge sustain driving circuit becomes a resistance between the drain and the source of the first field effect transistor Tr1. Usually about several orders of magnitude. The voltage is applied to the display cell for several seconds and the first transistor Tr1 is turned off and the second field effect transistor Tr2 is turned on in order to change the polarity of the voltage to the display cell in the next operation. Charges accumulated in the wall charges in the previous stage are discharged through the second field effect transistor Tr2. A second transistor (Tr2) is turned on (turn ON) when the first field effect transistor (Tr1) is momentarily turned to-be off, but the turn-over number ㎲, as shown in Fig. 2-on (t on) It is turned oFF (t off) - the transient response period (t tr) gradually turned through while holding state. If the second field effect transistor Tr2 is turned on while the first field effect transistor Tr1 is not completely turned off, it becomes a short-circuit when viewed from the power supply, and unnecessary power consumption occurs. To minimize the frequency, the frequency of the discharge sustain signal is limited because the second field and transistor Tr2 must be turned on several μsec after the first field effect transistor is turned off when discharging the charge accumulated in the discharge cell. do. Therefore, since the discharge sustain signal frequency of the plasma display panel cannot be increased above a certain level, there is a limit in improving luminance.

본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 스위칭시 푸쉬풀 형태의 출력단 스위칭 소자의 바이어스 단자에 축적된 전하를 빠르게 제거하여 스위칭을 단축시켜 플라즈마 표시 패널의 방전 유지 신호 주파수를 높일 수 있는 플라즈마 표시 패널의 구동 회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to improve the above problems, and when switching, it is possible to shorten the switching by shortening the switching by removing the charge accumulated in the bias terminal of the output terminal switching element of the push-pull type to increase the discharge sustain signal frequency of the plasma display panel It is an object of the present invention to provide a driving circuit of a plasma display panel.

도 1은 종래의 플라즈마 표시 패널 구동 회로의 방전 유지 신호부의 회로도,1 is a circuit diagram of a discharge sustain signal portion of a conventional plasma display panel drive circuit;

도 2는 도 1의 회로에서의 입력 신호 및 출력 신호의 파형도,2 is a waveform diagram of an input signal and an output signal in the circuit of FIG. 1;

도 3은 본 발명에 따른 플라즈마 표시 패널 구동 회로의 방전 유지 신호부의 회로도,3 is a circuit diagram of a discharge sustain signal portion of a plasma display panel drive circuit according to the present invention;

그리고 도 4는 도 3의 회로에서의 입력 신호 및 출력 신호의 파형도이다.4 is a waveform diagram of an input signal and an output signal in the circuit of FIG. 3.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100. 푸쉬풀형 구동부 200. 바이어스 전압 제어부100. Push-pull drive unit 200. Bias voltage control unit

201. 신호 레벨 변환부 202. 푸쉬풀형 바이어스 전압 구동부201. Signal level converter 202. Push-pull bias voltage driver

203. 추가 바이어스 전압 증가용 전압원203. Voltage source for increasing additional bias voltage

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 플라즈마 표시 패널의 구동 회로는, 플라즈마 표시 패널의 각 셀에 인가되는 신호를 스위칭하기 위한 제1스위칭 수단 및 제2스위칭 수단이 직렬로 접속되어 제1전원에 의해 푸쉬풀 형태로구동되는 출력단을 갖는 플라즈마 표시 패널의 구동 회로에 있어서, 상기 제1스위칭 수단의 바이어스 단자에 인가되는 전압을 높이기 위한 제2전원; 및 상기 제2전원의 전압을 배분하여 상기 제1스위칭 수단의 바이어스 단자에 인가하기 위한 전압 제어 수단;을 구비한 것을 특징으로 한다.In order to achieve the above object, in the driving circuit of the plasma display panel according to the present invention, a first switching means and a second switching means for switching a signal applied to each cell of the plasma display panel are connected in series to form a first circuit. A driving circuit of a plasma display panel having an output terminal driven in a push-pull form by a power supply, comprising: a second power supply for increasing a voltage applied to a bias terminal of the first switching means; And voltage control means for distributing the voltage of the second power supply and applying the voltage to the bias terminal of the first switching means.

본 발명에 있어서, 상기 제1스위칭 수단 및 제2스위칭 수단은 쌍보형의 전계효과트랜지스터로 이루어지고, 상기 제2전원은 적어도 두 개의 전원으로 이루어지되 그 직렬 접속점이 상기 제1전원과 접속되며, 상기 전압 제어 수단은, 상기 두 개의 제2전원을 각각 증폭하여 상기 제1스위칭 수단의 바이어스 단자에 인가하기 위하여 푸쉬플 형태로 동작하도록 서로 직렬로 접속된 제1트랜지스터 및 제2트랜지스터; 및 상기 제1 및 제2트랜지스터의 베이스 단자에 다른 레벨의 바이어스 신호전압을 변환하여 인가하기 위한 신호 변환 수단;을 구비한 것이 바람직하며,In the present invention, the first switching means and the second switching means is composed of a bipolar field effect transistor, the second power source is composed of at least two power sources, the series connection point is connected to the first power source, The voltage control means includes: a first transistor and a second transistor connected in series with each other to operate in a push-pull form to amplify the two second power supplies and apply them to a bias terminal of the first switching means, respectively; And signal conversion means for converting and applying bias signal voltages having different levels to the base terminals of the first and second transistors.

또한, 상기 제1 및 제2트랜지스터는 서로 쌍보형이고, 상기 신호 변환 수단은 포토 커플러 및 저항기를 직렬로 연결하여 형성된 것이 바람직하다.The first and second transistors are paired with each other, and the signal conversion means is formed by connecting a photo coupler and a resistor in series.

이하 도면을 참조하면서 본 발명에 따른 플라즈마 표시 패널 구동 회로를 상세하게 설명한다.Hereinafter, a plasma display panel driving circuit according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 플라즈마 표시 패널 구동 회로의 방전 유지 신호부의 회로도이다. 도시된 바와 같이, 본 발명에 따른 플라즈마 표시 패널 구동 회로는 쌍보형(complementary) MOS FET가 직렬로 연결된 푸쉬풀(PUSH-PULL)형 구동부(100) 및 이 푸쉬풀형 구동부(100)의 FET의 게이트 전압을 제어하기 위한 게이트 전압 제어부(200)를 구비한다. 푸쉬풀형 구동부(100)는 앞에서 설명한 바와 같이 쌍보형MOS 전계효과트랜지스터(complementary MOS FET)를 푸시풀형으로 구동할 수 있도록 제1MOS FET(Tr1) 및 제2MOS FET(Tr2)가 직렬로 연결된다. 이 제1 및 제2MOS FET의 직렬 연결 접속점(Tp2)과 접지(GND) 사이에 플라즈마 표시 패널의 각 셀들이 연결되어 구동된다. 도면에는 플라즈마 표시 패널의 각 셀들에서 벽전하에 의한 분포 용량(C1) 및 방전 공간에 의한 분포 용량(C2)이 표시되어 있다. 그리고, 게이트 전압 제어부(200)는 본 발명의 특징부로서 제1트랜지스터(Tr1)의 게이트(Ga)에 인가되는 스위칭 제어 전압을 제어하는데, 포토 커플러(Ph) 및 제1저항기(R1)가 직렬로 접속된 게이트 신호 전달부(201), 상기 신호 전달부(201)의 포토 커플러(Ph) 및 제1저항기(R1)의 접속점(Tp1)이 각각의 베이스에 접속되어 푸쉬풀 형태로 온-오프 되도록 쌍보형의 제1트랜지스터(Tr3) 및 제2트랜지스터(Tr4)와 바이어스 전압 보정용 제2 및 제3저항기(R2, R3)가 직렬 접속된 바이어스 구동부(202), 그리고 이 바이어스 구동부(202)에 구동 전압(승압용 전압)이 되는 제1전압원(Va) 및 제2전압원 (Vb)을 구비하여 이루어진다.3 is a circuit diagram of a discharge sustain signal portion of a plasma display panel drive circuit according to the present invention. As shown, the plasma display panel driving circuit according to the present invention includes a push-pull driver 100 in which a complementary MOS FET is connected in series, and a gate of the FET of the push-pull driver 100. A gate voltage controller 200 for controlling the voltage is provided. As described above, in the push-pull driver 100, the first MOS FET Tr1 and the second MOS FET Tr2 are connected in series to drive the complementary MOS field effect transistor in a push-pull type. Each cell of the plasma display panel is connected and driven between the series connection point Tp2 and the ground GND of the first and second MOS FETs. In the drawing, the distribution capacitance C 1 due to wall charge and the distribution capacitance C 2 due to the discharge space are displayed in each cell of the plasma display panel. In addition, the gate voltage controller 200 controls a switching control voltage applied to the gate Ga of the first transistor Tr1 as a feature of the present invention, wherein the photo coupler Ph and the first resistor R1 are connected in series. The gate signal transmission unit 201 connected to the circuit board, the photo coupler Ph of the signal transmission unit 201, and the connection point Tp1 of the first resistor R1 are connected to the respective bases, and are on-off in a push-pull form. A bias driver 202 in which the first transistor Tr3 and the second transistor Tr4 of the complementary type and the second and third resistors R 2 and R 3 for bias voltage correction are connected in series, and the bias driver 202 ) Is provided with a first voltage source Va and a second voltage source Vb serving as a driving voltage (voltage for boosting).

상기와 같이 구성된 플라즈마 표시 패널 구동 회로는 다음과 같이 동작한다.The plasma display panel driving circuit configured as described above operates as follows.

도 3에 도시된 바와 같이, 제1MOS FET(Tr1)가 턴-온되는 과정은 다음과 같다. 먼저 포토커플러(Ph)의 제1입력신호단자(G1)의 전압이 도 4에 도시된 바와 같이 로우(Low) 상태이면 포토커플러(Ph)에 들어있는 발광다이오드(LED)는 발광하지 않는다. 이 때 제2MOS FET(Tr2)의 제2입력신호단자(G2)의 전압은 로우(Low) 상태를 유지하고 있어 제2MOS FET(Tr2)는 턴-오프(turn Off) 상태이다. 게이트 신호 전달부(201)의 출력단자(Tp1)는 접지(GND1)에 대해서 하이(high) 상태이다. 이 하이 상태의 전압 신호는 제1합성 전압(HV+Vb)이 제1저항기(R1)을 통과하면서 적절하게 전압 강하된 전압이다. 이 하이 상태의 전압은 게이트 신호 전달부(201)의 출력단 (Tp1)과 각각 공통으로 접속된 NPN형의 제1트랜스터(Tr3)와 PNP형의 제2트랜스터 (Tr4)의 베이스에 입력되므로, NPN형의 제2트란지스터(Tr4)가 턴-온된다. 따라서, 제2합성전압(HV-Va)은 제3저항기(R3)를 통하여 제1MOS FET(Tr1)의 게이트(Ga)에 입력된다. 제1MOS FET(Tr1)는 P채널 전계효과트랜스터이므로 턴-온(ton)된다. 따라서 플라즈마 표시 패널 구동 회로의 출력단(Tp2)은 HV전위로 된다.As shown in FIG. 3, the process of turning on the first MOS FET Tr1 is as follows. First, when the voltage of the first input signal terminal G1 of the photocoupler Ph is low as shown in FIG. 4, the light emitting diode LED of the photocoupler Ph does not emit light. At this time, the voltage of the second input signal terminal G2 of the second MOS FET Tr2 is kept low, and the second MOS FET Tr2 is turned off. The output terminal Tp1 of the gate signal transmitter 201 is high with respect to the ground GND1. The voltage signal in this high state is a voltage at which the first synthesis voltage HV + Vb is properly dropped while passing through the first resistor R1. The high voltage is input to the base of the first transistor Tr3 of the NPN type and the second transistor Tr4 of the PNP type, which are commonly connected to the output terminal Tp1 of the gate signal transmission unit 201, respectively. NPN type second transistor Tr4 is turned on. Therefore, the second synthesis voltage HV-Va is input to the gate Ga of the first MOS FET Tr1 through the third resistor R3. The 1MOS FET (Tr1) is because trans-emitter P-channel field effect may be turned-on (t on). Therefore, the output terminal Tp2 of the plasma display panel driving circuit becomes the HV potential.

한편, 제1MOS FET(Tr1)가 턴-오프되는 과정은 다음과 같다.Meanwhile, a process of turning off the first MOS FET Tr1 is as follows.

상기 제1MOS FET(Tr1)의 턴-온(ton) 상태가 일정시간 지나서 포토커플러(Ph)의 제1입력신호단자(G1)의 전압이 로우(Low) 상태에서 하이(high) 상태가 되면, 포토커플러에 내장된 발광다이오드(LED)가 발광하므로 게이트 신호 전달부(201)의 출력단자(Tp1)은 로우(low) 상태가 된다. 이 로우 상태의 전압은 제2합성전압(HV-Va)이 포토커플러가 턴-온 상태가 되면서 형성된 전압이다. 이 로우 상태의 전압은 제1트랜지스터(Tr3)을 턴-온시키고 제2트랜지스터(Tr4)는 턴-오프시킨다. 따라서, 제1합성 전압(HV+Vb)이 제2저항기(R2)를 통과하여 형성된 하이 상태의 전압이 제1MOS FET(Tr1)의 게이트(Ga)에 입력된다. 따라서 PNP형의 제1MOS FET(Tr1)는 턴-오프(toff)된다. 이 때, 게이트(Ga)의 전위가 HV 보다 높게(HV+Va 보다 약간 낮은 전압)되므로 제1MOS FET(Tr1)의 게이터(Ga)에 남아있던 (-)전하는 매우 빠른 속도로강제 방전을 행하고 제1MOS FET(Tr1)의 드레인과 소오스간에 채널을 형성하고 있던 (+)전하는 게이트에 새로 충전된 (+)전하로 인하여 매우 빠른 속도로 확산되어 채널은 급격히 소멸된다. 즉, 제1MOS FET(Tr1)의 게이트(Ga)에 인가되는 스위칭 전압을 종래의 HV 보다 높은 전압(HV+Vb에 의해 형성된 전압)이 인가되게 하여 제1MOS FET(Tr1)이 온 상태에서 오프되는 기간을 짧게하여 줌으로써, 즉 도 4에 도시된 바와 같이 과도응답기간(ttr)이 짧아져 푸시풀 형태의 두 전계효과트랜스터가 동시에 온(ON)되는 시간을 짧게한다. 여기서, 제2입력 신호 단자(G2)의 신호는 제1입력 신호 단자(G1)가 로우 상태가 됨과 동시에 하이 신호를 내어 NPN형의 전계효과 트랜지스터(Tr2)를 턴-온되게 하여 푸쉬풀로 동작한다. 따라서, 플라즈마 표시 패널의 각 셀들에 충전되어 있는 벽전하를 제2MOS FET(Tr2)로 방전시킨다. 이렇게 하여 푸시풀 형태의 제1MOS FET(Tr1)과 제2MOS FET(Tr2)의 크로스토크(cross talk)를 줄이게 되어 구동주파수를 늘릴 수 있다.When the turn-on (t on ) state of the first MOS FET Tr1 passes for a predetermined time, the voltage of the first input signal terminal G1 of the photocoupler Ph becomes high from low state to high state. Since the light emitting diode (LED) embedded in the photocoupler emits light, the output terminal Tp1 of the gate signal transmission unit 201 is in a low state. The low voltage is a voltage formed when the second composite voltage HV-Va is turned on. The low voltage turns on the first transistor Tr3 and turns off the second transistor Tr4. Therefore, the high state voltage formed by the first synthesis voltage HV + Vb passing through the second resistor R2 is input to the gate Ga of the first MOS FET Tr1. Accordingly, the first MOS FET Tr1 of the PNP type is turned off (t off ). At this time, since the potential of the gate Ga is higher than HV (a voltage slightly lower than HV + Va), the negative charge remaining in the gate Ga of the first MOS FET Tr1 is forcibly discharged at a very high speed. The positive charge, which has formed a channel between the drain and the source of the 1MOS FET Tr1, diffuses at a very high rate due to the newly charged positive charge in the gate, and the channel is rapidly extinguished. That is, the switching voltage applied to the gate Ga of the first MOS FET Tr1 is applied to a voltage higher than the conventional HV (voltage formed by HV + Vb), so that the first MOS FET Tr1 is turned off in the on state. By shortening the period, that is, as shown in Fig. 4, the transient response period t tr is shortened, thereby shortening the time that the two field effect transformers of the push-pull type are simultaneously turned on. Here, the signal of the second input signal terminal G2 is operated as a push-pull by turning on the NPN type field effect transistor Tr2 while outputting a high signal while the first input signal terminal G1 becomes low. do. Therefore, the wall charges charged in the cells of the plasma display panel are discharged to the second MOS FET Tr2. In this way, cross talk between the push-type first MOS FET Tr1 and the second MOS FET Tr2 may be reduced to increase the driving frequency.

이상 설명한 바와 같이, 본 발명에 따른 플라즈마 표시 패널 구동 회로는 푸쉬풀 형태의 두 MOS FET 중 제1MOS FET의 게이트에 인가되는 바이어스 전압을 높게하여 스위칭 속도를 빨라지게 함으로써 플라즈마 표시 패널의 방전유지신호의 주파수를 빠르게 할 수 있으므로 휘도 개선이 가능하다. 또한 AC구동방식에서 필수적인 초기화 과정이 있는데 1회의 초기화에 대해 보다 많은 방전유지신호갯수가 증가하여 콘트라스트비가 증가한다. 스위칭속도가 빠를경우 두개의 스위칭 소자를 쌍보형을 채택함으로써 크로스토크가 줄어들어 무효소비전력도 줄어들게 된다.As described above, the plasma display panel driving circuit according to the present invention increases the bias voltage applied to the gate of the first MOS FET among the two push-pull MOS FETs to increase the switching speed, thereby reducing the discharge sustain signal of the plasma display panel. The faster the frequency, the better the brightness. In addition, there is an initialization process that is essential in the AC driving method, and the number of discharge sustain signals increases for one initialization, which increases the contrast ratio. When the switching speed is high, the crosstalk is reduced by adopting the two complementary switching elements, thereby reducing the reactive power consumption.

Claims (6)

플라즈마 표시 패널의 각 셀에 인가되는 신호를 스위칭하기 위한 제1스위칭 수단 및 제2스위칭 수단이 직렬로 접속되어 제1전원에 의해 푸쉬풀 형태로 구동되는 출력단을 갖는 플라즈마 표시 패널의 구동 회로에 있어서,In a driving circuit of a plasma display panel having a first switching means for switching a signal applied to each cell of the plasma display panel and the second switching means connected in series and having an output terminal driven in a push-pull form by a first power source. , 상기 제1스위칭 수단의 바이어스 단자에 인가되는 전압을 높이기 위한 제2전원; 및A second power supply for increasing the voltage applied to the bias terminal of the first switching means; And 상기 제2전원의 전압을 적절하게 배분하여 상기 제1스위칭 수단의 바이어스 단자에 인가하기 위한 전압 제어 수단;을Voltage control means for appropriately distributing the voltage of the second power supply and applying the voltage to the bias terminal of the first switching means; 구비한 것을 특징으로 하는 플라즈마 표시 패널의 구동 회로.And a plasma display panel drive circuit. 제1항에 있어서,The method of claim 1, 상기 제1스위칭 수단 및 제2스위칭 수단은 쌍보형의 전계효과트랜지스터로 이루어진 것을 특징으로 하는 플라즈마 표시 패널의 구동 회로.And said first switching means and said second switching means comprise a complementary field effect transistor. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제2전원은 적어도 두 개의 전원으로 이루어지되 그 직렬 접속점이 상기 제1전원과 접속된 것을 특징으로 하는 플라즈마 표시 패널의 구동 회로.And the second power source is composed of at least two power sources, and a series connection point thereof is connected to the first power source. 제3항에 있어서,The method of claim 3, 상기 전압 제어 수단은, 상기 두 개의 제2전원을 각각 증폭하여 상기 제1스위칭 수단의 바이어스 단자에 인가하기 위하여 푸쉬플 형태로 동작하도록 서로 직렬로 접속된 제1트랜지스터 및 제2트랜지스터; 및The voltage control means includes: a first transistor and a second transistor connected in series with each other to operate in a push-pull form to amplify the two second power supplies and apply them to a bias terminal of the first switching means, respectively; And 상기 제1 및 제2트랜지스터의 베이스 단자에 다른 레벨의 바이어스 신호전압을 변환하여 인가하기 위한 신호 변환 수단;을Signal conversion means for converting and applying a bias signal voltage having a different level to the base terminals of the first and second transistors; 구비한 것을 특징으로 하는 플라즈마 표시 패널의 구동 회로.And a plasma display panel drive circuit. 제4항에 있어서,The method of claim 4, wherein 상기 제1 및 제2트랜지스터는 서로 쌍보형인 것을 특징으로 하는 플라즈마 표시 패널의 구동 회로.And the first and second transistors are paired with each other. 제4항에 있어서,The method of claim 4, wherein 상기 신호 변환 수단은 포토 커플러 및 저항기를 직렬로 연결하여 형성된 것을 특징으로 하는 플라즈마 표시 패널의 구동 회로.And the signal converting means is formed by connecting a photo coupler and a resistor in series.
KR1019970020975A 1997-05-27 1997-05-27 Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit KR100429829B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970020975A KR100429829B1 (en) 1997-05-27 1997-05-27 Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020975A KR100429829B1 (en) 1997-05-27 1997-05-27 Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit

Publications (2)

Publication Number Publication Date
KR19980085028A KR19980085028A (en) 1998-12-05
KR100429829B1 true KR100429829B1 (en) 2004-07-12

Family

ID=37335265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020975A KR100429829B1 (en) 1997-05-27 1997-05-27 Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit

Country Status (1)

Country Link
KR (1) KR100429829B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008703A (en) * 1991-10-02 1993-05-21 세끼모또 타다히로 Driving circuit and driving method for display device
JPH05265396A (en) * 1992-03-19 1993-10-15 Fujitsu Ltd Driver for alternating current driving type plasma display panel
JPH0997034A (en) * 1995-10-02 1997-04-08 Fujitsu Ltd Ac type plasma display device and its drive circuit
KR19980039369A (en) * 1996-11-27 1998-08-17 김광호 Power-Off Discharge Circuit of LCD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008703A (en) * 1991-10-02 1993-05-21 세끼모또 타다히로 Driving circuit and driving method for display device
JPH05265396A (en) * 1992-03-19 1993-10-15 Fujitsu Ltd Driver for alternating current driving type plasma display panel
JPH0997034A (en) * 1995-10-02 1997-04-08 Fujitsu Ltd Ac type plasma display device and its drive circuit
KR19980039369A (en) * 1996-11-27 1998-08-17 김광호 Power-Off Discharge Circuit of LCD

Also Published As

Publication number Publication date
KR19980085028A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US6724151B2 (en) Apparatus and method of driving electro luminescence panel
CN109697960B (en) Pixel driving circuit, driving method and display panel
KR100432173B1 (en) Organic EL display device and method for driving the same
US7310078B2 (en) Pixel and organic light emitting display using the same
US20030006713A1 (en) Circuit and method for driving display of current driven type
US20020122016A1 (en) Method and device for driving plasma display panel
CN109686318B (en) Pixel driving circuit and driving method
US20070285363A1 (en) Liquid crystal display device and method for driving the same
US20050007361A1 (en) Current-driven active matrix display panel for improved pixel programming
US11348519B2 (en) Display device displaying frames at different driving frequencies utilizing first and second gamma voltage generators and a gap controller
US7109966B2 (en) Display element drive circuit and display device
CN112470210A (en) Clock and voltage generating circuit and display device including the same
US20060007070A1 (en) Driving circuit and driving method for electroluminescent display
CN115410530B (en) Pixel compensation circuit, driving method and display panel
KR100429829B1 (en) Plasma display panel driving circuit including voltage control unit for distributing voltages of second power unit and applying voltages to bias terminal of first switching unit
JP2007171925A (en) Light-emitting device and method of driving the same
US6882330B2 (en) Field emission displaying device and driving method thereof
CN115035855A (en) Voltage compensation circuit, voltage compensation driving method and display device
US20080309594A1 (en) Control of an electroluminescent display
KR20030057965A (en) Method and apparatus of driving electro luminescence panel
KR100697269B1 (en) Fast discharge circuit for liquid crystal display
KR100736574B1 (en) Light emitting device and method of driving the same
KR101072757B1 (en) Driving Circuit of Passive Matrix Organic Electroluminescent Display Device
CN115294928B (en) Shadow elimination circuit, line driving circuit and display screen
CN114220393B (en) display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee