KR100428770B1 - An apparatus and method for controlling an interworking between the frame relay network and asynchronous transfer mode network - Google Patents
An apparatus and method for controlling an interworking between the frame relay network and asynchronous transfer mode network Download PDFInfo
- Publication number
- KR100428770B1 KR100428770B1 KR10-2002-0011665A KR20020011665A KR100428770B1 KR 100428770 B1 KR100428770 B1 KR 100428770B1 KR 20020011665 A KR20020011665 A KR 20020011665A KR 100428770 B1 KR100428770 B1 KR 100428770B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame relay
- transmission mode
- asynchronous transmission
- network
- utopia
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
- H04L2012/567—Frame Relay over ATM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 슬레이브 유토피아에서 마스터 유토피아로의 데이터전송시 슬레이브 유토피아의 비정상상태로의 진입을 방지하도록 한 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치 및 방법에 관한 것으로, 대국과의 비동기식 전송모드 인터페이스를 행하는 유토피아 버스의 활성화/비활성화 상태를 감지하여 상기 유토피아 버스의 비활성화 상태가 감지되면 비동기식 전송모드 제어기를 내장한 CPU로의 수신 셀 유효신호 전송을 차단하고, 상기 유토피아 버스의 활성화 상태가 감지되면 프레임 릴레이 데이터를 비동기식 전송모드 셀로 변환하여 상기 유토피아 버스를 통한 대국으로의 전송을 행함으로써, 유토피아 버스가 비활성화상태이면 큐 또는 버퍼에 데이터가 쌓이지 않게 하여 유토피아 버스가 활성화되었을 때 데이터가 한꺼번에 나가면서 발생되는 슬레이브 유토피아의 비지 상태 또는 언더 런 등과 같은 비정상상태로의 진입을 방지하게 된다.The present invention relates to an apparatus and method for interworking control between a frame relay network and an asynchronous transmission mode network for preventing the slave utopia from entering an abnormal state during data transmission from the slave utopia to the master utopia. Detects the activation / deactivation state of the Utopia bus, which detects the deactivation state of the Utopia bus, and blocks transmission of the received cell valid signal to the CPU with the asynchronous transmission mode controller. When the activation state of the Utopia bus is detected, the frame relay is detected. By converting the data into an asynchronous transfer mode cell and transmitting to the power station through the utopia bus, if the utopia bus is inactive, no data accumulates in the queue or buffer so that the data is all at once when the utopia bus is activated. The entry into the abnormal state, such as going busy state or under-run of the slave Utopia generated is prevented.
Description
본 발명은 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치 및 방법에 관한 것으로, 보다 상세하게는 프레임 릴레이망과 비동기식 전송모드간의 연동시 유토피아 버스의 상태에 따라 데이터의 송신이 적절하게 행해지도록 한 제어장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for interworking control between a frame relay network and an asynchronous transmission mode network, and more particularly, to properly transmit data according to the state of a utopia bus when interworking between a frame relay network and an asynchronous transmission mode. A control apparatus and method are provided.
일반적으로, 비동기식 전송모드(ATM; Asynchronous Transfer Mode) 방식은 임의의 크기를 갖는 메시지를 53바이트의 크기를 갖는 복수개의 ATM 셀로 분할한 후 전송매체를 통해 전송하는 통신 방식으로서, 고속 광대역 통신(B-ISDN)에 적합하다. 특히, 컴퓨터 네트워크 분야에서 FDDI(Fiber Distributed Data Interface)를 대체할 차세대 통신기술로 각광받고 있다.In general, the Asynchronous Transfer Mode (ATM) method is a communication method in which a message having an arbitrary size is divided into a plurality of ATM cells having a size of 53 bytes and then transmitted through a transmission medium. -ISDN). In particular, the field of computer networks has been spotlighted as a next-generation communication technology to replace the FDDI (Fiber Distributed Data Interface).
이와 같이, ATM기반의 초고속 정보통신망이 본격적으로 구축되어감에 따라 통신망에 대한 기술적, 경제적 및 단계적인 진화전략에 의해 기존의 PSTN(Public Switched Telephone Network), PSDN(Packet Switching Data Network), 프레임 릴레이(Frame Relay) 등의 망들을 ATM망과 연동시키고, 기존 서비스들을 통합하여 제공하는 문제는 매우 중요한 문제로 부각되고 있다.As the ATM-based high-speed information communication network is established in earnest, the existing public switched telephone network (PSTN), packet switching data network (PSDN), and frame relay are developed according to the technological, economical and phased evolutionary strategies for the communication network. The problem of integrating (Relay Relay) networks with ATM networks and integrating existing services has emerged as a very important issue.
최근에는 프레임 릴레이망과 ATM망이 혼재하는 구조하에서 모든 사용자에게 원하는 서비스를 제공하기 위해 두 망을 연동시키는 연동장치를 망 내부에 설치하여 프레임 릴레이 사용자와 ATM사용자간의 연결 또는 ATM망을 이용한 프레임 릴레이 사용자와 프레임 릴레이 사용자간의 연결을 지원한다.Recently, in order to provide a desired service to all users in a structure where a frame relay network and an ATM network are mixed, an interlocking device interworking between two networks is installed in a network to connect a frame relay user and an ATM user or a frame relay using an ATM network. It supports the connection between users and frame relay users.
이러한 종래의 프레임 릴레이망과 ATM망간의 연동장치는, 프레임 릴레이 데이터를 ATM 셀로 변환시키기 위해서 또는 ATM 셀을 프레임 릴레이 데이터로 변환시키기 위해서 서비스 타입에 따라 헤더 변환과정을 수행한다.Such a conventional interworking device between a frame relay network and an ATM network performs a header conversion process according to a service type in order to convert frame relay data into an ATM cell or to convert an ATM cell into frame relay data.
즉, 프레임 릴레이 데이터가 연동장치내의 CPU를 거쳐 ATM 셀로 변환되기 위해서는 CPU내부에 ATM제어기 또는 외부 ATM 칩을 사용해서 프레임 릴레이 데이터를 ATM 셀로 변환시킨다. 이 과정에서 ATM 셀이 외부와 인터페이스를 하기 위해서 물리적인 칩이 필요하고, ATM 제어기와 물리적인 칩 사이에는 유토피아(UTOPIA; Universal Test and Operation PHY Interface for ATM) 버스를 사용한다.That is, in order to convert the frame relay data into the ATM cell via the CPU in the interlocking apparatus, the frame relay data is converted into the ATM cell using an ATM controller or an external ATM chip inside the CPU. In this process, an ATM cell needs a physical chip to interface with the outside, and a universal test and operation PHY interface for ATM (UTOPIA) bus is used between the ATM controller and the physical chip.
프레임 릴레이 데이터에서 ATM 셀로 또는 ATM 셀에서 프레임 릴레이 데이터로 변환하기 위한 프레임 릴레이/ATM 연동장치에서는 CPU내의 ATM 제어기를 슬레이브 유토피아(slave utopia)로 사용하고, 대국과 ATM인터페이스를 해야 할 칩을 마스터 유토피아(master utopia)로 사용하며, 그 슬레이브 유토피아와 마스터 유토피아간에는 레벨 2의 유토피아 버스를 사용한다.In frame relay / ATM interworking device for converting frame relay data to ATM cell or ATM cell to frame relay data, ATM controller in CPU is used as slave utopia and chip to master ATM interface with superpower is master utopia. It is used as a master utopia and uses a level 2 utopia bus between its slave utopia and the master utopia.
이와 같은 구성에 의하면, 도 1에 도시된 바와 같이 프레임 릴레이망으로부터의 프레임 릴레이 데이터를 연동장치에서 수신하게 되면(단계 S10) 프레임 릴레이/ATM의 서비스 타입에 따라 정합(단계 S12)을 한 후에 데이터를 CPU의 ATM 제어기(슬레이브 유토피아)에게로 송신한다(단계 S14). 이어, 그 ATM 제어기는 유토피아 버스를 통해 마스터 유토피아인 ATM 칩에게로 ATM 셀을 전송한다(단계 S16). 이때 그 유토피아 버스의 상태를 전혀 체크하지 않는다. 그 ATM 셀을 수신한 그 마스터 유토피아에서는 수신된 ATM 셀을 대국으로 송신한다(단계 S18).According to this configuration, as shown in FIG. 1, when receiving the frame relay data from the frame relay network in the companion device (step S10), the data is matched (step S12) after matching according to the service type of the frame relay / ATM. Is sent to the ATM controller (slave utopia) of the CPU (step S14). The ATM controller then transmits the ATM cell to the ATM chip, which is the master utopia, via the utopia bus (step S16). At this time, the state of the Utopia bus is not checked at all. The master utopia which has received the ATM cell transmits the received ATM cell to the large station (step S18).
여기서, 그 슬레이브 유토피아와 마스터 유토피아간의 데이터 송수신과정을 살펴보면, 마스터 유토피아가 슬레이브 유토피아에게 수신 셀 가능신호(RxEnb; Cell Enable) 또는 송신 셀 가능신호(TxEnb; Cell Enable)를 보내 주어야만 데이터를 송신 또는 수신할 수 있다. 즉, 슬레이브 유토피아에서 수신 셀 가능신호(RxEnb)를 마스터 유토피아로부터 받아야만 데이터를 ATM으로 송신하게 된다. 하지만, 그 수신 셀 가능신호(RxEnb)를 받지 못할 경우는 CPU의 버퍼에 데이터가 저장되고, 그 버퍼의 총저장용량에 도달하게 되면 오버플로우(overflow)가 생겨서 입력되는 모든 데이터를 버리게 된다.Herein, in the process of transmitting and receiving data between the slave utopia and the master utopia, the master utopia transmits or receives data only when the master utopia transmits a receive cell enable signal (RxEnb; cell enable) or a transmit cell enable signal (TxEnb; cell enable). can do. In other words, the slave utopia receives the reception cell enable signal RxEnb from the master utopia to transmit data to the ATM. However, when the received cell enable signal RxEnb is not received, data is stored in a CPU buffer, and when the total storage capacity of the buffer is reached, an overflow occurs and all data input is discarded.
그런데, 그 버퍼에 완전히 저장된 데이터가 수신 셀 가능신호(RxEnb)를 받지 못해서 슬레이브 유토피아에서 마스터 유토피아로의 데이터 송신이 되지 않고 버퍼에 쌓여 있다가 그 수신 셀 가능신호(RxEnb)를 마스터 유토피아로부터 받게 되면 갑자기 많은 양의 데이터가 출력되므로 슬레이브 유토피아인 CPU ATM제어기의 상태가 비지(busy)상태 또는 언더 런(under run) 등과 같은 비정상 상태로 빠지게 된다.However, if the data completely stored in the buffer does not receive the receive cell enable signal RxEnb and is accumulated in the buffer without data transmission from the slave utopia to the master utopia, the receive cell enable signal RxEnb is received from the master utopia. Suddenly, because a large amount of data is output, the state of the slave ATM utopia CPU ATM controller falls into an abnormal state such as busy state or under run.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 슬레이브 유토피아에서 마스터 유토피아로의 데이터전송시 슬레이브 유토피아의 비정상상태로의 진입을 방지하도록 한 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치를 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems. An apparatus for interworking control between a frame relay network and an asynchronous transmission mode network to prevent the slave utopia from entering an abnormal state during data transmission from the slave utopia to the master utopia is provided. The purpose is to provide.
본 발명의 다른 목적은 슬레이브 유토피아에서 마스터 유토피아로의 데이터전송시 슬레이브 유토피아의 비정상상태로의 진입을 방지하도록 한 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어방법을 제공함에 있다.Another object of the present invention is to provide a method for interlocking control between a frame relay network and an asynchronous transmission mode network to prevent the slave utopia from entering an abnormal state when transmitting data from the slave utopia to the master utopia.
도 1은 종래의 프레임 릴레이망과 비동기식 전송모드망간의 연동과정을 설명하는 플로우차트,1 is a flowchart illustrating an interworking process between a conventional frame relay network and an asynchronous transmission mode network;
도 2는 본 발명의 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치의 블럭구성도,2 is a block diagram of an interlocking control device between a frame relay network and an asynchronous transmission mode network according to an embodiment of the present invention;
도 3은 본 발명의 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어방법을 설명하는 플로우차트이다.3 is a flowchart illustrating a method for interlocking control between a frame relay network and an asynchronous transmission mode network according to an embodiment of the present invention.
※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing
10 : 프레임 릴레이망 20 : ATM망10: frame relay network 20: ATM network
30 : 프레임 릴레이망/비동기식 전송모드망간의 연동 제어장치30: Interlocking control device between frame relay network and asynchronous transmission mode network
31 : 제 1 정합모듈 32 : 제 2 정합모듈31: first matching module 32: second matching module
33 : 시분할 다중 제어기 34 : 비동기식 전송모드 제어기33: time division multiple controller 34: asynchronous transfer mode controller
35 : 버퍼 40 : CPU35: buffer 40: CPU
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치는, 대국과의 비동기식 전송모드 인터페이스를 행하는 유토피아 버스; 및 프레임 릴레이망으로부터의 프레임 릴레이 데이터를 프레임 릴레이/비동기식 전송모드 서비스 타입에 따라 정합하여 비동기식 전송모드망으로 보내고, 상기 비동기식 전송모드망으로부터의 비동기식 전송모드 셀을 프레임 릴레이/비동기식 전송모드 서비스 타입에 따라 정합하여 상기 프레임 릴레이망으로 보내되, 상기 유토피아 버스의 활성화 여부에 근거하여 셀 전송을 제어하는 CPU를 구비한다.In order to achieve the above object, an apparatus for interlocking control between a frame relay network and an asynchronous transmission mode network according to a preferred embodiment of the present invention includes a utopia bus for performing an asynchronous transmission mode interface with a large station; And match frame relay data from the frame relay network according to the frame relay / asynchronous transmission mode service type, and send the frame relay data to the asynchronous transmission mode network, and transfer the asynchronous transmission mode cell from the asynchronous transmission mode network to the frame relay / asynchronous transmission mode service type. And a CPU for matching the cell relay to the frame relay network and controlling cell transmission based on whether the utopia bus is activated.
바람직하게, 상기 CPU는 입력된 상기 비동기식 전송모드 셀을 프레임 서비스 타입에 따라 정합하는 제 1 정합모듈; 입력된 상기 프레임 릴레이 데이터를 비동기식 전송모드 서비스 타입에 따라 정합하는 제 2 정합모듈; 상기 제 1 정합모듈로부터의 프레임 릴레이 데이터를 시분할 다중 제어하여 상기 프레임 릴레이망으로 제공하고 상기 프레임 릴레이망으로부터의 프레임 릴레이 데이터를 시분할 다중 제어하여 상기 제 2 정합모듈로 제공하는 시분할 다중 제어기; 상기 유토피아 버스를 통해 입력되는 상기 비동기식 전송모드 셀을 상기 제 1 정합모듈로 제공하고 상기 제 2 정합모듈로부터의 비동기식 전송모드 셀을 상기 유토피아 버스를 통해 상기 비동기식 전송모드망으로 제공하는 비동기식 전송모드 제어기; 및 상기 비동기식 전송모드 제어기로 입력되는 데이터를 버퍼링하는 버퍼로 구성된다.Preferably, the CPU comprises: a first matching module for matching the inputted asynchronous transmission mode cell according to a frame service type; A second matching module for matching the input frame relay data according to an asynchronous transmission mode service type; A time division multiple controller for time division multiple control of the frame relay data from the first matching module to provide the frame relay network and time division multiple control of the frame relay data from the frame relay network to the second matching module; An asynchronous transmission mode controller providing the asynchronous transmission mode cell input through the utopia bus to the first matching module and providing the asynchronous transmission mode cell from the second matching module to the asynchronous transmission mode network through the utopia bus. ; And a buffer for buffering data input to the asynchronous transfer mode controller.
그리고, 본 발명의 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어방법은, 대국과의 비동기식 전송모드 인터페이스를 행하는 유토피아 버스의 활성화/비활성화 상태를 감지하는 제 1과정; 상기 유토피아 버스의 비활성화 상태가 감지되면 비동기식 전송모드 제어기를 내장한 CPU로의 수신 셀 유효신호 전송을 차단하는 제 2과정; 및 상기 유토피아 버스의 활성화 상태가 감지되면 프레임 릴레이 데이터를 비동기식 전송모드 셀로 변환하여 상기 유토피아 버스를 통한 대국으로의 전송을 행하는 제 3과정을 구비한다.In addition, the method for interlocking control between a frame relay network and an asynchronous transmission mode network according to an embodiment of the present invention includes: a first step of sensing an activation / deactivation state of a utopia bus that performs an asynchronous transmission mode interface with a power station; A second step of interrupting transmission of a reception cell valid signal to a CPU having an asynchronous transmission mode controller when the deactivation state of the utopia bus is detected; And a third process of converting frame relay data into an asynchronous transmission mode cell when the activation state of the utopia bus is detected and transmitting to the power station through the utopia bus.
이하, 본 발명의 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an interlocking control device between a frame relay network and an asynchronous transmission mode network according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치의 블록구성도이다.2 is a block diagram of an interlocking control device between a frame relay network and an asynchronous transmission mode network according to an embodiment of the present invention.
프레임 릴레이망(10)과 ATM망(20) 사이에 설치되는 본 발명의 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어장치(30)는 프레임 릴레이망(10)과 비동기식 전송모드망(20) 사이에 설치된다.The interlocking control device 30 between the frame relay network and the asynchronous transmission mode network of the present invention installed between the frame relay network 10 and the ATM network 20 is between the frame relay network 10 and the asynchronous transmission mode network 20. Is installed on.
그 연동 제어장치(30)는 대국과의 비동기식 전송모드 인터페이스를 행하는유토피아 버스(50); 및 그 프레임 릴레이망(10)으로부터의 프레임 릴레이 데이터를 프레임 릴레이/비동기식 전송모드 서비스 타입에 따라 정합하여 비동기식 전송모드망(20)으로 보내고, 그 비동기식 전송모드망(20)으로부터의 비동기식 전송모드 셀을 프레임 릴레이/비동기식 전송모드 서비스 타입에 따라 정합하여 그 프레임 릴레이망(10)으로 보내는 CPU(40)로 구성된다.The interlocking control device 30 includes a utopia bus 50 for performing an asynchronous transmission mode interface with a power station; And frame relay data from the frame relay network 10 is matched according to the frame relay / asynchronous transmission mode service type to the asynchronous transmission mode network 20, and the asynchronous transmission mode cell from the asynchronous transmission mode network 20 is transmitted. Is matched according to the frame relay / asynchronous transmission mode service type and is sent to the frame relay network 10.
여기서, 그 CPU(40)는 그 유토피아 버스(50)의 활성화 여부에 근거하여 셀 전송을 제어하게 되는데, 입력된 그 비동기식 전송모드 셀을 프레임 서비스 타입에 따라 정합하는 제 1 정합모듈(31); 입력된 그 프레임 릴레이 데이터를 비동기식 전송모드 서비스 타입에 따라 정합하는 제 2 정합모듈(32); 그 제 1 정합모듈(31)로부터의 프레임 릴레이 데이터를 시분할 다중 제어하여 그 프레임 릴레이망(10)으로 제공하고 그 프레임 릴레이망(10)으로부터의 프레임 릴레이 데이터를 시분할 다중 제어하여 그 제 2 정합모듈(32)로 제공하는 시분할 다중 제어기(33); 그 유토피아 버스(50)를 통해 입력되는 그 비동기식 전송모드 셀을 그 제 1 정합모듈(31)에게로 제공하고 그 제 2 정합모듈(32)로부터의 비동기식 전송모드 셀을 그 유토피아 버스(50)를 통해 그 비동기식 전송모드망(20)으로 제공하는 비동기식 전송모드 제어기(34); 및 그 비동기식 전송모드 제어기(34)에게로 입력되는 데이터를 버퍼링하는 버퍼(35)로 구성된다.Here, the CPU 40 controls the cell transmission based on whether the Utopia bus 50 is activated, the first matching module 31 matching the input asynchronous transmission mode cell according to the frame service type; A second matching module 32 for matching the input frame relay data according to an asynchronous transmission mode service type; Time division multiple control of the frame relay data from the first matching module 31 is provided to the frame relay network 10 and time division multiple control of the frame relay data from the frame relay network 10 is performed to the second matching module. A time division multiple controller 33 providing to 32; The asynchronous transfer mode cell input through the utopia bus 50 is provided to the first matching module 31, and the asynchronous transfer mode cell from the second matching module 32 is transferred to the utopia bus 50. An asynchronous transmission mode controller 34 for providing the asynchronous transmission mode network 20 through the communication system; And a buffer 35 for buffering data input to the asynchronous transfer mode controller 34.
도 2에 도시된 버퍼(35)는 큐(Queue)이어도 무방하다.The buffer 35 shown in FIG. 2 may be a queue.
그리고, 이하의 본 발명의 실시예 설명에서는 그 CPU(40)에 내장된 비동기식 전송모드 제어기(34)를 슬레이브 유토피아로 하고, 대국과 ATM 인터페이스하기 위한 ATM 칩 모듈을 마스터 유토피아로 한다.In the following description of the embodiment of the present invention, the asynchronous transfer mode controller 34 embedded in the CPU 40 is referred to as the slave utopia, and the ATM chip module for ATM interface with the power station is referred to as the master utopia.
도 3은 본 발명의 실시예에 따른 프레임 릴레이망과 비동기식 전송모드망간의 연동 제어방법을 설명하는 플로우차트이다.3 is a flowchart illustrating a method for interlocking control between a frame relay network and an asynchronous transmission mode network according to an embodiment of the present invention.
일단, CPU(40)는 시분할 다중 제어기(33)를 통해 입력되는 프레임 릴레이망(10)으로부터의 프레임 릴레이 데이터를 수신하게 되면(단계 S100) 프레임 릴레이/비동기식 전송모드의 서비스 타입에 따라 정합을 행한다(단계 S110).Once the CPU 40 receives the frame relay data from the frame relay network 10 input through the time division multiple controller 33 (step S100), the CPU 40 performs matching according to the service type of the frame relay / asynchronous transmission mode. (Step S110).
그리고 나서, 대국과 ATM 인터페이스하고 있는 유토피아 버스(50)의 상태를 비활성화(deact)상태로 하면 CPU(40)에서 그 비활성화 상태를 감지하게 되고(단계 S120에서 "No"), 그로 인해 대국으로 데이터가 나가질 못하게 하는 수신 셀 가능신호(RxEnb)를 그 슬레이브 유토피아인 비동기식 전송모드 제어기(34)에게로 전송하지 않는다. 그 상태를 타스크가 감지를 하고, 프레임 릴레이에서 ATM 방향으로 입력되는 프레임 릴레이 데이터를 그 CPU(40)내의 슬레이브 유토피아인 비동기식 전송모드 제어기(34)에게로 보내지 않게 한다. 그에 따라, 그 버퍼(35)에는 데이터가 쌓이지 않게 된다(단계 S130).Then, when the state of the utopia bus 50 interfaced with the power station is deactivated, the CPU 40 detects the deactivation state (“No” in step S120), and thus the data is transmitted to the power station. It does not send the received cell enable signal RxEnb to the asynchronous transfer mode controller 34 which is its slave utopia. The task detects the state and prevents the frame relay data inputted from the frame relay in the ATM direction to the asynchronous transfer mode controller 34 which is a slave utopia in the CPU 40. As a result, data is not accumulated in the buffer 35 (step S130).
그 후에, 대국과 ATM 인터페이스하고 있는 유토피아 버스(50)의 상태를 활성화(act)상태로 바꾸게 되면(단계 S120에서 "Yes") 대국으로 데이터가 나갈 수 있도록 하기 위해 수신 셀 가능신호(RxEnb)를 그 비동기식 전송모드 제어기(34)에게로 전송한다. 그 상태를 타스크가 감지를 하고, 프레임 릴레이에서 ATM 방향으로 입력되는 비동기식 전송모드 셀을 그 CPU(40)내의 비동기식 전송모드 제어기(34)에게로 보낸다(단계 S140).After that, when the state of the utopia bus 50 that interfaces with the ATM is changed to the act state (“Yes” in step S120), the reception cell enable signal RxEnb is applied to allow the data to exit to the power. To the asynchronous transfer mode controller 34. The task detects the state, and sends the asynchronous transfer mode cell input in the ATM direction from the frame relay to the asynchronous transfer mode controller 34 in the CPU 40 (step S140).
그에 따라, 그 비동기식 전송모드 제어기(34)는 그 입력된 비동기식 전송모드 셀을 그 유토피아 버스(50)를 통해 마스터 유토피아인 ATM 칩 모듈에게로 비동기식 전송모드 셀을 전송한다(단계 S150). 그 ATM 셀을 수신한 그 ATM 칩 모듈에서는 수신된 비동기식 전송모드 셀을 대국으로 송신한다(단계 S160).Accordingly, the asynchronous transfer mode controller 34 transfers the input asynchronous transfer mode cell to the ATM chip module which is the master utopia via the utopian bus 50 (step S150). The ATM chip module which has received the ATM cell transmits the received asynchronous transfer mode cell to the large station (step S160).
이상 상세히 설명한 바와 같이 본 발명에 따르면, 유토피아 버스의 활성화/비활성화 상태를 감지하여 비활성화상태이면 큐 또는 버퍼에 데이터가 쌓이지 않게 함으로써 유토피아 버스가 활성화되었을 때 데이터가 한꺼번에 나가면서 발생되는 슬레이브 유토피아의 비지 상태 또는 언더 런 등과 같은 비정상상태로의 진입을 방지하게 된다.As described in detail above, according to the present invention, the busy state of the slave utopia generated by detecting the activation / deactivation state of the utopia bus so that data does not accumulate in the queue or the buffer when the utopia bus is activated is generated when the utopia bus is activated. Or it may prevent entering into an abnormal state such as underrun.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.On the other hand, the present invention is not limited only to the above-described embodiment, but can be modified and modified within the scope not departing from the gist of the present invention, the technical idea to which such modifications and variations are also applied to the claims Must see
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0011665A KR100428770B1 (en) | 2002-03-05 | 2002-03-05 | An apparatus and method for controlling an interworking between the frame relay network and asynchronous transfer mode network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0011665A KR100428770B1 (en) | 2002-03-05 | 2002-03-05 | An apparatus and method for controlling an interworking between the frame relay network and asynchronous transfer mode network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030072099A KR20030072099A (en) | 2003-09-13 |
| KR100428770B1 true KR100428770B1 (en) | 2004-04-28 |
Family
ID=32223487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0011665A KR100428770B1 (en) | 2002-03-05 | 2002-03-05 | An apparatus and method for controlling an interworking between the frame relay network and asynchronous transfer mode network |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100428770B1 (en) |
-
2002
- 2002-03-05 KR KR10-2002-0011665A patent/KR100428770B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030072099A (en) | 2003-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980080721A (en) | Method of Providing Interoperability Between Available Bit Rate Transmission in Asynchronous Transmission Mode and Media Access Control Protocol | |
| KR970056248A (en) | Local area network switching hub device using asynchronous transmission method using IEEE P1355 method and its operation method | |
| WO2006036124A8 (en) | Improved handling of atm data | |
| US5519835A (en) | Method and apparatus for controlling the flow of data transmissions by generating a succession of ready signals to a high-performance parallel interface(HIPPI) terminal connected to a broadband integrated services digital network (B-ISDN) | |
| US6144665A (en) | Subscriber network system | |
| KR100428770B1 (en) | An apparatus and method for controlling an interworking between the frame relay network and asynchronous transfer mode network | |
| US6657961B1 (en) | System and method for enhanced end station to end station data flow control | |
| JP2005203868A (en) | Pon-relaying apparatus and pon system | |
| KR960003225B1 (en) | Atm multiplexing processor according to qos grade | |
| KR0146764B1 (en) | Equipment and method for control of abr service by managing buffer using multi stage critical value | |
| US5894470A (en) | Floating cell removing device using generic flow control and a method thereof | |
| JPH0413330A (en) | Terminal control system | |
| KR100249729B1 (en) | Apparatus for communicating between deviceds in backplane | |
| JP3208704B2 (en) | Confirmation frame control method in fiber channel / asynchronous transfer mode converter | |
| KR20000032946A (en) | Dual optic transceiver of dslam uplink shelf interface board | |
| KR100372877B1 (en) | Apparatus for link extension in the Asynchronous Transfer Mode switching system | |
| JP2000341300A (en) | Cell multiplexing system of atm network | |
| KR200299294Y1 (en) | Apparatus for switching in asynchronous transfer mode | |
| KR0151920B1 (en) | Atm unit switch control method for abr service | |
| JP2004207836A (en) | Uninterruptible switching method of atm bus in base station and uninterruptible switching system of atm bus in base station | |
| KR100505495B1 (en) | method for controlling an overload of the ATM system | |
| KR100306483B1 (en) | ATM Cell Mulitplexing System | |
| JPH04212544A (en) | Packet adapter for atm | |
| JP2000101595A (en) | Cell assembly/disassembly device and cell assembly/ disassembly method | |
| JPH09181745A (en) | Device and method for communication between transmission and/or reception station and exchange station |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130328 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |