KR100408043B1 - Predistortion type digital linearier with digital if circuit - Google Patents
Predistortion type digital linearier with digital if circuit Download PDFInfo
- Publication number
- KR100408043B1 KR100408043B1 KR10-2001-0058751A KR20010058751A KR100408043B1 KR 100408043 B1 KR100408043 B1 KR 100408043B1 KR 20010058751 A KR20010058751 A KR 20010058751A KR 100408043 B1 KR100408043 B1 KR 100408043B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- predistortion
- output
- power amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3294—Acting on the real and imaginary components of the input signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 디지탈 아이에프 기술을 적용한 전치 왜곡 방식의 디지털 선형화기에 관한 것으로, 특히, 대전력 증폭기에 의한 왜곡 뿐만 아니라 변조기/복조기에 의한 왜곡 성분도 보상함으로써 디지털 선형화기의 선형화 특성을 개선하도록 함을 목적으로 한다. 이러한 목적의 본 발명은 디지털 입력 신호(I,Q)의 레벨을 조절하여 대전력 증폭기(340)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡한 후 그 왜곡된 디지털 신호(I')(Q')를 변조하여 디지털-아날로그 변환기(320)로 출력하며 아날로그-디지털 변환기(370)의 출력 신호를 원래의 기저대역 신호로 복조하는 전치 왜곡/변복조부(310)와, 상기 디지털-아날로그 변환기(320)의 아날로그 출력신호를 상향 주파수 변환하여 고주파 신호로 출력하는 업-믹서(330)와, 이 업-믹서(330)에서 출력되는 고주파 신호를 전력 증폭하는 대전력 증폭기(340)와, 방향성 결합기(350)에서 분리된 상기 대전력 증폭기의 출력 신호를 하향 주파수 변환하여 기저대역의 아날로그 신호로 변환하여 상기 아날로그-디지털 변환기(370)로 출력하는 다운-믹서(360)와, 디지털 입력신호(I,Q)와 상기 전치 왜곡/변복조부(310)에서의 기저대역의 궤환 신호를 이용하여 상기 전치 왜곡/변복조부(310)로 전치 왜곡을 위한 일함수 계수를 출력하는 디지털 신호 프로세서(390)를 구비하여 구성한다.The present invention relates to a predistortion digital linearizer using digital IF technology, and more particularly, to improve the linearization characteristics of a digital linearizer by compensating not only distortion caused by a large power amplifier but also distortion components caused by a modulator / demodulator. It is done. The present invention for this purpose is to adjust the level of the digital input signal (I, Q) to distort to have a characteristic opposite to the non-linear distortion characteristics of the large power amplifier 340 and then the distorted digital signal (I ') (Q) ') Is modulated and output to the digital-to-analog converter 320 and a predistortion / modulation demodulator 310 for demodulating the output signal of the analog-to-digital converter 370 into the original baseband signal, and the digital-to-analog converter ( An up-mixer 330 for converting an analog output signal of the uplink frequency up to a high frequency signal, a large power amplifier 340 for power amplifying the high frequency signal output from the up-mixer 330, and a directional coupler; A down-mixer 360 for outputting the output signal of the large power amplifier separated in 350 to a baseband analog signal and outputting the analog signal to the analog-to-digital converter 370; and a digital input signal I , Q) and above And a digital signal processor 390 for outputting a work function coefficient for predistortion to the predistortion / modulation unit 310 using the baseband feedback signal from the predistortion / modulation demodulation unit 310.
Description
본 발명은 송신기에 구비된 대전력 증폭기에 관한 것으로, 특히 디지탈 아이에프(IF) 기술을 적용한 전치 왜곡 방식의 디지털 선형화기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a large power amplifier in a transmitter, and more particularly, to a predistortion digital linearizer using digital IF technology.
일반적으로 전력 증폭기(Power Amplifier)는 고주파(Radio Frequency; RF) 신호를 증폭하여 기지국으로부터 공중으로 전달하는 중요한 부분으로, 전체 시스템의 비선형성에 가장 크게 영향을 미치는 부분이다.In general, a power amplifier is an important part of amplifying a radio frequency (RF) signal and transmitting it from the base station to the air, and is the part that most influences the nonlinearity of the entire system.
이러한 전력 증폭기의 비선형 특성을 개선시키는 방법에는 Feed Forward 방식, Envelope Feedback 방식 그리고, Predistortion(전치 왜곡) 방식 등이 있다. 그 중에서도 성능에 비해 가격이 저렴하고 보다 넓은 대역폭에서도 동작하는 선형화 방법으로 전치 왜곡 방식이 많이 사용된다.Methods of improving the nonlinear characteristics of the power amplifier include a feed forward method, an envelope feedback method, and a predistortion method. Among them, predistortion is widely used as a linearization method which is inexpensive for performance and operates over a wider bandwidth.
이러한 전치 왜곡 방식은 전력 증폭기의 비선형 왜곡 특성과 반대로 입력 신호를 미리 왜곡시켜서 전력 증폭기의 입력으로 제공하면 결과적으로 선형성이 개선된 결과를 얻게 된다.This predistortion method, in contrast to the nonlinear distortion characteristic of the power amplifier, pre-distorts the input signal and provides it to the input of the power amplifier, resulting in improved linearity.
종래의 전치 왜곡 방식 디지털 선형화기는 도1의 구성도에 도시된 바와 같이, 디지털 입력 신호의 레벨을 조절하고 레벨 조절된 디지털 입력 신호를 대전력 증폭기(30)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기(Predistorter)(10)와, 이 전치 왜곡기(10)의 출력 신호를 상향 주파수 변환하여 고주파 신호(Radio Frequency)로 만드는 업 컨버터(Up Converter)(20)와, 이업 컨버터(20)에서 출력되는 고주파 신호를 전력 증폭하는 대전력 증폭기(High Power Amplifier;HPA)(30)와, 기저대역의 궤환 신호와 상기 디지털 입력 신호를 이용하여 상기 전치 왜곡기(10)의 전치 왜곡을 제어하는 디지털 신호 프로세서(Digital Signal Processor; DSP)(50)와, 상기 대전력 증폭기(30)의 출력을 일정 비율로 분리하는 방향성 결합기(Directional Coupler)(32)와, 이 방향성 결합기(32)에서 분리된 신호를 하향 주파수 변환하여 기저대역의 신호를 상기 디지털 신호 프로세서(50)로 피드백(Feedback)시키는 피드백부(Feedback Unit)(40)와, 상기 업컨버터(20)와 피드백부(40)로 변조 및 복조를 위한 국부 주파수를 제공하는 국부 발진기(Local Oscillator)(25)와, 상기 방향성 결합기(32)를 통과한 상기 대전력 증폭기(30)의 출력 신호가 반사되지 않도록 전송선의 끝을 종단시키는 종단기(Terminator)(34)를 포함하여 구성한다.The conventional predistortion digital linearizer adjusts the level of the digital input signal and has the characteristics opposite to the nonlinear distortion characteristics of the large power amplifier 30, as shown in the block diagram of FIG. A predistorter 10 that distorts the signal, an up-converter 20 that up-converts the output signal of the predistorter 10 to a radio frequency, and a double-up converter Predistortion of the predistorter 10 using a high power amplifier (HPA) 30 for power amplifying the high frequency signal output from the unit 20, and a baseband feedback signal and the digital input signal. A digital signal processor (DSP) 50 for controlling the signal, a directional coupler 32 separating the output of the large power amplifier 30 at a predetermined ratio, and the directional coupler 32; Min in A feedback unit 40 which feeds back the baseband signal to the digital signal processor 50 by down-converting the received signal to the digital signal processor 50 and modulates the up-converter 20 and the feedback unit 40. And a local oscillator 25 for providing a local frequency for demodulation, and a terminator for terminating the end of the transmission line so that the output signal of the large power amplifier 30 passing through the directional coupler 32 is not reflected. It comprises a (Terminator) (34).
상기 종단기(34)는 50 옴(Ohm)의 저항 성분을 갖도록 구성한다.The terminator 34 is configured to have a 50 Ohm resistive component.
상기 업 컨버터(20)는 전치 왜곡기(10)에서 출력되는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog Converter; DAC)(21a,21b)와, 상기 디지털-아날로그 변환기(21a,21b)에서 출력되는 기저 대역(baseband)의 신호를 상기 국부 발진기(25)에서 출력되는 국부 발진 주파수를 이용하여 변조하는 변조기(Modulator)(22)로 구성된다.The up-converter 20 is a digital-to-analog converter (DAC) 21a, 21b for converting a digital signal output from the predistorter 10 into an analog signal, and the digital-analog converter 21a. And a baseband signal output from 21b) using a local oscillation frequency output from the local oscillator 25.
상기 피드백부(40)는 방향성 결합기(32)에서의 고주파 신호를 국부 발진기(25)에서의 국부 발진 주파수를 이용하여 복조하는 복조기(Demodulator)(41)와, 상기 복조기(41)에서 출력되는 아날로그 기저 대역 신호를 디지털 신호로 변환하여 디지털 신호 프로세서(50)로 출력하는 아날로그-디지털 변환기(Analog to Digital Converter; ADC)(42a,42b)로 구성된다.The feedback unit 40 includes a demodulator 41 for demodulating a high frequency signal from the directional coupler 32 using a local oscillation frequency from the local oscillator 25, and an analog output from the demodulator 41. Analog to Digital Converters (ADCs) 42a and 42b convert baseband signals into digital signals and output them to the digital signal processor 50.
상기 전치 왜곡기(10)는 도2에 도시된 바와 같이, 이득 제어 신호(Gctl)를 이용하여 디지털 입력 신호의 레벨을 조절하는 이득 조절부(200)와, 상기 이득 조절부(200)에서 이득 조절된 디지털 입력 신호를 상기 대전력 증폭기(30)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡부(100)로 구성된다.As shown in FIG. 2, the predistorter 10 includes a gain adjuster 200 for adjusting a level of a digital input signal using a gain control signal Gctl, and a gain at the gain adjuster 200. The predistorter 100 is configured to distort the adjusted digital input signal to have characteristics opposite to the nonlinear distortion characteristics of the large power amplifier 30.
상기 이득 조절부(200)는 제1 위상 디지털 입력 신호(I신호)와 이득 제어 신호(Gctl)를 곱하여 상기 제1 위상 디지털 입력 신호의 레벨을 조절하는 제1 곱셈기(210)와, 상기 제1 곱셈기(210)의 디지털 출력신호로부터 소정 비트수를 취하여 입출력 자리수를 맞추는 제1 플립플롭(220)과, 제2 위상 디지털 입력 신호(Q신호)와 상기 이득 제어 신호(Gctl)를 곱하여 상기 제2 위상 디지털 입력 신호의 레벨을 조절하는 제2 곱셈기(230)와, 상기 제2 곱셈기(230)의 디지털 출력 신호로부터 소정 비트수를 취하여 입출력 자리수를 맞추는 제2 플립플롭(240)을 구비하여 구성된다.The gain controller 200 may include a first multiplier 210 for adjusting a level of the first phase digital input signal by multiplying a first phase digital input signal I signal by a gain control signal Gctl, and the first multiplier 210. The second flip-flop 220, which takes a predetermined number of bits from the digital output signal of the multiplier 210 and adjusts the input and output digits, multiplies the second phase digital input signal Q signal and the gain control signal Gctl by the second flip-flop 220. A second multiplier 230 for adjusting the level of the phase digital input signal, and a second flip-flop 240 for taking the predetermined number of bits from the digital output signal of the second multiplier 230 and adjusting the input and output digits. .
상기 전치 왜곡부(100)는 입력 신호의 크기를 측정하는 전력 측정부(110)와, 상기 입력 신호의 크기에 따라 입력 신호를 왜곡시킬 크기를 결정하기 위한 전치 왜곡 일함수(Predistortion Work Function)를 생성하는 일함수 생성부(Work Function Generator)(120)와, 상기 일함수 생성부(120)에서 생성된 전치 왜곡 일함수와 상기 입력 신호를 복소 결합하여 상기 입력 신호를 전치 왜곡시키는 복소 결합기(130)를 포함하여 구성된다.The predistorter 100 may include a power measurement unit 110 measuring a magnitude of an input signal, and a predistortion work function for determining a magnitude of distortion of the input signal according to the magnitude of the input signal. A complex combiner 130 for pre-distorting the input signal by complex combining the work function generator 120 and the predistortion work function generated by the work function generator 120 and the input signal. It is configured to include).
상기 전력 측정부(110)는 제1 위상 디지털 입력 신호(I신호)를 제곱하여 그 제곱값을 출력하는 제1 제곱기(111)와, 제2 위상 디지털 입력 신호(Q신호)를 제곱하여 그 제곱값을 출력하는 제2 제곱기(112)와, 상기 제1 제곱기(111) 및 상기 제2 제곱기(112)의 각 출력을 가산하여 전체 디지털 입력 신호의 크기를 구하는 덧셈기(113)로 구성된다.The power measurement unit 110 squares a first phase digital input signal (I signal) and outputs a square value thereof, and squares a second phase digital input signal (Q signal) and A second squarer 112 that outputs a squared value, and an adder 113 that adds each output of the first squarer 111 and the second squarer 112 to obtain the magnitude of the entire digital input signal. It is composed.
상기 일함수 생성부(120)는 덧셈기(113)의 출력을 제곱하여 그 제곱값을 출력하는 제1 제곱기(121)와, 상기 제1 제곱기(121)의 출력과 상기 제1 위상 디지털 입력 신호(I 신호)를 왜곡시키기 위한 전치 왜곡 일함수의 2차항 계수(aI)를 곱하는 제1 계수 곱셈기(122)와, 상기 덧셈기(113)의 출력과 상기 전치 왜곡 일함수의 1차항 계수(bI)를 곱하는 제2 계수 곱셈기(123)와, 상기 제1 계수 곱셈기(122)의 출력과 상기 제2 계수 곱셈기(123)의 출력 및 상기 전치 왜곡 일함수의 상수항 계수(cI)를 더하여 상기 제1 위상 디지털 입력 신호(I신호)에 대한 전치 왜곡 일함수를 출력하는 제1 덧셈기(124)와, 상기 덧셈기(113)의 출력을 제곱하여 그 제곱값을 출력하는 제2 제곱기(125)와, 상기 제2 제곱기(125)의 출력과 상기 제2 위상 디지털 입력 신호(Q 신호)를 왜곡시키기 위한 전치 왜곡 일함수의 2차항 계수(aQ)를 곱하는 제3 계수 곱셈기(126)와, 상기 덧셈기(113)의 출력과, 상기 전치 왜곡 일함수의 1차항 계수(bQ)를 곱하는 제4 계수 곱셈기(127)와, 상기 제3 계수 곱셈기(126)의 출력과 상기 제4 계수 곱셈기(127)의 출력 및 상기 전치 왜곡 일함수의 상수항 계수(cQ)를 더하여 상기 제2 위상 디지털 입력 신호(Q신호)에 대한 일함수를 출력하는 제2 덧셈기(128)로 구성된다.The work function generator 120 squares the output of the adder 113 and outputs a square value thereof, the output of the first squarer 121, and the first phase digital input. A first coefficient multiplier 122 that multiplies the quadratic coefficient aI of the predistortion work function for distorting the signal (I signal), and the first term coefficient bI of the output of the adder 113 and the predistortion work function A second coefficient multiplier 123 multiplying by), an output of the first coefficient multiplier 122, an output of the second coefficient multiplier 123, and a constant term coefficient cI of the predistortion work function, by adding the first coefficient multiplier 123. A first adder 124 for outputting a predistortion work function for a phase digital input signal (I signal), a second squarer 125 for squaring an output of the adder 113 and outputting a squared value thereof; Predistortion for distorting the output of the second squarer 125 and the second phase digital input signal (Q signal) A third coefficient multiplier 126 that multiplies a quadratic coefficient aQ of a number, an output of the adder 113, and a fourth coefficient multiplier 127 that multiplies the first term coefficient bQ of the predistortion work function; And the output of the third coefficient multiplier 126, the output of the fourth coefficient multiplier 127, and the constant term coefficient cQ of the predistortion work function, to add the work to the second phase digital input signal (Q signal). And a second adder 128 for outputting a function.
상기 제1 위상 디지털 입력 신호에 대한 전치 왜곡 일함수 및 상기 제2 위상 디지털 입력 신호에 대한 전치 왜곡 일함수의 각 항의 계수는 상기 디지털 신호 프로세서(50)에 의해 갱신된다.The coefficients in each term of the predistortion work function for the first phase digital input signal and the predistortion work function for the second phase digital input signal are updated by the digital signal processor 50.
상기 복소 결합기(130)는 상기 제1 위상 디지털 입력 신호(I신호)와 상기 제1 덧셈기(124)의 출력을 곱하는 제1 곱셈기(131)와, 상기 제1 덧셈기(124)의 출력과 상기 제2 위상 디지털 입력 신호(Q신호)를 곱하는 제2 곱셈기(132)와, 상기 제2 위상 디지털 입력 신호(Q신호)와 상기 제2 덧셈기(128)의 출력을 곱하는 제3 곱셈기(133)와, 상기 제1 위상 디지털 입력 신호(I 신호)와 상기 제2 덧셈기(128)의 출력을 곱하는 제4 곱셈기(134)와, 상기 제1 곱셈기(131)의 출력과 상기 제3 곱셈기(133)의 출력을 감산하여 상기 제1 위상 디지털 입력 신호를 왜곡시키는 감산기(135)와, 상기 제2 곱셈기(132)의 출력과 상기 제4 곱셈기(134)의 출력을 더하여 상기 제2 위상 디지털 입력 신호를 왜곡시키는 덧셈기(136)로 구성된다.The complex combiner 130 may include a first multiplier 131 multiplying the first phase digital input signal (I signal) by the output of the first adder 124, an output of the first adder 124, and the first multiplier 124. A second multiplier 132 that multiplies a two-phase digital input signal (Q signal), a third multiplier 133 that multiplies the output of the second phase digital input signal (Q signal) and the second adder 128, A fourth multiplier 134 multiplying the first phase digital input signal (I signal) by the output of the second adder 128, an output of the first multiplier 131, and an output of the third multiplier 133. A subtractor 135 that distorts the first phase digital input signal by adding a subtractor 135 and an output of the second multiplier 132 and an output of the fourth multiplier 134 to distort the second phase digital input signal. It consists of an adder 136.
이와같이 구성된 종래의 전치 왜곡 방식 디지털 선형화기의 동작 과정을 설명하면 다음과 같다.The operation process of the conventional predistortion digital linearizer configured as described above is as follows.
IMT-2000(International Mobile Telecommunication-2000) 등 이동통신 시스템에서 요구되는 디지털 선형화기의 출력 레벨의 범위가 있는데, 디지털 선형화기의 출력 레벨이 요구 범위를 벗어나는 경우 디지털 선형화기의 출력 레벨을 조절해야 한다. 즉, 디지털 선형화기의 출력 레벨이 요구 범위에 못미치는 경우 디지털 선형화기의 출력 레벨을 높이고 반대로, 디지털 선형화기의 출력 레벨이 요구 범위를 초과하는 경우 디지털 선형화기의 출력 레벨을 낮추기 위한 이득 제어신호(Gctl)를 전치 왜곡기(10)의 이득 조절부(200)에 제공한다.There is a range of output level of digital linearizer required in mobile communication system such as IMT-2000 (International Mobile Telecommunication-2000). If the output level of digital linearizer is out of the required range, the output level of digital linearizer should be adjusted. . That is, if the output level of the digital linearizer is less than the required range, the output level of the digital linearizer is increased. On the contrary, if the output level of the digital linearizer exceeds the required range, a gain control signal for lowering the output level of the digital linearizer. Gctl is provided to the gain adjusting unit 200 of the predistorter 10.
상기 이득 제어 신호(Gctl)는 전치 왜곡되기 전의 원래의 디지털 입력 신호의 레벨을 조절하기 위한 신호로서, 대전력 증폭기(30)의 원하는 출력 레벨에 따라 외부에서 설정하는 것으로 가정한다.The gain control signal Gctl is a signal for adjusting the level of the original digital input signal before predistortion and is assumed to be externally set according to a desired output level of the large power amplifier 30.
전치 왜곡기(10)의 이득 조절부(200)는 제1 곱셈기(210)가 이득 제어 신호(Gctl)와 디지털 입력신호(I신호)를 곱하고 제2 곱셈기(230)가 상기 이득 제어 신호(Gctl)와 디지털 입력신호(Q신호)를 곱해서 이득을 조절한다.In the gain adjuster 200 of the predistorter 10, the first multiplier 210 multiplies the gain control signal Gctl by the digital input signal I signal, and the second multiplier 230 performs the gain control signal Gctl. ) And multiply the digital input signal (Q signal) to adjust the gain.
이때, 제1 곱셈기(210) 및 제2 곱셈기(230)의 각 출력값의 비트 수는 곱하기 전의 비트 수와 달라지게 되므로 제1,제2 플립플롭(220)(240)은 각각 상기 제1,제2 곱셈기(210)(230)의 각 출력값 중에서 사인비트(Sign Bit)를 보전하고 나머지 하위 비트들을 적당한 비트수를 취해서 동기와 자리수를 맞춘다.In this case, since the number of bits of each output value of the first multiplier 210 and the second multiplier 230 is different from the number of bits before multiplying, the first and second flip-flops 220 and 240 are the first and the second, respectively. Among the output values of the two multipliers 210 and 230, a sign bit is preserved, and the remaining lower bits are taken in an appropriate number of bits to adjust synchronization and digits.
그런데, 대전력 증폭기(30)는 비선형 왜곡 특성을 가지므로 전치 왜곡부(100)는 이득 조절부(200)에서 레벨 조정된 I신호와 Q신호가 상기 대전력 증폭기(30)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡시켜 상기 대전력 증폭기(30)에서 선형성을 갖는 신호가 출력되도록 한다.However, since the large power amplifier 30 has a nonlinear distortion characteristic, the predistorter 100 has an I signal and a Q signal level-adjusted by the gain control unit 200 and the nonlinear distortion characteristics of the large power amplifier 30. Distortion to have the opposite characteristics so that the signal having linearity is output from the large power amplifier (30).
상기 대전력 증폭기(30)의 비선형 현상을 수학적으로 모델링하면 1차와 2차 성분(디지털 입력 신호의 전력에 대한 성분)을 포함하는 다항식으로 나타낼 수 있고 이러한 비선형 특성을 개선시키는 전치 왜곡기 또한 마찬가지로 1차와 2차 성분을 가지는 수학적 모델로 나타낼 수 있다.Mathematically modeling the nonlinear phenomena of the large power amplifier 30 can be represented by a polynomial including the first and second components (components for the power of the digital input signal), and the predistorter for improving these nonlinear characteristics is likewise. It can be represented by a mathematical model with primary and secondary components.
즉, 디지털 입력 신호의 크기에 따라 디지털 입력 신호를 각각 왜곡시킬 크기를 결정하는 전치 왜곡 일함수 수식을 미리 2차 다항식으로 만들고 상기 2차 다항식을 생성하기 위한 디지털 회로를 전치 왜곡기(10)의 전치 왜곡부(100)에 구비한 후 실제 디지털 입력 신호의 크기를 상기 2차 다항식을 생성하기 위한 디지털 회로의 입력으로 받아 들여 디지털 입력 신호( 제1 위상 디지털 입력 신호(I신호), 제2 위상 디지털 입력 신호(Q신호))의 크기를 복소 결합기(130)를 거쳐 왜곡시킨다.In other words, the predistortion work function equation for determining the magnitude of the distortion of the digital input signal according to the magnitude of the digital input signal is previously quadratic polynomial, and a digital circuit for generating the second polynomial is generated by the predistorter 10. After the predistorter 100 is provided, the magnitude of the actual digital input signal is received as an input of a digital circuit for generating the second polynomial, and the digital input signal (first phase digital input signal (I signal) and second phase) The magnitude of the digital input signal (Q signal) is distorted through the complex combiner 130.
다시 설명하면, 전치 왜곡부(100)는 디지털 입력 신호를 두 개의 경로로 나누어 하나의 경로는 원래의 디지털 입력 신호를 그대로 통과시키고 다른 하나의 경로는 그 디지털 입력 신호의 크기 즉, 전력을 판단하여 전력에 따라 일함수를 생성한다.In other words, the predistorter 100 divides the digital input signal into two paths, one path passes the original digital input signal as it is, and the other path determines the magnitude of the digital input signal, that is, power. Generate a work function based on power.
그런 다음 상기 두 개의 경로의 신호를 복소 결합하여 대전력 증폭기(30)의 비선형 특성과 반대로 왜곡된 입력 신호를 생성한다.The signals of the two paths are then complex-combined to produce a distorted input signal as opposed to the nonlinear nature of the large power amplifier 30.
이러한 전치 왜곡기(10)의 동작을 상세히 설명하면 다음과 같다.The operation of the predistorter 10 will now be described in detail.
전력 측정부(110)는 제1 제곱기(111)에서 제1 위상 디지털 입력 신호(I신호)를 제곱하여 제곱값을 구하고 제2 제곱기(112)에서 제2 위상 디지털 입력 신호(Q신호)를 제곱하여 제곱값을 구한 후 덧셈기(113)에서 이 두 제곱값을 더하여 디지털 입력 신호의 크기를 출력한다.The power measuring unit 110 obtains a square value by squaring the first phase digital input signal (I signal) in the first squarer 111 and the second phase digital input signal (Q signal) in the second squarer 112. Squared to obtain a squared value and the adder 113 adds the two squared values to output the magnitude of the digital input signal.
상기 두 제곱값을 더한 값 즉, 상기 덧셈기(113)의 출력값()을 X라고 가정한다.The sum of the two squares, that is, the output value of the adder 113 ( Is assumed to be X.
일함수 생성부(120)는 상기 전력 측정부(110)에서 출력되는 디지털 입력 신호의 크기 즉, 전력(X)과 상기 디지털 신호 프로세서(52)에서 출력되는 전치 왜곡 일함수의 각 차수의 계수를 이용하여 전치 왜곡 일함수를 생성한다.The work function generator 120 calculates a coefficient of each order of the magnitude of the digital input signal output from the power measuring unit 110, that is, the power X and the predistortion work function output from the digital signal processor 52. To generate the predistortion work function.
즉, 일함수 생성부(120)의 제1 덧셈기(124)는 I 신호에 대한 전치 왜곡 일함수를 [수학식1]과 같이 생성하고 제2 덧셈기(128)는 Q 신호에 대한 전치 왜곡 일함수를 [수학식2]와 같이 생성한다.That is, the first adder 124 of the work function generator 120 generates a predistortion work function for the I signal as shown in [Equation 1], and the second adder 128 generates a predistortion work function for the Q signal. Create as shown in [Equation 2].
[수학식1]에서는 I신호에 대한 전치 왜곡 일함수의 2차항 계수이고는 I신호에 대한 전치 왜곡 일함수의 1차항 계수이며는 I신호에 대한 전치 왜곡 일함수의 상수항이다.In [Equation 1] Is the quadratic coefficient of the predistortion work function for the I signal Is the first-order coefficient of the predistortion work function for the I signal Is the constant term of the predistortion work function for the I signal.
[수학식2]에서는 Q신호에 대한 전치 왜곡 일함수의 2차항 계수이고는 Q신호에 대한 전치 왜곡 일함수의 1차항 계수이며는 Q신호에 대한 전치 왜곡 일함수의 상수항이다.In [Equation 2] Is the quadratic coefficient of the predistortion work function for the Q signal Is the first-order coefficient of the predistortion work function for the Q signal Is the constant term of the predistortion work function for the Q signal.
복소 결합기(130)는 상기 일함수 생성부(120)에서 출력되는 I 신호에 대한 전치 왜곡 일함수 및 Q 신호에 대한 전치 왜곡 일함수와 원래의 I 신호 및 Q 신호를 복소 결합하여 원래의 I 신호와 Q 신호를 왜곡시킨다.The complex combiner 130 complexly combines the predistortion work function for the I signal output from the work function generator 120 and the predistortion work function for the Q signal, the original I signal, and the Q signal, and then combines the original I signal. And distort the Q signal.
즉, 제1 곱셈기(131)는 상기 I 신호와 I 신호에 대한 전치 왜곡 일함수를 곱하고 제2 곱셈기(132)는 I 신호에 대한 전치 왜곡 일함수와 상기 Q 신호를 곱하며 제3 곱셈기(133)는 상기 Q 신호와 Q 신호에 대한 전치 왜곡 일함수를 곱하고 제4 곱셈기(134)는 상기 I 신호와 상기 Q 신호에 대한 전치 왜곡 일함수를 곱한다.That is, the first multiplier 131 multiplies the predistortion work function for the I signal and the I signal, and the second multiplier 132 multiplies the predistortion work function for the I signal with the Q signal, and multiplies the third multiplier 133. ) Multiplies the predistortion work function for the Q signal and the Q signal, and the fourth multiplier 134 multiplies the predistortion work function for the I signal and the Q signal.
감산기(135)는 상기 제1 곱셈기(131)의 출력과 상기 제3 곱셈기(133)의 출력을 감산하여 대전력 증폭기(30)의 비선형 특성과 반대의 특성이 되도록 상기 I 신호를 왜곡시키고 덧셈기(136)는 상기 제2 곱셈기(132)의 출력과 상기 제4 곱셈기(134)의 출력을 더하여 대전력 증폭기(30)의 비선형 특성과 반대의 특성이 되도록 상기 Q 신호를 왜곡시킨다.A subtractor 135 subtracts the output of the first multiplier 131 and the output of the third multiplier 133 to distort the I signal so as to be opposite to the nonlinear characteristic of the large power amplifier 30 and adder ( 136 adds the output of the second multiplier 132 and the output of the fourth multiplier 134 to distort the Q signal so as to be opposite to the nonlinear characteristic of the large power amplifier 30.
이렇게 전치 왜곡기(10)에서 대전력 증폭기(30)의 비선형 특성과 반대의 특성이 되도록 전치 왜곡된 디지털 입력 신호(I', Q')는 업 컨버터(20)의 디지털-아날로그 변환기(21a,21b) 및 변조기(22)를 거친 후 대전력 증폭기(30)로 입력된다.The predistorted digital input signals I 'and Q' are pre-distorted in the predistorter 10 so as to be opposite to the nonlinear characteristics of the large power amplifier 30. The digital-to-analog converter 21a, 21b) and the modulator 22 and then input to the large power amplifier 30.
전치 왜곡기(10)에서 전치 왜곡된 신호(P1)가 대전력 증폭기(30)로 입력되면 대전력 증폭기(30)는 비선형 특성으로 입력신호를 전력 증폭하게 되어 최종 출력은 비선형성이 개선된 선형화 특성을 가진다.When the predistorted signal P1 is input from the predistorter 10 to the high power amplifier 30, the high power amplifier 30 amplifies the input signal with a nonlinear characteristic, and the final output is linearized with improved nonlinearity. Has characteristics.
상기 과정으로 대전력 증폭기(30)에서 선형화 특성을 가지는 신호가 출력되면 방향성 결합기(32)는 상기 대전력 증폭기(30)의 출력을 일정 비율로 분리하여 그 분리된 신호를 피드백부(40)로 입력시킨다.When the signal having the linearization characteristic is output from the high power amplifier 30 by the above process, the directional coupler 32 separates the output of the high power amplifier 30 at a predetermined ratio and converts the separated signal to the feedback unit 40. Enter it.
상기 피드백부(40)는 복조기(41)가 상기 방향성 결합기(32)에서 분리된 선형화 고주파 신호를 복조하고 아날로그-디지털 변환기(42a,42b)가 상기 복조기(41)에서 출력되는 아날로그 기저 대역 신호를 디지털 신호로 변환하여 디지털 신호 프로세서(50)로 입력시킨다.The feedback unit 40 demodulates the linearized high frequency signal separated by the demodulator 41 from the directional coupler 32 and the analog baseband signal outputted from the demodulator 41 by the analog-to-digital converters 42a and 42b. The signal is converted into a digital signal and input to the digital signal processor 50.
상기 디지털 신호 프로세서(50)는 디지털 입력 신호(I신호,Q신호)와 아날로그-디지털 변환기(42a,42b)에서 출력되는 신호를 비교하여 에러가 작아지도록 전치 왜곡 일함수의 계수들을 갱신한 후 전치 왜곡부(100)로 제공한다.The digital signal processor 50 compares the digital input signal (I signal, Q signal) with the signals output from the analog-to-digital converters 42a and 42b, updates the coefficients of the predistortion work function to reduce the error, and then It is provided to the distortion unit 100.
이렇게 송신기의 디지털 입력 신호를 이득 제어 신호를 이용하여 레벨을 조절한 후 전치 왜곡함으로써 전치 왜곡 방식으로 대전력 증폭기의 비선형 특성을 개선하는 송신기의 출력 레벨을 조절할 수 있게 된다.The digital input signal of the transmitter is adjusted using a gain control signal and then predistorted to adjust the output level of the transmitter, which improves the nonlinear characteristics of the large power amplifier by a predistortion method.
그러나, 종래 전치 왜곡 방식의 디지털 선형화기는 업 컨버터와 다운 컨버터의 위치에 아날로그 변조기/복조기(Analog Quadrature Modulator/Demodulator)를 사용하기 때문에 디지털 입력신호(I,Q)의 불평형(Unbalance) 또는 부가적인 아날로그 회로의 허용 오차(tolerance) 등의 문제로 인하여 대전력 증폭기(HPA)의 입력 신호가 왜곡되므로 디지털 선형화기의 최종 출력 신호를 선형화시키는데 한계가 있었다.However, since the conventional predistortion digital linearizer uses an analog quadrature modulator / demodulator at the positions of the up converter and the down converter, an unbalance or additional analog of the digital input signals I and Q is performed. Due to problems such as tolerance of the circuit, the input signal of the high power amplifier (HPA) is distorted, which limits the linearization of the final output signal of the digital linearizer.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 대전력 증폭기에 의한 왜곡 뿐만 아니라 변조기/복조기에 의한 왜곡 성분도 보상함으로써 디지털 선형화기의 선형화 특성을 개선하도록 창안한 디지털 아이에프(IF) 기술을 적용한 전치 왜곡 방식의 디지털 선형화기를 제공함을 목적으로 한다.Therefore, in order to solve the conventional problem, the present invention is applied to the digital IF which is designed to improve the linearization characteristics of the digital linearizer by compensating not only the distortion caused by the high power amplifier but also the distortion component caused by the modulator / demodulator. An object of the present invention is to provide a digital linearizer of a distortion method.
도1은 종래의 디지털 선형화기의 블럭도.1 is a block diagram of a conventional digital linearizer.
도2는 도1에서 전치 왜곡기의 회로도.2 is a circuit diagram of a predistorter in FIG.
도3은 본 발명의 실시예를 위한 디지털 선형화기의 블럭도.3 is a block diagram of a digital linearizer for an embodiment of the present invention.
도4는 도3에서 전치 왜곡/변복조부의 상세 회로도.FIG. 4 is a detailed circuit diagram of a predistortion / modulation demodulator in FIG. 3; FIG.
** 도면의 주요부분에 대한 부호 설명 **** Explanation of symbols on the main parts of the drawing **
310 : 전치 왜곡/변복조부 320 : 디지털-아날로그 변환기310: predistortion / modulation demodulation unit 320: digital-to-analog converter
330 : 업-믹서(Up-Mixer) 340 : 대전력 증폭기(HPA)330: Up-Mixer 340: High Power Amplifier (HPA)
350 : 방향성 결합기 360 : 다운-믹서(Down-Mixer)350: Directional combiner 360: Down-Mixer
370 : 아날로그-디지털 변환기 380 : 디지털 신호 프로세서(DSP)370: analog-to-digital converter 380: digital signal processor (DSP)
본 발명은 상기의 목적을 달성하기 위하여 디지털 입력 신호(I,Q)의 레벨을 조절하여 대전력 증폭기(30)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡한 후 그 왜곡된 디지털 신호(I')(Q')를 변조하며 디지털 선형화기의 최종출력신호를 원래의 기저대역 신호로 복조하는 전치 왜곡/변복조부와, 이 전치 왜곡/위상 조절부로부터의 디지털 출력신호를 기저 대역의 아날로그 신호로 변환하며 상기 전치 왜곡/위상 조정부로의 아날로그 입력 신호를 디지털 신호로 변환하도록 디지털-아날로그 변환기 및 아날로그-디지털 변환기를 구비하는 신호 변환부와, 이 신호 변환부에서의 아날로그 출력신호를 상향 주파수 변환하여 고주파 신호(Radio Frequency)로 출력하며 상기 신호 변환부로의 아날로그 입력신호를 하향 주파수 변환하여 기저 대역의 아날로그 신호로 변환하도록 업-믹서(Up-Mixer) 및 다운-믹서(Down-Mixer)를 구비하는 주파수 변환부와, 상기 주파수 변환부로 발진 주파수를 제공하는 국부 발진기(Local Oscillator)와, 상기 주파수 변환부에서 출력되는 고주파 신호를 전력 증폭하는 대전력 증폭기(High Power Amplifier;HPA)와, 이 대전력 증폭기의 출력 신호중 일부 신호를 분리하여 상기 주파수 변환부로 입력시키는 방향성 결합기(Directional Coupler)와, 디지털 입력신호(I,Q)와 상기 전치 왜곡/변복조부에서의 기저대역의 궤환 신호를 이용하여 상기 전치 왜곡/변복조부로 전치 왜곡을 위한 일함수 계수를 출력하는 디지털 신호 프로세서(Digital Signal Processor; DSP)를 구비하여 구성한다.In order to achieve the above object, the present invention adjusts the level of the digital input signal (I, Q) to distort it to have characteristics opposite to the nonlinear distortion characteristic of the large power amplifier 30, and then distorts the distorted digital signal (I). A predistortion / modulation section for modulating ') (Q') and demodulating the final output signal of the digital linearizer to the original baseband signal, and a digital output signal from this predistortion / phase control section as a baseband analog signal. A signal converter including a digital-to-analog converter and an analog-to-digital converter to convert the analog input signal to the predistortion / phase adjustment unit into a digital signal, and up-convert the analog output signal from the signal converter. And outputs as a high frequency signal (Radio Frequency) and converts the analog input signal to the signal converter down-frequency to baseband analog signal A frequency converter having an up-mixer and a down-mixer to convert to a local oscillator, a local oscillator for providing an oscillation frequency to the frequency converter, and the frequency converter A high power amplifier (HPA) for power amplifying the output high frequency signal, a directional coupler for separating a part of the output signal of the high power amplifier and inputting it to the frequency converter, and a digital input signal ( I, Q) and a digital signal processor (DSP) for outputting a work function coefficient for predistortion to the predistortion / modulation section using a baseband feedback signal from the predistortion / modulation section. Configure.
상기 전치 왜곡/변복조부는 디지털 입력 신호(I,Q)의 레벨을 조절한 후 대전력 증폭기의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기와, 이 전치 왜곡기에서의 디지털 출력신호(I',Q')에 대해 변조하여 디지털-아날로그 변환기로 출력하고 아날로그-디지털 변환기에서의 디지털 신호를 2개 채널 신호(I,Q)로 분리하여 복조한 후 그 복조된 신호에 포함된 이미지 신호를 제거하여 디지털 신호 프로세서로 출력하는 디지털 IF 처리 블럭으로 구성한다.The predistorter / modulator demodulates a predistorter that adjusts the level of the digital input signals I and Q, and then distorts the predistorter to have characteristics opposite to those of the large power amplifier, and the digital output signal of the predistorter ( I ', Q') is modulated and output to the digital-to-analog converter, and the digital signal from the analog-to-digital converter is separated into two channel signals (I, Q) and demodulated, and then the image signal included in the demodulated signal. It is composed of digital IF processing block which removes and outputs to digital signal processor.
상기 디지털 IF 처리 블럭은 전치 왜곡기의 디지털 출력신호(I',Q')를 각기 보간한 후 90도 앞선 신호와 90도 뒤진 신호를 각기 곱하여 변조하고 그 변조된 신호를 디지털-아날로그 변환기로 출력하는 변조부와, 아날로그-디지털 변환기의 출력신호를 2개의 경로로 분리한 후 각기 90도 앞선 신호와 90도 뒤진 신호를 곱하여 복조하고 그 복조된 신호를 데시메이션(Decimation)하여 기저 대역의 신호를 복원한 후 디지털 신호 프로세서(DSP)로 출력하는 복조부로 구성한다.상기 변조부는 QPSK 또는 QAM 변조 방식을 적용하여 구성하며, 상기 복조부도 QPSK 또는 QAM 복조 방식을 적용하여 구성함을 특징으로 한다.The digital IF processing block interpolates the digital output signals (I ', Q') of the predistorter, modulates them by multiplying the signal 90 degrees ahead and the signal 90 degrees behind, and outputs the modulated signal to the digital-analog converter. Splits the output signal of the analog-to-digital converter into two paths, multiplies the signal 90 degrees ahead and the signal 90 degrees behind, and demodulates the demodulated signal to decode the baseband signal. The demodulator is configured to output a digital signal processor (DSP) after the restoration. The modulator is configured by applying a QPSK or QAM modulation scheme, and the demodulator is also configured by applying a QPSK or QAM demodulation scheme.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.본 발명의 실시예에서는 QPSK 방식을 적용한 경우에 대하여 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the embodiment of the present invention, a case in which the QPSK scheme is applied will be described.
도3은 본 발명의 실시예를 위한 장치의 블럭도로서 이에 도시한 바와 같이, 디지털 입력 신호(I,Q)의 레벨을 조절하여 대전력 증폭기(30)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡한 후 그 왜곡된 디지털 신호(I')(Q')를 변조하며 디지털 선형화기의 최종출력신호를 원래의 기저대역 신호로 복조하는 전치 왜곡/변복조부(310)와, 이 전치 왜곡/위상 조절부(310)의 디지털 출력신호를 기저 대역의 아날로그 신호로 변환하는 디지털-아날로그 변환기(320)와, 이 디지털-아날로그 변환기(320)의 아날로그 출력신호를 상향 주파수 변환하여 고주파 신호(Radio Frequency)로 출력하는 업-믹서(Up-Mixer)(330)와, 이 업-믹서(330)에서 출력되는고주파 신호를 전력 증폭하는 대전력 증폭기(High Power Amplifier;HPA)(340)와, 디지털 입력신호(I,Q)와 상기 전치 왜곡/변복조부(310)에서의 기저대역의 궤환 신호를 이용하여 상기 전치 왜곡/변복조부(310)로 전치 왜곡을 위한 일함수 계수를 출력하는 디지털 신호 프로세서(Digital Signal Processor; DSP)(390)와, 상기 대전력 증폭기(340)의 출력을 일정 비율로 분리하는 방향성 결합기(Directional Coupler)(350)와, 상기 방향성 결합기(350)에서 분리된 신호를 하향 주파수 변환하여 기저대역의 아날로그 신호로 변환하는 다운-믹서(Down-Mixer)(360)와, 이 다운-믹서(360)의 아날로그 출력신호를 디지털 신호로 변환하여 상기 전치 왜곡/변복조부(310)로 출력하는 아날로그-디지털 변환기(370)와, 상기 업-믹서(330)와 다운-믹서(360)로 국부 주파수를 제공하는 국부 발진기(Local Oscillator)(380)와, 상기 방향성 결합기(350)를 통과한 상기 대전력 증폭기(340)의 출력 신호가 반사되지 않도록 전송선의 끝을 종단시키는 종단기(Terminator)(351)를 구비하여 구성한다.Figure 3 is a block diagram of an apparatus for an embodiment of the present invention, as shown therein, by adjusting the levels of the digital input signals I, Q to have characteristics opposite to the nonlinear distortion characteristics of the large power amplifier 30. And a predistortion / modulation unit 310 for modulating the distorted digital signal I '(Q') and demodulating the final output signal of the digital linearizer into the original baseband signal. A digital frequency converter 320 for converting the digital output signal of the phase adjusting unit 310 into an analog signal of the base band, and the high frequency signal of the analog output signal of the digital to analog converter 320 by upward frequency conversion. Up-Mixer 330 for outputting a high power amplifier, a High Power Amplifier (HPA) 340 for power amplifying a high frequency signal output from the up-mixer 330, and a digital input. Signal I, Q and the predistortion / modulation section 310 A digital signal processor (DSP) 390 for outputting a work function coefficient for predistortion to the predistortion / modulation unit 310 using a baseband feedback signal; and the high power amplifier 340. Directional coupler (350) for separating the output of the predetermined ratio and Down-Mixer (down-mixer) for converting the signal separated in the directional coupler 350 to a baseband analog signal by converting the down-frequency An analog-to-digital converter 370 for converting the analog output signal of the down-mixer 360 into a digital signal and outputting the digital signal to the predistortion / modulation demodulator 310; and the up-mixer 330 A local oscillator 380 providing a local frequency to the down-mixer 360 and an end of a transmission line such that the output signal of the large power amplifier 340 passing through the directional coupler 350 is not reflected. Terminator or) 351 is configured.
상기 종단기(351)는 50 옴(Ohm)의 저항 성분을 갖도록 구성한다.The terminator 351 is configured to have a resistance component of 50 Ohm.
상기 전치 왜곡/변복조부(310)는 디지털 입력 신호(I,Q)의 레벨을 조절한 후 대전력 증폭기(340)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기(10)와, 이 전치 왜곡기(10)에서의 디지털 출력신호(I',Q')에 대해 QPSK 변조하여 디지털-아날로그 변환기(320)로 출력하고 아날로그-디지털 변환기(370)에서의 디지털 신호를 2개 채널 신호(I,Q)로 분리하여 복조한 후 그 복조된 신호에 포함된 이미지 신호를 제거하여 디지털 신호 프로세서(390)로 출력하는 디지털 IF 처리 블럭(400)으로 구성한다.The predistortion / modulation unit 310 adjusts the levels of the digital input signals I and Q and then distorts the predistorter 10 to distort the nonlinear distortion characteristics of the large power amplifier 340. QPSK modulates the digital output signals I 'and Q' of the predistorter 10 to output them to the digital-to-analog converter 320 and outputs the digital signals of the analog-to-digital converter 370 to two channels. It is composed of a digital IF processing block 400 that separates and demodulates the signals I and Q, and then removes an image signal included in the demodulated signal and outputs it to the digital signal processor 390.
상기 전치 왜곡기(10)는 도1의 전치 왜곡기와 동일하게 이득 조절부(200)와 전치 왜곡부(100)로 구성한다.The predistorter 10 includes a gain adjuster 200 and a predistorter 100 in the same manner as the predistorter of FIG. 1.
상기 디지털 IF 처리 블럭(400)은 전치 왜곡기(10)의 디지털 출력신호(I',Q')를 QPSK 변조하는 QPSK 변조부(410)와, 아날로그-디지털 변환기(370)의 출력신호를 QPSK 복조하여 기저 대역의 신호를 복원하는 QPSK 복조부(420)로 구성한다.The digital IF processing block 400 includes a QPSK modulator 410 for QPSK modulating the digital output signals I 'and Q' of the predistorter 10, and QPSK output signals of the analog-to-digital converter 370. And a QPSK demodulator 420 which demodulates and restores the baseband signal.
상기 QPSK 변조부(410)는 전치 왜곡기(10)의 디지털 출력신호(I')(Q')의 데이터 레이트가 2배가 되도록 각기 보간하는 보간기(411a)(411b)와, 이 보간기(411a)(411b)의 출력 신호의 데이터 레이트가 2배가 되도록 각기 보간하는 보간기(412a)(412b)와, 상기 보간기(412a)(412b)의 출력 신호에 대해 90도 앞선 신호(cos)와 90도 뒤진 신호(sin)를 곱하여 QPSK 변조한 후 그 변조된 신호를 결합하여 디지털-아날로그 변환기(320)로 출력하는 변조기(413)로 구성한다.The QPSK modulator 410 interpolates 411a and 411b for interpolation so that the data rate of the digital output signal I '(Q') of the predistorter 10 is doubled, and the interpolator ( Interpolators 412a and 412b for interpolation so that the data rate of the output signals of 411a and 411b are doubled, and a signal cos 90 degrees ahead of the output signals of the interpolators 412a and 412b. QPSK modulation by multiplying the signal sin 90 degrees later, combines the modulated signal and outputs the modulated signal 413 to the digital-to-analog converter 320.
상기 변조기(413)는 보간기(412a)의 출력 신호에 90도 앞선 신호(cos)를 곱하는 곱셈기(413a)와, 보간기(412b)의 출력 신호에 90도 뒤진 신호(sin)를 곱하는 곱셈기(413b)와, 상기 곱셈기(413a)(413b)의 출력 신호를 결합하여 QPSK 변조된 중간주파수 신호를 출력하는 덧셈기(413c)로 구성한다.The modulator 413 is a multiplier 413a that multiplies the output signal of the interpolator 412a by a signal cos 90 degrees earlier, and a multiplier that multiplies the output signal of the interpolator 412b by 90 degrees lag. 413b and an adder 413c for combining the output signals of the multipliers 413a and 413b to output a QPSK modulated intermediate frequency signal.
상기 QPSK 복조부(420)는 아날로그-디지털 변환기(370)의 출력 신호를 2개의 경로로 분리하고 그 각각의 경로 신호에 대해 90도 앞선 신호(cos)와 90도 뒤진 신호(sin) 각각을 곱하여 원래의 신호(I,Q)로 복조하는 복조기(421)와, 상기 복조기(421)의 각각 출력신호의 데이터 레이트가 1/2가 되도록 각기 데시메이션하는 데시메이터(422a)(422b)와, 상기 데시메이터(422a)(422b)의 출력 신호에 포함된 이미지 신호를 각기 제거하여 기저대역의 신호를 디지털 신호 프로세서(390)로 출력하는 이미지 제거 필터(423a)(423b)로 구성한다.The QPSK demodulator 420 divides the output signal of the analog-to-digital converter 370 into two paths and multiplies each signal 90 degrees forward by a signal cos and 90 degrees backward by a signal sin. A demodulator 421 for demodulating with the original signals I and Q, decimators 422a and 422b for decimating so that the data rate of the output signal of each of the demodulator 421 is 1/2, and The image signals included in the output signals of the decimators 422a and 422b are removed, respectively, and are configured as image removal filters 423a and 423b which output baseband signals to the digital signal processor 390.
상기 복조기(421)는 아날로그-디지털 변환기(370)의 출력신호로부터 분리된 일측 신호에 90도 앞선 신호(cos)를 곱하여 원래의 I 신호로 복조하는 곱셈기(421a)와, 상기 아날로그-디지털 변환기(370)의 출력 신호로부터 분리된 타측 신호에 90도 뒤진 신호(sin)를 곱하여 원래의 Q 신호로 복조하는 곱셈기(421b)로 구성한다.The demodulator 421 is a multiplier 421a for multiplying one side signal separated from the output signal of the analog-to-digital converter 370 by the original signal (cos) by 90 degrees, and the analog-to-digital converter ( The multiplier 421b demodulates the original Q signal by multiplying the signal sin 90 degrees behind the other signal separated from the output signal of the signal 370.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the embodiment of the present invention configured as described above are as follows.
IMT-2000(International Mobile Telecommunication-2000) 등 이동통신 시스템에서 디지털 선형화기의 출력 레벨이 요구 범위를 벗어나는 경우 디지털 선형화기의 출력 레벨을 조절해야 하는데, 이를 위하여 이득 제어 신호(Gctl)가 전치 왜곡/변복조부(310)의 전치 왜곡기(10)로 제공된다.If the output level of the digital linearizer is out of the required range in a mobile communication system such as IMT-2000 (International Mobile Telecommunication-2000), the output level of the digital linearizer should be adjusted. For this purpose, the gain control signal Gctl is predistorted / The predistorter 10 of the modulation / demodulation unit 310 is provided.
상기 이득 제어 신호(Gctl)는 외부 또는 디지털 신호 프로세서(390)로부터 제공되도록 구성할 수 있다.The gain control signal Gctl may be configured to be provided from an external or digital signal processor 390.
상기 전치 왜곡기(10)는 도1의 종래 기술과 동일하게 이득 조절부(200) 및 전치 왜곡부(100)를 구비하여 구성한다.The predistorter 10 includes a gain adjuster 200 and a predistorter 100 in the same manner as in the prior art of FIG. 1.
즉, 이득 조절부(200)는 이득 제어 신호(Gctl)를 디지털 입력 신호(I 신호와 Q 신호)에 곱하여 이득을 조절하고 그 이득 조절된 각 출력값의 비트수가 곱하기전의 비트 수와 달라지게 되므로 각 출력값 중에서 사인비트(Sign Bit)를 보전하고 나머지 하위 비트들을 적당한 비트수를 취해서 동기와 자리수를 맞춘다.That is, the gain adjusting unit 200 adjusts the gain by multiplying the gain control signal Gctl by the digital input signal (I signal and Q signal), and the number of bits of each gain-adjusted output value is different from the number of bits before multiplying. Preserves the sign bit among the output values, and adjusts the number of digits with the remaining lower bits by taking the appropriate number of bits.
이렇게 이득 조절 회로(200)에서 레벨 조정된 I신호와 Q신호는 전치 왜곡부(100)로 입력된다.The I signal and the Q signal level adjusted in the gain control circuit 200 are input to the predistorter 100.
전치 왜곡부(100)는 레벨 조정된 I 신호와 Q 신호의 전력을 측정하고 그 측정된 전력에 따라 디지털 신호 프로세서(390)로부터 제공되는 전치 왜곡 일함수의 각 차수의 계수를 이용하여 I 신호에 대한 전치 왜곡 일함수와 Q신호에 대한 전치 왜곡 일함수를 생성하고 그런 다음 상기 이득 조절부(200)에서 레벨 조정된 I 신호 및 Q 신호와 상기 전치 왜곡 일함수를 복소 결합하여 대전력 증폭기(30)의 비선형 왜곡 특성과 반대의 특성이 되도록 I 신호 및 Q 신호를 왜곡시킨다.The predistorter 100 measures the power of the level-adjusted I and Q signals and uses the coefficients of each order of the predistortion work function provided from the digital signal processor 390 according to the measured power to the I signal. Generating a predistortion work function for the Q signal and the predistortion work function for the Q signal, and then complexly combining the I and Q signals and the predistortion work function, which are level-adjusted by the gain control unit 200, to the large power amplifier 30 The I and Q signals are distorted so as to be opposite to the nonlinear distortion characteristic of the "
그런데, 실제 선형화 알고리즘은 가장 큰 디지털 신호를 "1"로 간주하고 수행하는 것으로서, 14비트 신호의 가장 높은 비트를 "1"로 간주했기 때문에 디지털 입력 신호의 레벨을 높이기 위해서는 한계가 있었다.However, the actual linearization algorithm considers and executes the largest digital signal as "1". Since the highest bit of the 14-bit signal is regarded as "1", there is a limit to increase the level of the digital input signal.
따라서, 본 발명의 실시예에서 전치 왜곡기(10)는 전치 왜곡 일함수의 각 차수의 계수들의 비트 수를 20비트로 설계하여 입력 신호의 레벨을 보다 정확하게 조정할 수 있도록 한다.Therefore, in the exemplary embodiment of the present invention, the predistorter 10 designs the number of bits of coefficients of each order of the predistortion work function to be 20 bits so that the level of the input signal can be adjusted more accurately.
이렇게 전치 왜곡된 디지털 입력 신호(I', Q')는 디지털 IF 처리 블럭(400)으로 입력된다.The predistorted digital input signals I 'and Q' are input to the digital IF processing block 400.
디지털 IF 처리 블럭(400)은 전치 왜곡기(10)로부터 입력되는 디지털 입력 신호(I',Q')를 디지털 방식의 QPSK 변조시킨 후 그 변조된 IF 신호를 디지털-아날로그 변환기(320)로 입력시킨다.The digital IF processing block 400 digitally QPSK modulates the digital input signals I 'and Q' input from the predistorter 10 and then inputs the modulated IF signals to the digital-to-analog converter 320. Let's do it.
즉, 디지털 IF 처리 블럭(400)로 전치 왜곡된 디지털 입력신호(I',Q')가 입력되면 QPSK 변조부(410)는 보간기(411a)(412a)가 상기 디지털 입력신호(I')를 데이터 레이트가 각기 2배가 되도록 순차적으로 보간하고 보간기(411b)(412b)가 상기 디지털 입력신호(Q')를 데이터 레이트가 각기 2배가 되도록 순차적으로 보간하며 변조기(413)가 상기 보간기(412a)(412b)의 출력 신호 각각에 90도 앞선 신호(cos), 90도 뒤진 신호(sin)를 곱하여 QPSK 변조한 후 그 변조된 신호를 결합하여 중간 주파수 신호(IF)를 디지털-아날로그 변환기(320)로 출력하게 된다.That is, when the pre-distorted digital input signals I 'and Q' are input to the digital IF processing block 400, the QPSK modulator 410 has an interpolator 411a and 412a for the digital input signal I '. The interpolators 411b and 412b sequentially interpolate the digital input signals Q 'so that the data rates are doubled, and the modulator 413 is configured to interpolate the interpolators. QPSK modulation is performed by multiplying each of the output signals of the signals 412a and 412b by a signal cos and a signal sin by 90 degrees, and combining the modulated signals to convert the intermediate frequency signal IF to a digital-to-analog converter. 320).
상기 변조기(413)는 곱셈기(413a)가 보간기(412a)의 출력 신호에 90도 앞선 신호(cos)를 곱하고 곱셈기(413b)가 보간기(412b)의 출력 신호에 90도 뒤진 신호(sin)를 곱하며 덧셈기(413c)가 상기 곱셈기(413a)(413b)의 출력 신호를 결합하여 변조된 중간주파수 신호를 디지털-아날로그 변환기(320)로 출력하게 된다.The modulator 413 is a signal sin multiplier 413a multiplies the output signal of the interpolator 412a by 90 degrees, and multiplier 413b is 90 degrees behind the output signal of the interpolator 412b. The multiplier 413c combines the output signals of the multipliers 413a and 413b to output the modulated intermediate frequency signal to the digital-to-analog converter 320.
상기 디지털-아날로그 변환기(320)는 디지털 IF 처리 블럭(400)으로부터 출력된 디지털 IF 신호를 아날로그 신호로 변환하여 업-믹서(Up-Mixer)(330)로 출력하게 된다.The digital-analog converter 320 converts the digital IF signal output from the digital IF processing block 400 into an analog signal and outputs the analog signal to an up-mixer 330.
업-믹서(Up-Mixer)(330)는 상기 디지털-아날로그 변환기(320)에서 변환된 아날로그 신호를 국부 발진기(380)에서의 발진 주파수와 결합하여 주파수를 상승시킨 후 그 주파수가 상승된 반송파의 고주파 신호를 대전력 증폭기(340)로 입력시킨다.The up-mixer 330 combines the analog signal converted by the digital-to-analog converter 320 with the oscillation frequency in the local oscillator 380 to increase the frequency and then increases the frequency of the carrier wave. The high frequency signal is input to the large power amplifier 340.
상기 대전력 증폭기(340)는 고주파 신호를 전력 증폭하며, 이때 전력 증폭된 신호는 비선형 특성이 제거된 선형화 특성을 가진다.The large power amplifier 340 power amplifies a high frequency signal, wherein the power amplified signal has a linearization characteristic in which nonlinear characteristics are removed.
상기 과정으로 대전력 증폭기(340)에서 선형화 특성을 가지는 신호가 출력되면 방향성 결합기(350)는 상기 대전력 증폭기(340)의 출력을 일정 비율로 분리하여 그 분리된 신호를 다운-믹서(360)로 입력시킨다.When the signal having the linearization characteristic is output from the high power amplifier 340 in this process, the directional coupler 350 separates the output of the high power amplifier 340 by a predetermined ratio and divides the separated signal into the down-mixer 360. Enter
상기 다운-믹서(360)는 방향성 결합기(350)로부터 입력되는 신호를 국부 발진기(380)의 발진 주파수와 결합하여 주파수를 IF 대역으로 낮춘 후 아날로그-디지털 변환기(370)로 입력시킨다.The down-mixer 360 combines the signal input from the directional coupler 350 with the oscillation frequency of the local oscillator 380 to lower the frequency to the IF band and inputs it to the analog-to-digital converter 370.
상기 아날로그-디지털 변환기(370)는 다운-믹서(360)에서의 아날로그 출력신호를 디지털 신호로 변환하여 디지털 IF 처리 블럭(400)으로 입력시킨다.The analog-to-digital converter 370 converts the analog output signal from the down-mixer 360 into a digital signal and inputs it to the digital IF processing block 400.
상기 디지털 IF 처리 블럭(400)은 QPSK 복조부(420)가 아날로그-디지털 변환기(370)에서의 디지털 출력신호를 디지털 방식의 QPSK 복조한 후 기저대역의 신호로 복원하여 디지털 신호 프로세서(390)로 입력시킨다.In the digital IF processing block 400, the QPSK demodulator 420 demodulates the digital output signal from the analog-to-digital converter 370 to the baseband signal after digital QPSK demodulation to the digital signal processor 390. Enter it.
상기 QPSK 복조부(420)는 복조기(421)가 아날로그-디지털 변환기(370)의 출력 신호를 2개의 경로로 분리하여 QPSK 복조 처리하는데, 상기 복조기(421)는 곱셈기(421a)가 아날로그-디지털 변환기(370)의 출력신호로부터 분리된 일측 신호에 90도 앞선 신호(cos)를 곱하여 디지털 신호(I 신호)를 QPSK 복조한 후 데시메이터(422a)로 출력하고 곱셈기(421b)가 상기 아날로그-디지털 변환기(370)의 출력 신호로부터 분리된 타측 신호에 90도 뒤진 신호(sin)를 곱하여 디지털 신호(Q 신호)를 QPSK 복조한 후 데시메이터(422b)로 출력한다.The QPSK demodulator 420 demodulates the output signal of the analog-to-digital converter 370 into two paths and demodulates the QPSK demodulator. The demodulator 421 has a multiplier 421a for the analog-to-digital converter. QPSK demodulates the digital signal (I signal) by multiplying one side signal separated from the output signal of step 370 by 90 degrees, and outputs it to the decimator 422a, and the multiplier 421b performs the analog-to-digital converter. QPSK demodulates the digital signal (Q signal) by multiplying the signal sin 90 degrees backward by the other signal separated from the output signal of step 370 and outputs the QPSK demodulator 422b.
상기 데시메이터(422a)가 복조기(421)에서 QPSK 복조된 I 신호에 대해 1/2 데시메이션하면 이미지 제거 필터(423a)가 그 데시메이션된 신호에 포함된 이미지신호를 제거하여 기저대역의 신호를 복원하고 동시에 상기 데시메이터(422b)가 복조기(421)에서 QPSK 복조된 Q 신호에 대해 1/2 데시메이션하면 이미지 제거 필터(423b)가 그 데시메이션된 신호에 포함된 이미지 신호를 제거하여 기저대역의 신호를 복원한다.When the decimator 422a decimates the QPSK demodulated I signal by the demodulator 421, the image elimination filter 423a removes the image signal included in the decimated signal to remove the baseband signal. At the same time, when the decimator 422b decimates the QPSK demodulated Q signal in the demodulator 421, the image rejection filter 423b removes the image signal included in the decimated signal and performs baseband. Restore the signal of.
상기 QPSK 복조부(420)에서 최종적으로 복원된 기저대역의 신호는 디지털 신호 프로세서(390)로 입력된다.The baseband signal finally restored by the QPSK demodulator 420 is input to the digital signal processor 390.
상기 디지털 신호 프로세서(390)는 디지털 입력 신호(I,Q)와 전치 왜곡/변복조부(310)에서 복원된 최종 출력신호를 비교하여 전치 왜곡/변복조부(310)의 전치 왜곡부(100)를 적응적으로 동작시키기 위한 최적의 일함수를 찾아 상기 전치 왜곡부(100)로 입력시키게 된다.The digital signal processor 390 compares the digital input signal (I, Q) with the final output signal restored by the predistortion / modulation unit 310 to determine the predistortion unit 100 of the predistortion / modulation unit 310. The optimum work function for adaptive operation is found and input to the predistorter 100.
즉, 디지털 신호 프로세서(390)는 제1 위상 디지털 입력 신호(I)에 대한 전치 왜곡 일함수 및 상기 제2 위상 디지털 입력신호(Q)에 대한 전치 왜곡 일함수의 각 항의 계수를 갱신하여 전치 왜곡부(100)를 적응적으로 동작시킴으로써 대전력 증폭기의 비선형 특성을 개선시키게 된다.상기에서 디지털 IF 처리 블럭(400)은 QPSK 방식을 적용한 경우를 설명하였으나, QAM 방식을 적용하는 경우에도 동일한 동작이 가능하다.That is, the digital signal processor 390 updates the coefficients of each term of the predistortion work function for the first phase digital input signal I and the predistortion work function for the second phase digital input signal Q, thereby predistorting the predistortion. The adaptive operation of the unit 100 improves the nonlinear characteristics of the large power amplifier. [0050] Although the digital IF processing block 400 has described the case where the QPSK scheme is applied, the same operation is performed even when the QAM scheme is applied. It is possible.
상기에서 상세히 설명한 바와 같이 본 발명은 디지털 방식의 QPSK 또는 QAM 변조기를 구비함으로써 종래 선형화기에서 I채널과 Q채널을 각각 아날로그 신호로 변환한 후 아날로그 QPSK 또는 QAM 변조기를 사용하여 변복조함에 의해 발생하는 I,Q 채널 불평형에 의한 오류 또는 변조기 자체가 가지는 비선형 특성을 제거하여 대전력 증폭기의 비선형 특성을 개선할 수 있는 효과가 있다.As described in detail above, the present invention provides a digital QPSK or QAM modulator, which is generated by converting I and Q channels into analog signals, respectively, in a conventional linearizer, and then modulating and demodulating them using an analog QPSK or QAM modulator. Therefore, the nonlinear characteristic of the large power amplifier can be improved by removing the error caused by the Q channel unbalance or the nonlinear characteristic of the modulator itself.
Claims (5)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0058751A KR100408043B1 (en) | 2001-09-21 | 2001-09-21 | Predistortion type digital linearier with digital if circuit |
| US10/244,391 US20030058960A1 (en) | 2001-09-21 | 2002-09-17 | Predistortion type-linearized power amplification system using digital if technology |
| CNB02142487XA CN1230981C (en) | 2001-09-21 | 2002-09-20 | Precorrective linearized power amplifying system using digital IF technique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0058751A KR100408043B1 (en) | 2001-09-21 | 2001-09-21 | Predistortion type digital linearier with digital if circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030025620A KR20030025620A (en) | 2003-03-29 |
| KR100408043B1 true KR100408043B1 (en) | 2003-12-01 |
Family
ID=19714562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0058751A KR100408043B1 (en) | 2001-09-21 | 2001-09-21 | Predistortion type digital linearier with digital if circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030058960A1 (en) |
| KR (1) | KR100408043B1 (en) |
| CN (1) | CN1230981C (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101097859B1 (en) * | 2009-02-06 | 2011-12-23 | (주) 에이앤티에스 | Digital Linearizer For Transmitter Using Microwave Frequency |
| KR101318344B1 (en) * | 2012-01-11 | 2013-10-18 | 알.에프 에이치아이씨 주식회사 | linear Amplifying System with Digital Pre-Distortion using double frequency conversion |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19962340B4 (en) * | 1999-12-23 | 2005-11-03 | Robert Bosch Gmbh | Transmitter for sending signals via radio channels and method for transmitting signals via radio channels |
| US7248642B1 (en) | 2002-02-05 | 2007-07-24 | Andrew Corporation | Frequency-dependent phase pre-distortion for reducing spurious emissions in communication networks |
| US7197085B1 (en) | 2002-03-08 | 2007-03-27 | Andrew Corporation | Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks |
| US7266159B2 (en) * | 2002-03-08 | 2007-09-04 | Andrew Corporation | Frequency-dependent magnitude pre-distortion on non-baseband input signals for reducing spurious emissions in communication networks |
| US7139327B2 (en) * | 2002-06-10 | 2006-11-21 | Andrew Corporation | Digital pre-distortion of input signals for reducing spurious emissions in communication networks |
| US20060029154A1 (en) * | 2002-12-17 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | Distortion compensation device and distortion compensation method |
| US7720171B2 (en) * | 2003-06-13 | 2010-05-18 | Alcatel-Lucent Usa Inc. | Coefficient estimation method and apparatus |
| US7251293B2 (en) * | 2003-06-27 | 2007-07-31 | Andrew Corporation | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics |
| US7280612B2 (en) * | 2003-07-25 | 2007-10-09 | Zarbana Digital Fund Llc | Digital branch calibrator for an RF transmitter |
| US7197087B2 (en) * | 2004-07-09 | 2007-03-27 | Powerwave Technologies, Inc. | System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation |
| DE102006001650B4 (en) * | 2005-02-16 | 2010-12-23 | Infineon Technologies Ag | Signal processing device, use of the signal processing device and method for signal processing |
| EP1809053A1 (en) * | 2006-01-12 | 2007-07-18 | Siemens Aktiengesellschaft | Arrangement for combining the output signals from two base stations |
| DE102006023441A1 (en) * | 2006-03-17 | 2007-09-20 | Rohde & Schwarz Gmbh & Co. Kg | Transmitting device and method with digital control |
| US7439895B1 (en) * | 2006-12-28 | 2008-10-21 | Nortel Networks Limited | Linear amplifier using digital feedforward |
| US8160191B2 (en) * | 2008-12-01 | 2012-04-17 | Rockstar Bidco Lp | Correction of quadrature errors |
| KR101432100B1 (en) * | 2008-12-16 | 2014-08-21 | 에스케이텔레콤 주식회사 | Multi-Band Digital Pre-Distortion Repeater System and Control Method thereof |
| US8462881B2 (en) * | 2008-12-31 | 2013-06-11 | Ubidyne, Inc. | Method for digitally predistorting a payload signal and radio station incorporating the method |
| US20110235748A1 (en) * | 2010-03-26 | 2011-09-29 | Peter Kenington | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals |
| US20110235749A1 (en) * | 2010-03-26 | 2011-09-29 | Peter Kenington | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals |
| US20110235734A1 (en) * | 2010-03-26 | 2011-09-29 | Peter Kenington | Active antenna array having a single dpd lineariser and a method for predistortion of radio signals |
| KR101097846B1 (en) | 2010-09-01 | 2011-12-23 | 엘아이지넥스원 주식회사 | Device for improving output power of power amplifier, and power amplifier |
| KR101097847B1 (en) | 2010-09-01 | 2011-12-23 | 엘아이지넥스원 주식회사 | Device for improving droop of power amplifier, and power amplifier |
| US8711976B2 (en) | 2011-05-12 | 2014-04-29 | Andrew Llc | Pre-distortion architecture for compensating non-linear effects |
| US8433261B2 (en) | 2011-06-28 | 2013-04-30 | Harris Corporation | RF communications device with inverse function for coupler therein and related methods |
| CN103428157B (en) * | 2012-05-16 | 2016-08-10 | 京信通信系统（中国）有限公司 | The control method of a kind of radiofrequency signal and equipment |
| US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
| WO2018067969A1 (en) | 2016-10-07 | 2018-04-12 | Nanosemi, Inc. | Beam steering digital predistortion |
| WO2018156932A1 (en) | 2017-02-25 | 2018-08-30 | Nanosemi, Inc. | Multiband digital predistorter |
| US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
| US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
| US10931318B2 (en) * | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
| US11323188B2 (en) | 2017-07-12 | 2022-05-03 | Nanosemi, Inc. | Monitoring systems and methods for radios implemented with digital predistortion |
| US11303251B2 (en) | 2017-10-02 | 2022-04-12 | Nanosemi, Inc. | Digital predistortion adjustment based on determination of load condition characteristics |
| US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
| US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
| CN112640299A (en) * | 2018-05-25 | 2021-04-09 | 纳诺塞米有限公司 | Digital predistortion under varying operating conditions |
| US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
| US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
| CN117941250A (en) * | 2021-08-27 | 2024-04-26 | 华为技术有限公司 | Signal amplifying circuit, signal amplifying method and signal transmitter |
| CN116436539B (en) * | 2023-06-15 | 2023-10-03 | 中星联华科技（北京）有限公司 | Nonlinear calibration device and method for amplifier |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748678A (en) * | 1995-07-13 | 1998-05-05 | Motorola, Inc. | Radio communications apparatus |
| JPH11196140A (en) * | 1998-01-05 | 1999-07-21 | Hitachi Denshi Ltd | Power amplifier |
| KR20000013266A (en) * | 1998-08-06 | 2000-03-06 | 윤종용 | Mobile communication system power linear amplification device and method |
| JP2001060903A (en) * | 1999-08-20 | 2001-03-06 | Fujitsu General Ltd | Radio communication equipment |
| JP2001177585A (en) * | 1999-10-08 | 2001-06-29 | Hitachi Kokusai Electric Inc | Transmitter using non-linear distortion compensation circuit by negative feedback system |
| KR20020068441A (en) * | 2001-02-21 | 2002-08-27 | 주식회사 쏠리테크 | Device for Linearizing Power Amplifier with Predistortion in IF Band |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2257860B (en) * | 1991-07-06 | 1995-09-20 | Racal Communications Syst Ltd | Amplification systems |
| US5923712A (en) * | 1997-05-05 | 1999-07-13 | Glenayre Electronics, Inc. | Method and apparatus for linear transmission by direct inverse modeling |
| US6072364A (en) * | 1997-06-17 | 2000-06-06 | Amplix | Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains |
| US6078216A (en) * | 1998-03-31 | 2000-06-20 | Spectrian Corporation | Aliased wide band performance monitor for adjusting predistortion and vector modulator control parameters of RF amplifier |
| FI982738A (en) * | 1998-12-17 | 2000-06-18 | Nokia Networks Oy | Transmitter linearization |
| AU4146599A (en) * | 1999-05-25 | 2000-12-12 | Nokia Networks Oy | Linearisation and modulation device |
| US6798843B1 (en) * | 1999-07-13 | 2004-09-28 | Pmc-Sierra, Inc. | Wideband digital predistortion linearizer for nonlinear amplifiers |
| US6587514B1 (en) * | 1999-07-13 | 2003-07-01 | Pmc-Sierra, Inc. | Digital predistortion methods for wideband amplifiers |
| US6934341B2 (en) * | 2000-08-29 | 2005-08-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for plurality signal generation |
| GB2376581B (en) * | 2001-06-15 | 2005-03-09 | Wireless Systems Int Ltd | Control scheme for signal processing arrangement |
-
2001
- 2001-09-21 KR KR10-2001-0058751A patent/KR100408043B1/en not_active IP Right Cessation
-
2002
- 2002-09-17 US US10/244,391 patent/US20030058960A1/en not_active Abandoned
- 2002-09-20 CN CNB02142487XA patent/CN1230981C/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748678A (en) * | 1995-07-13 | 1998-05-05 | Motorola, Inc. | Radio communications apparatus |
| JPH11196140A (en) * | 1998-01-05 | 1999-07-21 | Hitachi Denshi Ltd | Power amplifier |
| KR20000013266A (en) * | 1998-08-06 | 2000-03-06 | 윤종용 | Mobile communication system power linear amplification device and method |
| JP2001060903A (en) * | 1999-08-20 | 2001-03-06 | Fujitsu General Ltd | Radio communication equipment |
| JP2001177585A (en) * | 1999-10-08 | 2001-06-29 | Hitachi Kokusai Electric Inc | Transmitter using non-linear distortion compensation circuit by negative feedback system |
| KR20020068441A (en) * | 2001-02-21 | 2002-08-27 | 주식회사 쏠리테크 | Device for Linearizing Power Amplifier with Predistortion in IF Band |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101097859B1 (en) * | 2009-02-06 | 2011-12-23 | (주) 에이앤티에스 | Digital Linearizer For Transmitter Using Microwave Frequency |
| KR101318344B1 (en) * | 2012-01-11 | 2013-10-18 | 알.에프 에이치아이씨 주식회사 | linear Amplifying System with Digital Pre-Distortion using double frequency conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030025620A (en) | 2003-03-29 |
| US20030058960A1 (en) | 2003-03-27 |
| CN1230981C (en) | 2005-12-07 |
| CN1411147A (en) | 2003-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408043B1 (en) | Predistortion type digital linearier with digital if circuit | |
| KR100326176B1 (en) | Apparatus and method for linearizing power amplification using predistortion and feedfoward method in rf communicaiton | |
| US8588332B2 (en) | Dynamic digital pre-distortion system | |
| US8351875B2 (en) | Distortion compensator, distortion compensation method, and transmitter | |
| US7145962B2 (en) | Predistortion digital linearizer and gain controlling method thereof | |
| US6587513B1 (en) | Predistorter | |
| RU2336628C2 (en) | Device and method of amplifier pre-distortion and autocalibration | |
| US7349490B2 (en) | Additive digital predistortion system employing parallel path coordinate conversion | |
| KR101126401B1 (en) | Digital Predistortion Apparatus and Method in Power Amplifier | |
| KR100959032B1 (en) | Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks | |
| JPH1013160A (en) | Method for correcting nonlinearity of amplifier and radio transmitter using the method | |
| JPH1032435A (en) | Method for correcting nonlinearity of amplifier and radio transmitter using the method | |
| GB2398683A (en) | An uncorrelated adaptive predistorter for an RF power amplifier in a mobile phone system | |
| US20050180526A1 (en) | Predistortion apparatus and method for compensating for a nonlinear distortion characteristic of a power amplifier using a look-up table | |
| JP2003513498A (en) | Adaptive linearization of power amplifiers | |
| US6307435B1 (en) | High power amplifier linearization method using modified linear-log model predistortion | |
| US20150236730A1 (en) | subtracting linear impairments for non-linear impairment digital pre-distortion error signal | |
| US6429740B1 (en) | High power amplifier linearization method using extended saleh model predistortion | |
| JPH0773243B2 (en) | Transmitter | |
| JP2004165900A (en) | Communication device | |
| JP3655851B2 (en) | Predistortion method and apparatus | |
| KR100251781B1 (en) | Apparatus and method for linearizing power amplifier in digital communication system | |
| KR100251385B1 (en) | Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation | |
| KR20020087503A (en) | Predistortion type digital linearizer and gain control method thereof | |
| JP2001057578A (en) | Linear compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131016 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141023 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |