KR100404229B1 - Manufacturing Methode for Semiconductor Chip - Google Patents
Manufacturing Methode for Semiconductor Chip Download PDFInfo
- Publication number
- KR100404229B1 KR100404229B1 KR10-2001-0005706A KR20010005706A KR100404229B1 KR 100404229 B1 KR100404229 B1 KR 100404229B1 KR 20010005706 A KR20010005706 A KR 20010005706A KR 100404229 B1 KR100404229 B1 KR 100404229B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chip
- adhesive
- grinding
- boundary
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
Abstract
본 발명은 DBG(Dicing Before Grinding) 공정법을 사용하여 웨이퍼를 연삭하고 칩 단위로 개별화시킬 때 웨이퍼의 각 칩에 가해지는 연삭기구의 물리적인 힘을 약화시켜 칩이 개별화될시, 칩핑이나 크랙 등을 방지하고 칩의 표면 또는 측벽에 이물질이 침투되지 않도록 하는 반도체 칩 제조방법을 제공한다.The present invention weakens the physical force of the grinding mechanism applied to each chip of the wafer when grinding the wafer and dividing the wafer into chips by using the DBG (Dicing Before Grinding) process, thereby chipping or cracking the chips. It provides a method for manufacturing a semiconductor chip that prevents and prevents foreign matter from penetrating the surface or sidewalls of the chip.
상기 목적을 달성하기 위하여 본 발명의 반도체 칩 제조방법은,The semiconductor chip manufacturing method of the present invention to achieve the above object,
웨이퍼에 소망하는 칩의 형태와 두께만큼 일부 절단한 경계슬롯을 형성하는 단계와,Forming boundary slots partially cut to the shape and thickness of a desired chip on the wafer,
상기 경계슬롯이 형성된 웨이퍼의 표면에 보호용 테이프를 부착하는 단계와,Attaching a protective tape to a surface of the wafer on which the boundary slot is formed;
상기 웨이퍼의 배면을 연삭하되 경계슬롯의 하단부가 절단되지 않도록 하여 상기 칩들이 개별화되기 직전까지 연삭하는 단계와,Grinding the back surface of the wafer but not cutting the lower end of the boundary slot until the chips are individualized;
상기 연삭된 웨이퍼의 배면에 익스팬딩 테이프를 부착하는 단계와,Attaching an expanding tape to the back side of the ground wafer,
상기 익스팬딩 테이프를 팽창시켜 칩을 개별화시키는 단계를 포함한다.Inflating the expanding tape to individualize the chip.
또한, 본 발명에 의하여 반도체 칩을 제조하는 다른방법은,In addition, another method of manufacturing a semiconductor chip according to the present invention,
웨이퍼에 소망하는 칩의 형태와 두께만큼 일부 절단하여 경계슬롯을 형성하는 단계와,Forming a boundary slot by partially cutting the wafer into the shape and thickness of a desired chip;
상기 웨이퍼의 표면에 접착제를 도포하되 상기 경계슬롯 내부로 접착제가 충진되도록 하는 단계와,Applying an adhesive to a surface of the wafer, wherein the adhesive is filled into the boundary slot;
상기 웨이퍼의 배면을 연삭하는 단계와,Grinding the back side of the wafer,
상기 웨이퍼의 배면에 마운팅 테이프를 부착하는 단계와,Attaching a mounting tape to the back side of the wafer,
마운팅 테이프가 부착된 웨이퍼의 표면 및 경계슬롯에 충진되어 있는 접착제를 제거하는 단계를 포함한다.Removing the adhesive filled in the surface and boundary slots of the wafer to which the mounting tape is attached.
상기 접착제는 포토 레지스트이거나 자외선에 노출되면 접착력이 약화되는 것을 특징으로 한다.The adhesive is characterized in that the adhesive strength is weakened when exposed to the photoresist or ultraviolet light.
Description
본 발명은 반도체 칩 제조방법에 관한 것으로서, 보다 상세하게는 DBG(Dicing Before Grinding) 방법을 채용하여 웨이퍼를 백 그라인딩한 후 반도체 칩을 개별화시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor chip, and more particularly, to a method for individualizing a semiconductor chip after back grinding a wafer by employing a DBG (Dicing Before Grinding) method.
반도체 웨이퍼에는 동일한 전기회로를 지닌 반도체 칩이 적게는 수십개에서 수백개까지 밀집되어 있으며, 상기 반도체 칩이 개별적으로 작동할 수 있기 위해서는 웨이퍼를 각 칩별로 분리시키는 공정이 필요하다.The semiconductor wafer is densely packed with tens to hundreds of semiconductor chips having the same electrical circuit. In order to operate the semiconductor chips individually, a process of separating the wafers into chips is required.
상기 웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 상기 원판형의 웨이퍼는 칩으로 제품화하기에는 부적합한 두께를 지니고 있다.The wafer is usually in the shape of a disc after the FAB (Fabrication) process and before proceeding to a package process, and the disc-shaped wafer has a thickness that is not suitable for commercialization into a chip.
통상 연삭되기 전의 웨이퍼 상태에서는 그 두께가 대략 25mil~30mil로 패키징하기에는 두껍기 때문에 상기 웨이퍼를 원하는 두께, 일례로 약 7mil로 가공, 패키지 공정시 본딩되는 칩의 방열성을 향상시키기 위해 웨이퍼 뒷면에 대한 연삭을 실시하게 된다.In the state of the wafer before grinding, the thickness of the wafer is about 25 mils to 30 mils thick, so the wafer is processed to a desired thickness, for example, about 7 mils, and grinding is performed on the back side of the wafer to improve the heat dissipation of the bonded chip during the packaging process. Will be implemented.
도 1a ~ 도 1c에는 종래 반도체 제조공정 중 웨이퍼를 칩단위로 개별화시킴에 있어서, DBG(Dicing Before Grinding) 방식을 채택한 웨이퍼를 도시하였다.1A to 1C illustrate wafers employing a DBG (Dicing Before Grinding) method in individualizing wafers on a chip basis in a conventional semiconductor manufacturing process.
도 1a를 참조하면, 상기 웨이퍼(1)는 칩단위로 개별화시킬 경계부위에 소망하는 칩의 두께만큼 미리 절단되어 다수의 경계슬롯(1a)이 형성되어 있다. 상기 경계슬롯(1a)을 형성하는 방법은 블레이드를 사용하여 기계적으로 할 수도 있고, 에칭공정으로 일부만 식각시킬 수 도 있다.Referring to FIG. 1A, the wafer 1 is cut in advance by the desired thickness of the chip at the boundary portion to be individualized on a chip-by-chip basis to form a plurality of boundary slots 1a. The method of forming the boundary slot 1a may be mechanically performed using a blade or may be partially etched by an etching process.
이와 같이 미리 절단(pre-sawing)된 웨이퍼(1)의 표면에 도 1b에 도시한 바와 같이 백 그라인딩(back grinding)시 표면의 오염을 방지하기 위하여 보호용 테이프(3)를 부착한다.A protective tape 3 is attached to the surface of the wafer 1 pre-sawed as described above in order to prevent contamination of the surface during back grinding, as shown in FIG. 1B.
상기와 같이 보호 테이프(3)가 부착된 웨이퍼(1)의 뒷면을 갈아내는 공정을 B/G(Back Grinding)이라 하는바, 상기 B/G 공정에 의해 웨이퍼(1)를 연삭해나가면, 웨이퍼의 절단면, 즉 경계슬롯(1a)의 하단면까지 도달했을 때 상기 웨이퍼(1)의 각 칩(2)들이 서로 분리되게 된다.As described above, the process of grinding the back surface of the wafer 1 to which the protective tape 3 is attached is called B / G (Back Grinding). When the wafer 1 is ground by the B / G process, the wafer Each chip 2 of the wafer 1 is separated from each other when the cut surface of the wafer 1 reaches the bottom surface of the boundary slot 1a.
도 1c는 상술한 과정을 거쳐 개별화된 칩(2)들이 보호 테이프(3)에 부착되어 있는 상태를 도시한 도면이다. 이와 같이 개별화된 칩(2)으로 구성된 웨이퍼(1)를 마운팅한 후 보호 테이프(3)를 분리하면, 각각의 칩들이 패키지 공정으로 진행된다.FIG. 1C is a view showing a state in which the individual chips 2 are attached to the protective tape 3 through the above-described process. After mounting the wafer 1 composed of the individualized chips 2 as described above, the protective tape 3 is removed, and each chip proceeds to a package process.
도 2 는 상기 도 1c의 단면도에서 'A'부분을 확대도시한 것으로, 전술한 공정에 의해 개별화된 칩과 칩의 경계인 경계슬롯(1a)을 도시한 단면도이다.FIG. 2 is an enlarged view of portion 'A' in the cross-sectional view of FIG. 1C, and is a cross-sectional view showing a boundary slot 1a that is a boundary between a chip and a chip separated by the above-described process.
도면에서 보는 바와 같이, 개별화된 양 칩의 에지부(2a)는 칩의 일부가 떨어져나가는 칩핑(chipping) 현상이 발생되거나 그 칩(2)의 측벽(2b)일부에 크랙(crack)이 발생되는 문제점이 발생한다.As shown in the figure, the chipping phenomenon in which a part of the chip is separated or chipping phenomenon occurs in the edge portion 2a of both chips, or a crack is generated in a part of the side wall 2b of the chip 2. A problem occurs.
상기 문제점이 발생되는 원인은 연삭기구(도시 생략)로 그라인딩하여 개별 칩으로 분리되는 순간에 연삭기구가 개별화될 칩의 하면을 압박하게 되는바 순간적으로 압박하는 힘에 의해 칩의 가장 취약한 부분인 에지부(2a)에 무리한 영향을 주어 칩핑이 나거나 측벽(2b)을 따라 크랙이 발생하게 되는 것이다.The problem is caused by grinding with a grinding mechanism (not shown), and the grinding mechanism is pressed at the bottom of the chip to be individualized at the moment the grinding mechanism is separated, the edge which is the weakest part of the chip by the momentary pressing force. Excessive influence on the portion (2a) is chipping or cracking along the side wall (2b).
또한, 백 그라인딩 공정 중에는 상기 연삭기구와 웨이퍼 면사이에 발생하는 열을 냉각해주거나 그 사이에서 발생되는 오염물질을 세척하기 위해 순수를 뿌려주는바, 상기 경계슬롯(1a)에서 칩의 측벽(2a) 사이로 분쇄된 실리콘 더스트(silicon dust)가 표면 장력에 의하여 측벽(2a)을 따라 칩의 표면까지 이동하게 된다.In addition, during the back grinding process, pure water is sprayed to cool the heat generated between the grinding mechanism and the wafer surface or to clean the contaminants generated therebetween, and the sidewalls 2a of the chip in the boundary slot 1a are disposed. The silicon dust crushed in between is moved by the surface tension along the side wall 2a to the surface of the chip.
이로 인하여 칩 표면이 오염되어 후 공정인 와이어 본딩 공정에서 와이어가 칩 표면에 제대로 본딩되지 못하거나 접속불량이 발생하는 등의 문제점이 발생되고 있다.As a result, the surface of the chip is contaminated, so that wires may not be properly bonded to the surface of the chip or a connection defect may occur in a wire bonding process.
본 발명은 상술한 종래 기술의 문제점들을 해결하기 위하여 안출된 발명으로서, DBG 공정법을 사용하여 웨이퍼를 연삭하고 칩 단위로 개별화시킬 때 웨이퍼의 각 칩에 가해지는 연삭기구의 물리적인 힘을 약화시켜 칩이 개별화될시, 칩핑이나 크랙 등을 방지하고 칩의 표면 또는 측벽에 이물질이 침투되지 않도록 하는 반도체 칩 제조방법을 제공하는 것을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and the chip is made by weakening the physical force of the grinding mechanism applied to each chip of the wafer when the wafer is ground and individualized into chips using the DBG process method. It is an object of the present invention to provide a method for manufacturing a semiconductor chip that prevents chipping, cracking, and the like and prevents foreign matter from penetrating the surface or sidewall of the chip.
도 1a 내지 도 1c는 종래 반도체 칩 제조방법을 단계별로 도시한 단면도.1A to 1C are cross-sectional views illustrating a conventional semiconductor chip manufacturing method step by step.
도 2 는 도 1c의 'A'를 확대도시한 단면도.FIG. 2 is an enlarged cross-sectional view of 'A' of FIG. 1C;
도 3a 내지 도 3e는 본 발명에 의한 반도체 칩 제조방법의 바람직한 일실시예를 단계별로 도시한 단면도.3A to 3E are cross-sectional views illustrating one exemplary embodiment of a method for manufacturing a semiconductor chip according to the present invention.
도 4a 내지 도 4e는 본 발명에 의한 반도체 칩 제조방법의 제 2 실시예를 도시한 단면도.4A to 4E are cross-sectional views showing a second embodiment of the method for manufacturing a semiconductor chip according to the present invention.
도 5a 내지 도 5e는 본 발명에 의한 반도체 칩 제조방법의 제 3 실시예를 도시한 단면도.5A to 5E are cross-sectional views showing a third embodiment of the method for manufacturing a semiconductor chip according to the present invention.
** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **
1: 웨이퍼 1a: 경계슬롯1: wafer 1a: boundary slot
2: 반도체 칩 2a: 칩의 에지(edge)2: semiconductor chip 2a: edge of the chip
3: 웨이퍼 보호용 테이프 32: 익스팬딩(expanding) 테이프3: wafer protection tape 32: expanding tape
42: 포토 레지스트 44: 자외선42: photoresist 44: ultraviolet
46: 마운팅 테이프 48: 플라즈마46: mounting tape 48: plasma
52: 접착제52: adhesive
상기 목적을 달성하기 위하여 본 발명의 반도체 칩 제조방법은,The semiconductor chip manufacturing method of the present invention to achieve the above object,
웨이퍼에 소망하는 칩의 형태에 맞도록 일정깊이 절단한 경계슬롯을 형성하는 단계와,Forming a boundary slot cut to a predetermined depth in accordance with a desired chip shape on the wafer,
상기 경계슬롯이 형성된 웨이퍼의 표면에 보호용 테이프를 부착하는 단계와,Attaching a protective tape to a surface of the wafer on which the boundary slot is formed;
상기 웨이퍼의 배면을 연삭하되 경계슬롯의 하단부가 절단되지 않도록 하여상기 칩들이 개별화되기 직전까지 연삭하는 단계와,Grinding the back surface of the wafer but not cutting the lower end of the boundary slot until the chips are individualized;
상기 연삭된 웨이퍼의 배면에 익스팬딩 테이프를 부착하는 단계와,Attaching an expanding tape to the back side of the ground wafer,
상기 익스팬딩 테이프를 팽창시켜 칩을 개별화시키는 단계를 포함한다.Inflating the expanding tape to individualize the chip.
또한, 본 발명에 의하여 반도체 칩을 제조하는 다른방법은,In addition, another method of manufacturing a semiconductor chip according to the present invention,
웨이퍼에 소망하는 칩의 형태와 두께만큼 일부 절단하여 경계슬롯을 형성하는 단계와,Forming a boundary slot by partially cutting the wafer into the shape and thickness of a desired chip;
상기 웨이퍼의 표면에 접착제를 도포하되 상기 경계슬롯 내부로 접착제가 충진되도록 하는 단계와,Applying an adhesive to a surface of the wafer, wherein the adhesive is filled into the boundary slot;
상기 웨이퍼의 배면을 연삭하는 단계와,Grinding the back side of the wafer,
상기 웨이퍼의 배면에 마운팅 테이프를 부착하는 단계와,Attaching a mounting tape to the back side of the wafer,
마운팅 테이프가 부착된 웨이퍼의 표면 및 경계슬롯에 충진되어 있는 접착제를 제거하는 단계를 포함한다.Removing the adhesive filled in the surface and boundary slots of the wafer to which the mounting tape is attached.
상기 접착제는 포토 레지스트 또는 자외선에 노출되면 접착력이 약화되는 것을 특징으로 한다.The adhesive is characterized in that the adhesive strength is weakened when exposed to photoresist or ultraviolet light.
본 발명의 구성에 대하여 첨부한 도면을 참조하면서 보다 상세하게 설명한다. 참고로 본 발명을 설명하기에 앞서, 설명의 중복을 피하기 위하여 종래 기술과 일치하는 부분에 대해서는 종래 도면부호를 그대로 인용하기로 한다.The structure of this invention is demonstrated in detail, referring an accompanying drawing. For reference, prior to describing the present invention, in order to avoid duplication of description, the same reference numerals will be used for the same parts as the prior art.
도 3a 내지 도 3e는 본 발명에 의한 반도체 형성방법의 바람직한 일실시예를 단계적으로 도시한 단면도이다.3A to 3E are cross-sectional views illustrating one exemplary embodiment of a method for forming a semiconductor according to the present invention.
도 3a는 수십에서 수백개의 칩(2)이 밀집되어 있는 반도체 웨이퍼(1)의 단면도로서, 도면의 절단부는 개별화시키고자하는 칩(2)과 칩(2)사이의 경계를 미리 원하는 크기와 깊이로 절단하여 경계슬롯(1a)을 형성한 단계를 도시하였다.FIG. 3A is a cross-sectional view of a semiconductor wafer 1 in which tens to hundreds of chips 2 are densely packed, and the cutouts in the drawing have a desired size and depth in advance for the boundary between the chips 2 and the chips 2 to be individualized. The step of cutting to form the boundary slot (1a) is shown.
도 3b에는 상기 경계슬롯(1a)이 형성된 반도체 웨이퍼(1)의 뒷면을 연삭하는 공정, 즉 백 그라인딩 공정 전에 연삭기구로 연삭하면서 발생되는 이물질에 대해서 웨이퍼의 표면을 보호하기 위하여 보호용 테이프(3)를 부착한 단계를 도시하였다.In FIG. 3B, a protective tape 3 is provided to protect the surface of the wafer against foreign substances generated while grinding the back surface of the semiconductor wafer 1 on which the boundary slots 1a are formed, that is, by grinding with a grinding mechanism before the back grinding process. Attached steps are shown.
도 3c는 연삭공정, 즉 백 그라인딩을 진행한 단계의 단면도로서, 웨이퍼(1)의 배면을 연삭기구로 연삭하되 경계슬롯(1a)의 하단면까지 연삭하지 않고 경계슬롯(1a)의 하단면 바로 직전까지 연삭하여 상기 칩(2)과 칩(2)이 분리되지 않을 정도로 연삭하는 단계이다.3C is a cross-sectional view of the grinding process, i.e., back grinding, in which the back surface of the wafer 1 is ground with a grinding mechanism but immediately before the bottom surface of the boundary slot 1a without grinding to the bottom surface of the boundary slot 1a. Grinding to the step that the chip 2 and the chip (2) is not enough to separate the grinding step.
도 3d는 상기 백 그라인딩이 완료된 웨이퍼(1)의 배면에 익스팬딩(expanding) 테이프(32)를 부착하는 공정으로서, 상기 익스팬딩 테이프(32)는 통상의 테이프이면서 접착력과 함께 소정의 인장성을 지니는 특성이 있다. 상기 익스팬딩 테이프(32)와 웨이퍼 보호용 테이프(3)는 동일 재질을 사용하여도 무방하다.3D is a process of attaching an expanding tape 32 to the back surface of the wafer 1 on which the back grinding is completed, wherein the expanding tape 32 is a conventional tape and has a predetermined tensile strength with adhesive force. It has a characteristic. The expanding tape 32 and the wafer protection tape 3 may use the same material.
도 3e의 단계에서는 상기 보호용 테이프(3)를 제거한 후 웨이퍼(1)의 배면에 부착한 익스팬딩 테이프(32)를 양측으로 팽창시켜 각 칩(2)과 칩(2)을 개별화시킨다. 이 때 상기 보호용 테이프(3)를 제거하지 않은 상태에서 익스팬딩 테이프(32)를 팽창시켜도 가능하다.In the step of FIG. 3E, after the protective tape 3 is removed, the expanding tape 32 attached to the back surface of the wafer 1 is expanded to both sides to separate each chip 2 and the chip 2. At this time, the expanding tape 32 may be expanded without removing the protective tape 3.
상기 익스팬딩 테이프(32)를 팽창시키는 방법으로는 도면에 도시된 바와 같이, 테이프의 양단에 바(34:bar)를 부착시키거나 도시하지는 않았으나 접착력이 강한 테이프를 부착시켜 양방향으로 잡아당길 수 있으며, 간편하게 상기 익스팬딩 테이프(32)의 양단부를 지그로 고정시켜 인장시키는 등 여러 가지 방법이 가능하다.As shown in the drawing, the expanding tape 32 may be expanded by attaching bars (34: bar) to both ends of the tape or by attaching a tape having a strong adhesive force, but not pulling in both directions. In addition, various methods such as tensioning by simply fixing both ends of the expanding tape 32 with a jig are possible.
상술한 방법을 적용하면, 연삭공정에서 연삭기구가 웨이퍼의 경계슬롯(1a)의 하단면을 연삭하지 않게 되므로 종전과 같이 개별화된 칩의 물리적으로 가장 취약한 부분인 에지(2a)에 손상을 주지 않게 된다. 이로 인해 칩핑이나 크랙 등을 방지할 수 있게 되며, 상기 연삭공정 중에는 경계슬롯(1a)의 내부 공간에 분쇄된 실리콘 더스트 등 이물질이 침투하지 못하게 되어 신뢰성을 확보할 수 있다.By applying the above-described method, the grinding mechanism does not grind the bottom surface of the wafer boundary slot 1a in the grinding process so as not to damage the edge 2a, the physically most vulnerable part of the individualized chip as before. do. As a result, chipping, cracking, and the like can be prevented, and during the grinding process, foreign substances such as silicon dust crushed into the inner space of the boundary slot 1a do not penetrate, thereby ensuring reliability.
또한, 연삭공정 중에 경계슬롯(1a)의 내부로 냉각 또는 세척을 위한 순수(pure water)가 침투할 수 없으므로 종래 순수의 표면장력에 의해 칩 표면으로 이물질이 침투하지 못하게 되어 와이어 본딩 등의 후공정을 원활하게 진행할 수 있고 그만큼 불량율을 감소시킬 수 있다.In addition, since the pure water for cooling or cleaning cannot penetrate into the boundary slot 1a during the grinding process, foreign matter does not penetrate into the chip surface due to the surface tension of the conventional pure water, and thus a post-process such as wire bonding. Can proceed smoothly and the failure rate can be reduced accordingly.
상기 본 발명에 의한 반도체 칩 제조방법의 일실시예는 경계슬롯(1a)의 하단면이 갈려나가지 않도록 하는 고난이도의 기술이 필요하지만, 이하 설명하는 실시예에서는 경계슬롯(1a)에 이물질이 들어가지 않도록 충진시킨 후 백 그라인딩후 상기 충진물을 제거하는 보다 안정적인 방법을 제안한다.One embodiment of the method for manufacturing a semiconductor chip according to the present invention requires a high level of technology to prevent the bottom surface of the boundary slot 1a from being divided. However, in the embodiments described below, foreign matter does not enter the boundary slot 1a. The present invention proposes a more stable method of removing the filler after back grinding after filling.
도 4a 내지 도 4e는 본 발명에 의한 반도체 칩 형성방법의 제 2 실시예를 단계별로 도시한 단면도이다.4A to 4E are cross-sectional views showing step-by-step embodiments of a method for forming a semiconductor chip according to the present invention.
도면을 참조하면, 도 4a는 전술한 바와 마찬가지로 다수의 칩(2)이 형성된 반도체 웨이퍼(1)를 취하고자 하는 칩의 형태와 깊이로 경계슬롯(1a)을 형성한 단계를 도시한 단면도이다.Referring to the drawings, FIG. 4A is a cross-sectional view showing the step of forming the boundary slots 1a in the shape and depth of the chip to take the semiconductor wafer 1 on which the plurality of chips 2 are formed, as described above.
도 4b는 상기와 같이 경계슬롯(1a)이 형성된 웨이퍼(1)의 표면에 접착제의 일종인 포토 레지스트(42)를 도포하는 단계를 도시한 단면도이다.4B is a cross-sectional view showing the step of applying a photoresist 42, which is a kind of adhesive, to the surface of the wafer 1 on which the boundary slot 1a is formed as described above.
상기 포토 레지스트(42)는 소정 온도에서 열을 가하여 변형될 수 있는 재질로서, 페이스트 형태로 웨이퍼(1)의 표면에 도포하게 되며, 상기 페이스트상의 포토 레지스트(42)는 웨이퍼상의 각 경계슬롯(1a)에 골고루 스며들고 경계슬롯(1a)을 전부 채운 후에는 웨이퍼의 표면을 따라 도포된다.The photoresist 42 is a material that can be deformed by applying heat at a predetermined temperature. The photoresist 42 is applied to the surface of the wafer 1 in the form of a paste, and the paste-like photoresist 42 is formed at each boundary slot 1a on the wafer. After spreading evenly and filling the boundary slot (1a) is applied along the surface of the wafer.
상기 포토 레지스트(42)는 접착력을 지니는 특성이 있으므로 마치 일실시예의 웨이퍼 보호용 테이프(3: 도 1b 참조)와 같은 역할을 할 수 있게 된다.Since the photoresist 42 has an adhesive property, the photoresist 42 may serve as a wafer protection tape 3 (see FIG. 1B) of an embodiment.
상기와 같은 포토 레지스트(42)가 웨이퍼(1)의 경계슬롯(1a)과 표면에 도포된 이후 도 4c에 도시된 바와 같이 웨이퍼(1)의 배면을 연삭하는 백 그라인딩 공정이 진행된다. 상기 연삭공정에 의해 웨이퍼(1)의 배면이 제거되는바, 경계슬롯(1a)의 하단면까지 연삭되어 상기 웨이퍼에(1)서 칩(2)과 칩(2)들이 분리된다.After the photoresist 42 is applied to the boundary slot 1a and the surface of the wafer 1, a back grinding process of grinding the back surface of the wafer 1 is performed as shown in FIG. 4C. The back surface of the wafer 1 is removed by the grinding process, and the chip 2 and the chips 2 are separated from the wafer 1 by grinding to the bottom surface of the boundary slot 1a.
외관상으로는 칩(2)과 칩(2)들이 분리되어 있으나, 상기 칩(2)들은 경계슬롯(1a)에 함입된 포토 레지스트(42)에 의해 서로 고착되어 있으므로 운반이 용이할 뿐 아니라 웨이퍼(1)의 표면을 상기 포토 레지스트(42)가 덮고 있으므로 연삭공정시 표면 오염이 방지된다.Apparently, the chip 2 and the chip 2 are separated from each other, but the chips 2 are fixed to each other by the photoresist 42 embedded in the boundary slot 1a, so that the chip is easily transported and the wafer ( Since the photoresist 42 covers the surface of 1), surface contamination is prevented during the grinding process.
도 4d는 상기 포토 레지스트(42)에 의해 고착된 칩 어셈블리의 배면에 마운팅 테이프(46)를 부착하고 상기 칩 어셈블리의 표면을 플라즈마(48)로 에칭하는 단계이다. 상기 플라즈마(48)는 칩의 성분인 실리콘(Si)과는 반응하지 않고 칩의 표면과 그 사이에 도포된 포토 레지스트(42)에만 반응한다.4D is a step of attaching a mounting tape 46 to the back of the chip assembly secured by the photoresist 42 and etching the surface of the chip assembly with plasma 48. The plasma 48 does not react with silicon (Si), which is a component of the chip, but only with the photoresist 42 applied to and between the surface of the chip.
일례로 포토 레지스트(42)의 성분에 따라 차이가 있으나, 상기 플라즈마 가스(48)의 성분을 구성할 때 SF6:N2O의 비율을 1:9로 하게 되면, 이 플라즈마 가스(48)는 웨이퍼 칩과는 반응하지 않으면서, 포토 레지스트(42)에만 반응하여 칩(2)의 표면과 칩과 칩사이의 포토 레지스트(42)를 제거하게 된다.For example, although there are differences depending on the components of the photoresist 42, when the ratio of SF 6 : N 2 O is 1: 9 when constituting the components of the plasma gas 48, the plasma gas 48 is It reacts only with the photoresist 42 without reacting with the wafer chip to remove the photoresist 42 between the surface of the chip 2 and the chip and the chip.
도 4e는 상기 플라즈마 가스(48) 에칭에 의해 포토 레지스트(42)가 제거되어 반도체 칩(2)들이 개별화된 단계를 도시한 단면도이다. 마운팅 테이프(46)위에 접착되어 있는 칩들은 각각 분리되어 다음공정으로 진행한다.4E is a cross-sectional view illustrating the steps in which the photoresist 42 is removed by etching the plasma gas 48 so that the semiconductor chips 2 are individualized. The chips adhering on the mounting tape 46 are separated and proceed to the next process.
도 5a에서 도 5e는 본 발명에 의한 반도체 칩 형성방법의 제 3 실시예를 단계별로 도시한 단면도이다.5A to 5E are cross-sectional views illustrating a third embodiment of a method for forming a semiconductor chip according to the present invention.
도 5a는 본 발명에 의해 제 1, 제 2 실시예와 같이 웨이퍼의 일부를 절단하여 경계슬롯(1a)을 형성하는 단계를 도시한 단면도이다.Fig. 5A is a cross-sectional view showing a step of forming a boundary slot 1a by cutting a part of a wafer as in the first and second embodiments according to the present invention.
도 5b는 상기 웨이퍼(1)의 경계슬롯(1a)의 내부와 그 표면위로 접착제(52)를 도포하는 단계를 도시한 단면도로서, 상기 접착제(52)는 열압착이 가능하여 상온에서는 그 접착력이 뛰어나지만, 소정 온도의 자외선에 노출되면 접착력이 급격히 약화되는 특성을 지니고 있다.FIG. 5B is a cross-sectional view illustrating the step of applying the adhesive 52 to the inside of the boundary slot 1a of the wafer 1 and on the surface thereof, wherein the adhesive 52 is thermocompressed so that its adhesive force is maintained at room temperature. Although excellent, the adhesive force is rapidly weakened when exposed to ultraviolet rays at a predetermined temperature.
도 5c는 상기 웨이퍼(1)의 배면을 백 그라인딩 공정에 의해 연삭하는 단계를 도시한 단면도이다.5C is a cross-sectional view showing a step of grinding the back surface of the wafer 1 by a back grinding process.
도 5d는 상기 칩(2)이 개별화된 웨이퍼(1)의 연삭된 배면에 마운팅 테이프(46)를 부착하고, 상기 웨이퍼(1)의 표면과 경계슬롯(1a)에 도포된접착제(52)를 제거하는 단계를 도시한 단면도이다.5D shows the mounting tape 46 attached to the ground back surface of the wafer 1 in which the chip 2 is individualized, and the adhesive 52 applied to the surface of the wafer 1 and the boundary slot 1a. It is sectional drawing which shows the step of removing.
상기 접착제(52)를 제거할 때는 소정 온도의 자외선(44)을 조사하거나 열기 건조(baking)시켜 접착제(52)의 접착력을 약화시킨다. 즉, 상기 접착제(52)에 자외선(44)을 조사하거나 열기로 건조시키면, 상기 접착제(52)의 접착력이 약화되면서 칩의 실리콘(Si) 계면과 부분분리가 발생된다.When the adhesive 52 is removed, the adhesive force of the adhesive 52 is weakened by irradiating ultraviolet rays 44 at a predetermined temperature or by hot drying. That is, when the ultraviolet ray 44 is irradiated to the adhesive 52 or dried by hot air, the adhesive force of the adhesive 52 is weakened, and the silicon (Si) interface and partial separation of the chip are generated.
상기 부분분리된 접착제(52)를 완전히 분리할 때는 도 5e에 도시한 것처럼 상기 마운팅 테이프(46)를 양쪽으로 익스팬딩시킴으로써, 칩(2)과 칩(2)사이가 완전히 분리되며, 분리된 칩(2)을 떼어내어 다음 공정으로 진행한다.When the partially separated adhesive 52 is completely separated, the mounting tape 46 is expanded to both sides as shown in FIG. 5E, so that the chip 2 and the chip 2 are completely separated from each other. (2) is removed and it advances to the next process.
웨이퍼를 백 그라인딩할 때 물리적으로 취약한 칩의 에지부분을 백 그라인딩 하지 않음으로 인해 칩핑을 방지하고 연삭기구가 웨이퍼 표면으로 압박하는 힘이 줄어들게 되므로 칩에 발생되던 크랙 등을 방지할 수 있다.By not grinding the edges of the physically vulnerable chip when grinding the wafer, it prevents chipping and reduces the force that the grinding mechanism presses on the surface of the wafer, thereby preventing cracks generated on the chip.
칩과 칩의 경계부인 경계슬롯이 연삭기구에 의해 연삭되지 않고, 혹은 접착제로 충진되어 연삭시 접착제에 의하여 칩의 측벽이나 칩의 표면이 오염되는 것을 방지하고, 상기 접착제를 플라즈마로 에칭하거나 자외선으로 접착력을 약화시켜 제거함으로써 신뢰성이 향상된다.The boundary slot, which is the boundary between the chip and the chip, is not ground by the grinding mechanism or filled with the adhesive to prevent contamination of the side wall of the chip or the surface of the chip by the adhesive during grinding, and the adhesive is etched by plasma or ultraviolet rays. Reliability is improved by weakening and removing the adhesive force.
상기에서 본 발명의 특정한 실시 예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.Although specific embodiments of the present invention have been described and illustrated above, it is obvious that the present invention may be variously modified and implemented by those skilled in the art.
이와 같이 변형된 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 이와 같은 변형된 실시 예들은 본 발명에 기술된특허청구범위 안에 속한다 해야 할 것이다.Such modified embodiments should not be individually understood from the technical spirit or the prospect of the present invention, and such modified embodiments should fall within the claims described in the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0005706A KR100404229B1 (en) | 2001-02-06 | 2001-02-06 | Manufacturing Methode for Semiconductor Chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0005706A KR100404229B1 (en) | 2001-02-06 | 2001-02-06 | Manufacturing Methode for Semiconductor Chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020065272A KR20020065272A (en) | 2002-08-13 |
| KR100404229B1 true KR100404229B1 (en) | 2003-11-03 |
Family
ID=27693489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0005706A KR100404229B1 (en) | 2001-02-06 | 2001-02-06 | Manufacturing Methode for Semiconductor Chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100404229B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101458143B1 (en) * | 2006-03-01 | 2014-11-05 | 씬 머티리얼즈 아게 | Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement |
| KR100863333B1 (en) * | 2007-06-27 | 2008-10-15 | 주식회사 효광 | Method for treating substrate and chip manufactured thereby |
| KR101277999B1 (en) * | 2011-10-13 | 2013-06-27 | 주식회사 네패스 | Method of fabricating semiconductor chip |
| KR101293595B1 (en) * | 2011-11-07 | 2013-08-13 | 디에이치케이솔루션(주) | Method for dicing wafer and device manufactured thereby |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824457A (en) * | 1996-10-02 | 1998-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Use of WEE (wafer edge exposure) to prevent polyimide contamination |
| JP2000208446A (en) * | 1999-01-19 | 2000-07-28 | Fujitsu Ltd | Manufacture of semiconductor device and semiconductor manufacturing apparatus |
-
2001
- 2001-02-06 KR KR10-2001-0005706A patent/KR100404229B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824457A (en) * | 1996-10-02 | 1998-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Use of WEE (wafer edge exposure) to prevent polyimide contamination |
| JP2000208446A (en) * | 1999-01-19 | 2000-07-28 | Fujitsu Ltd | Manufacture of semiconductor device and semiconductor manufacturing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020065272A (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100950823B1 (en) | Semiconductor device and manufacturing method therefor | |
| US5605489A (en) | Method of protecting micromechanical devices during wafer separation | |
| TWI323931B (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| KR20190140967A (en) | Treated Stacking Dies | |
| EP1522099A1 (en) | Method and wafer for maintaining ultra clean bonding pads on a wafer | |
| US20100327421A1 (en) | Ic package design with stress relief feature | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| JP4867627B2 (en) | Manufacturing method of semiconductor device | |
| KR100404229B1 (en) | Manufacturing Methode for Semiconductor Chip | |
| JP2013120767A (en) | Semiconductor device manufacturing method | |
| JP2001176898A (en) | Method for manufacturing semiconductor package | |
| JP2000173952A (en) | Semiconductor device and its manufacture | |
| JPH0574934A (en) | Method for forming thin chip | |
| US11235971B2 (en) | Singulation of wafer level packaging | |
| JP4382419B2 (en) | Epitaxial layer separation method for semiconductor device | |
| JP2003243344A (en) | Method of manufacturing semiconductor device | |
| JP2010135565A (en) | Semiconductor device and production process of the same | |
| KR100486241B1 (en) | Semiconductor package for preventing of particle contamination and assembly method thereof | |
| KR100594316B1 (en) | Expanding tape attached to back side of wafer | |
| KR100681264B1 (en) | Electronic device package and method for fabricating the same | |
| JP4470171B2 (en) | Semiconductor chip, manufacturing method thereof and use thereof | |
| JPH0774328A (en) | Soi substrate | |
| KR100688064B1 (en) | Method for manufacturing flip chip package using UV-curable tape | |
| JP2005057280A (en) | High-reliability chip scale package | |
| JP2004335776A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 16 |