KR100401129B1

KR100401129B1 - A Digital Block Design Of Bus Arbitration In IEEE1394 Transceiver

Info

Publication number: KR100401129B1
Application number: KR10-2001-0021338A
Authority: KR
Inventors: 박광로; 송영준; 박성희
Original assignee: 한국전자통신연구원
Priority date: 2001-04-20
Filing date: 2001-04-20
Publication date: 2003-10-10
Also published as: KR20020081887A

Abstract

본 발명은 IEEE 1394 트랜시버에 관한 것으로, 데이터 수신용 수신단(Data_Rx Strb_Rx)과, 버스 중재 신호 수신용 수신단(Arb_A_Rx, Arb_B_Rx)과, 데이터 신호와 버스 중재 신호(Data_Tx/Arb_B_Tx, Strb_Tx/Arb_A_Tx)를 연결된 다른 노드로 각각 전송하기 위한 두 개의 드라이버와, 그리고 상기 데이터 및 버스 중재 신호 송수신 제어 및 상기 드라이버를 제어하는 버스 중재 로직으로 구성된 IEEE 1394 트랜시버를 통한 각 노드에서의 버스 자동 구성 및 버스 중재 방법이 제공되는데, 상기 방법은, 상기 버스 중재 신호 수신용 수신단을 통해 수신되는 신호의 "0" 과 "1" 두 논리 상태와 상기 버스 중재 신호(Arb_A/B_Tx)가 전송되는 포트의 선 상태(line state)에 따른 소정의 디코딩 규칙에 따라 버스 자동 구성 또는 버스 중재를 수행하는 것을 특징으로 하여, 선로 상태 해석시 노드의 현재 상태(state)를 구분하여 해석토록 함으로써, 선로 상태의 부정확한 수신에서도, 해석 오류 발생률을 감소시킬 수 있는 효과가 있다.The present invention relates to an IEEE 1394 transceiver, comprising: a data receiving receiver (Data_Rx Strb_Rx), a bus arbitration receiving receiver (Arb_A_Rx, Arb_B_Rx), a data signal and a bus arbitration signal (Data_Tx / Arb_B_Tx, Strb_Tx / Arb_A_Tx) A bus autoconfiguration and bus arbitration method is provided at each node through an IEEE 1394 transceiver comprising two drivers for transmitting to another node, and control of the data and bus arbitration signal transmission and reception and bus arbitration logic controlling the driver. The method includes two logic states of "0" and "1" of the signal received through the receiving end for receiving the bus arbitration signal and a line state of a port to which the bus arbitration signal Arb_A / B_Tx is transmitted. Bus automatic configuration or bus arbitration according to a predetermined decoding rule according to the present invention. By the separation of the ever analysis (state), in the incorrect reception of the line status, there is an effect that it is possible to reduce the analysis error rate.

Description

AEIEE 13.3 Digital Implementation of Bus Arbitration in a Transceiver {A Digital Block Design Of Bus Arbitration In IEEE1394 Transceiver}

본 발명은 IEEE 1394 트랜시버내 버스 중재기에 관한 것으로, 특히, 버스 중재기 블록의 디지털 구현을 위한 것으로, 종래 아날로그 방식으로 설계된 IEEE 1394 트랜시버와도 호환이 가능하며 버스 중재 과정에서는 버스 중재 신호 수신시 논리 0과 논리 1 두 상태만을 이용하여 디코딩하는 방식을 사용하는 버스 중재기 블록의 디지털 구현 방법에 관한 것이다.The present invention relates to a bus arbiter in an IEEE 1394 transceiver, and more particularly, to a digital implementation of a bus arbiter block, which is also compatible with IEEE 1394 transceivers designed in a conventional analog manner, and in the case of bus arbitration, logic for receiving bus arbitration signals. The present invention relates to a digital implementation method of a bus arbiter block using a decoding method using only two states of 0 and logic 1.

IEEE 1394 버스는 컴퓨터와 멀티미디어 A/V기기 그리고 CD, DVD와 같은 대용량의 저장매체들간 고속으로 데이터를 전송하기 위해 제안된 고성능 직렬 버스 인터페이스 표준이다. 실시간으로 멀티미디어 데이터를 압축 없이 전송할 수 있는 100∼400Mbps의 대역폭으로 규정되며, 노드간 전송거리는 4.5M를 지원하고, P1394b의 경우 3.2Gbps 전송대역과 100M의 노드간 전송거리를 규정하여 현재 홈 네트워크와 관련된 DAVIC 표준에 규정된 1Gbps 전송대역에 만족하게 된다.The IEEE 1394 bus is a proposed high performance serial bus interface standard for high speed data transfer between computers, multimedia A / V devices, and large storage media such as CDs and DVDs. It is defined as a bandwidth of 100 ~ 400Mbps that can transmit multimedia data in real time without compression, and the transmission distance between nodes supports 4.5M, and the P1394b defines the 3.2Gbps transmission band and the transmission distance between nodes of 100M in order to The 1 Gbps transmission band specified in the relevant DAVIC standard is satisfied.

IEEE 1394와 기존의 다른 PC 인터페이스와 구분되는 특징을 좀 더 살펴보면 다음과 같다. 첫째, 직렬 버스이기에 저장매체에 사용되는 IDE 혹은 SCSI의 병렬 인터페이스에 비해 장거리 전송이 가능하며, 400Mbps의 고속 데이터 전송을 규격화하였기에 PC 주변기기뿐만 아니라 가전 및 AV 기기들간의 네트워크에 적합한 버스 표준이다. 둘째로, 기존 버스 표준들이 비동기 전송만을 허용하는데 반해 등시 전송도 지원하여 전송의 리얼타임성을 보증하기 때문에 동영상 데이터 전송에 적합한 특징을 갖는다. 마지막으로 USB의 경우도 현재 100Mbps대역에 등시 전송도 지원하지만 IEEE 1394 버스는 USB가 PC 베이스의 네트워크 환경만을 지원하는데 반해, 모든 노드들은 네트워크의 루트로 동작 가능하고 63개의 노드까지 지원하는 등 네트워크 환경에 적합한 특징을 가지며, IEEE 1394 버스 표준은 PC 인터페이스뿐 아니라 홈 네트워킹과 같은 소규모 네트워크 구성에 유력한 미디어이다.The following are the features that distinguish the IEEE 1394 from other PC interfaces. First, since it is a serial bus, it is possible to transmit long distances compared to the parallel interface of IDE or SCSI used for storage media, and standardized high-speed data transmission of 400Mbps, which is a suitable bus standard for networks between home appliances and AV devices as well as PC peripherals. Secondly, while the existing bus standards allow only asynchronous transmission, it supports isochronous transmission, which ensures the real-time transmission. Lastly, USB also supports isochronous transmission in 100Mbps, but IEEE 1394 bus supports only PC-based network environment, whereas all nodes can operate as root of network and support up to 63 nodes. Appropriate for the environment, the IEEE 1394 bus standard is the leading medium for small network configurations such as home networking as well as PC interfaces.

따라서, 고속 데이터 전송에 적합할 뿐만 아니라 직렬 버스이기에 비교적 원거리통신이 가능하게 되며, IEEE 1394 표준에 규정된 알고리즘에 의해 네트워크를 구축할 수 있어 홈 네트워크의 백본 네트워크 혹은 PC와 DTV 및 A/V기기간 클러스터링 네트워크를 구성할 미디어로 주목받고 있다.Therefore, it is not only suitable for high speed data transmission but also relatively long distance communication because it is a serial bus, and the network can be established by the algorithm specified in the IEEE 1394 standard, so that the backbone network of a home network or PC, DTV and A / V periods It is attracting attention as a medium for forming a clustering network.

그런데, IEEE 1394 버스는 데이터 패킷 전송시 반이중으로, 0과 1의 두 상태를 이용하여 전송한다. 그러나, 버스 자동 구성 및 버스 중재 기간에는 케이블의 선로 상태(line state)를 이용하여 양방향으로 신호를 주고받으며, 이는 Z, 0, 1의 세 가지 상태를 가지고 있다. 즉, 종래의 IEEE 1394 버스는 데이터 패킷을 송수신 받기 위해 0과 1의 두 논리 상태를 이용하고, 버스 자동 구성 및 버스 중재시에는 이와는 달리 논리 0, 논리 1, 그리고 논리 Z의 세 상태의 신호를 송수신하게 된다.However, the IEEE 1394 bus is half-duplex when transmitting data packets, and is transmitted using two states of 0 and 1. However, during bus autoconfiguration and bus arbitration, signals are sent and received in both directions using the cable's line state, which has three states: Z, 0, and 1. In other words, the conventional IEEE 1394 bus uses two logic states, 0 and 1, to receive and receive data packets.In the case of bus autoconfiguration and bus arbitration, the signals of the three states of logic 0, logic 1, and logic Z are different. Send and receive

한편, IEEE 1394 버스를 채택한 노드는 시스템에 연결시 자동으로 트리 구조로 구성하고, 물리 ID를 할당하며, 이 경우 버스 리셋, 트리 식별, 자기 식별의 세 과정을 통해 시스템을 구성한다. 이 과정을 버스 자동 구성 과정이라 하며, 전송하려는 데이터가 있는 경우 노드는 버스의 사용권을 얻기 위한 버스 중재를 수행한다.On the other hand, a node adopting the IEEE 1394 bus automatically configures a tree structure, assigns a physical ID, and configures the system through three processes of bus reset, tree identification, and self identification. This process is called bus autoconfiguration, and if there is data to be transmitted, the node performs bus arbitration to license the bus.

이의 동작은 도 1의 IEEE 1394 물리층의 포트 인터페이스 블록과 중재 회로에서 수행하게 된다. 데이터 패킷 송수신시와 달리 시스템 자동 구성을 위한 과정과 버스 중재 과정에서는 양방향으로 아날로그 0, 1, Z의 선로 상태를 주고받게 된다.This operation is performed in the port interface block and the arbitration circuit of the IEEE 1394 physical layer of FIG. Unlike the data packet transmission and reception, the process of automatic system configuration and bus arbitration process send and receive analog 0, 1, Z line in both directions.

도 1에 도시된 IEEE 1394의 포트 인터페이스와 중재 로직을 살펴보면, 데이터 수신을 위한 Data_Rx, Strb_Rx 수신단과, 버스 중재 신호 수신을 위한 Arb_A_Rx, Arb_B_Rx 수신단 그리고 데이터 신호와 버스 중재 신호를 연결된 다른 노드로 전송하기 위한 두 개의 드라이버와 이를 제어하는 버스 중재 로직으로 구성된다.Referring to the port interface and arbitration logic of the IEEE 1394 shown in FIG. 1, the Data_Rx and Strb_Rx receivers for receiving data, the Arb_A_Rx and Arb_B_Rx receivers for receiving bus arbitration signals, and the data and bus arbitration signals are transmitted to the connected nodes. It consists of two drivers and bus arbitration logic to control them.

한편, 버스 중재 송수신시 전송되는 선로 상태 신호(line state signal) 전송은 클럭 정보를 포함하지 않으나, 두 포트를 통해 일반 데이터 전송보다는 길게 안정된 상태를 유지한다. 스트로브(strobe)와 데이터 수신기의 각 중재 비교기 쌍은 Z, 0, 1의 논리 상태를 검출한다. 그러나, 논리 Z의 상태를 사용하기 때문에 데이터, 스트로브 수신기뿐만 아니라 추가적인 두 중재 비교기의 아날로그 회로를 필요로 하게 되며, 포트를 통해 출력 상태를 상대적으로 오래 유지 시켜야 한다.Meanwhile, the line state signal transmission during bus arbitration transmission and reception does not include clock information, but maintains a stable state longer than general data transmission through two ports. Each intervention comparator pair of the strobe and data receiver detects a logic state of Z, 0, 1. However, using the state of logic Z requires not only data, the strobe receiver, but also the analog circuitry of two additional arbitration comparators, and the output state must be kept relatively long through the port.

본 발명은 상기 종래 IEEE 1394 트랜시버에서의 버스 중재 방법에서 존재하는 단점을 해결하기 위해 안출된 것으로, 데이터 패킷 송수신시에는 종래에서와 같이 "0"과 "1" 사용하지만, 버스 자동 구성 및 버스 중재시에는 종래의 "0", "1", 및 "z" 세 논리 중 "z"를 사용하지 않고 "0"과 "1"로만 사용하는 디코딩 알고리즘을 통해 종래 표준과의 호환성을 유지하면서 논리 회로의 크기를 줄일 수 있고 동작 오류를 최대한 피할 수 있는 IEEE 1394 트랜시버에서의 버스 자동 구성 및 버스중재 방법 및 그러한 IEEE 1394 트랜시버를 이용한 IEEE 1394 시스템을 제공하는데 목적이 있다.The present invention has been made to solve the shortcomings in the conventional method of bus arbitration in the IEEE 1394 transceiver. When transmitting and receiving data packets, "0" and "1" are used as in the prior art, but bus autoconfiguration and bus arbitration are used. Is a logic circuit that maintains compatibility with conventional standards through a decoding algorithm that uses only "0" and "1" instead of "z" among the three logics of "0", "1", and "z". An object of the present invention is to provide an automatic bus configuration method and a bus arbitration method in an IEEE 1394 transceiver capable of reducing the size of the PC and to minimize an operation error, and an IEEE 1394 system using such an IEEE 1394 transceiver.

도 1은 종래 IEEE 1394 포트 인터페이스 블록과 그를 제어하는 버스 중재 블록의 블럭도이고,1 is a block diagram of a conventional IEEE 1394 port interface block and a bus arbitration block controlling the same;

도 2는 본 발명의 적절한 실시예에 따른 IEEE 1394 인터페이스를 통해 네트웍을 자동으로 재구성시 사용되는 버스 자동 구성 흐름도이고,2 is a bus automatic configuration flow chart used when automatically reconfiguring a network through an IEEE 1394 interface according to an embodiment of the present invention;

도 3은 본 발명의 적절한 실시예에 따른 버스 리셋을 위한 버스 리셋 단계 상태도이고,3 is a state diagram of a bus reset phase for bus reset in accordance with a preferred embodiment of the present invention;

도 4는 본 발명의 적절한 실시예에 따른 노드들의 트리 구성을 위한 트리 식별 과정 상태도이고,4 is a diagram illustrating a tree identification process for constructing a tree of nodes according to an embodiment of the present invention;

도 5는 본 발명의 적절한 실시예에 다른 새로운 노드 ID를 할당하기 위한 자기 식별 과정 상태도이며,5 is a state diagram of a self-identification process for allocating a new node ID to an appropriate embodiment of the present invention.

도 6은 본 발명의 적절한 실시예에 따른 중재를 통한 효율적인 데이터 전송을 위한 버스 중재 과정 상태도이다.6 is a state diagram of a bus arbitration process for efficient data transmission through arbitration according to an embodiment of the present invention.

본 발명의 적절한 실시예에 따르면, 데이터 수신용 수신단(Data_Rx Strb_Rx)과, 버스 중재 신호 수신용 수신단(Arb_A_Rx, Arb_B_Rx)과, 데이터 신호와 버스 중재 신호(Data_Tx/Arb_B_Tx, Strb_Tx/Arb_A_Tx)를 연결된 다른 노드로 각각 전송하기 위한 두 개의 드라이버와, 그리고 상기 데이터 및 버스 중재 신호 송수신 제어 및 상기 드라이버를 제어하는 버스 중재 로직으로 구성된 IEEE 1394 트랜시버를 통한 각 노드에서의 버스 자동 구성 및 버스 중재 방법이 제공되는데, 상기 방법은, 상기 버스 중재 신호 수신용 수신단을 통해 수신되는 신호의 "0" 과 "1" 두 논리 상태와 상기 버스 중재 신호(Arb_A/B_Tx)가 전송되는 포트의 선 상태(line state)에 따른 소정의 디코딩 규칙에 따라 버스 자동 구성 또는 버스 중재를 수행하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, a data receiving receiver Data_Rx Strb_Rx, a bus arbitration receiving receiver Arb_A_Rx, Arb_B_Rx, and another data signal and bus arbitration signals Data_Tx / Arb_B_Tx, Strb_Tx / Arb_A_Tx are connected. A bus autoconfiguration and bus arbitration method is provided at each node through an IEEE 1394 transceiver comprising two drivers for transmitting to a node, and bus control logic for controlling the data and bus arbitration signals and controlling the driver. The method may include two logic states of "0" and "1" of a signal received through the bus arbitration receiving terminal and a line state of a port to which the bus arbitration signal Arb_A / B_Tx is transmitted. Bus autoconfiguration or bus arbitration may be performed according to a predetermined decoding rule.

본 발명의 더 다른 실시예에 따르면, 데이터 수신용 수신단(Data_Rx Strb_Rx)과, 버스 중재 신호 수신용 수신단(Arb_A_Rx, Arb_B_Rx)과, 데이터 신호와 버스 중재 신호(Data_Tx/Arb_B_Tx, Strb_Tx/Arb_A_Tx)를 연결된 다른 노드로 각각 전송하기 위한 두 개의 드라이버와, 그리고 상기 데이터 및 버스 중재 신호 송수신 제어 및 상기 드라이버를 제어하는 버스 중재 로직 및 포트 인터페이스로 구성되어 노드간 버스 자동 구성 및 버스 중재를 하는 IEEE 1394 트랜시버를 사용하는 IEEE 1394 시스템이 제공되는데, 상기 시스템에서의 상기 IEEE 1394 트랜시버는, 버스중재 과정 동안 상기 버스 중재 신호 수신용 수신단을 통해 수신되는 신호 전송선 논리 상태인 "0", "1" 및 "z" 상태 중 "z" 상태는 리던던시로 처리하고 "0" 과 "1" 두 논리 상태와 상기 버스 중재 신호(Arb_A/B_Tx)가 전송되는 포트의 선 상태(line state)에 따른 소정의 디코딩 규칙에 따라 버스 자동 구성 또는 버스 중재를 수행하는 것을 특징으로 한다.According to another embodiment of the present invention, the data receiving receiver Data_Rx Strb_Rx, the bus arbitration receiving receiver Arb_A_Rx, Arb_B_Rx, and the data signal and the bus arbitration signals Data_Tx / Arb_B_Tx, Strb_Tx / Arb_A_Tx are connected. An IEEE 1394 transceiver comprising two drivers for transmitting to another node, and bus arbitration logic and port interface for controlling the data and bus arbitration signal transmission control and the driver. An IEEE 1394 system is provided, wherein the IEEE 1394 transceiver in the system is a signal transmission line logic state "0", "1", and "z" which are received through the receiving end for bus arbitration signal during a bus arbitration process. The "z" state of the state is treated as redundancy, and the two logical states "0" and "1" and the port of the port where the bus arbitration signal Arb_A / B_Tx is transmitted. Bus autoconfiguration or bus arbitration may be performed according to a predetermined decoding rule according to a line state.

지금부터 첨부한 도면을 참고하여 본 발명의 양호한 실시예를 단지 예의 방법으로 설명하도록 하겠다. 이하 설명을 통해 본 발명의 상기 특징 및 더 다른 장점들을 당업자라면 충분히 이해할 수 있을 것이다. 한편, 본 발명을 설명하는데 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지된 종래 기술에 대한 구체적 설명은 생략하도록 하겠다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention by way of example only. The above description and other advantages of the present invention will be fully understood by those skilled in the art through the following description. Meanwhile, in describing the present invention, a detailed description of a known prior art that may unnecessarily obscure the subject matter of the present invention will be omitted.

본 발명에 따른 IEEE 1394 중재버스 알고리즘을 사용할 경우, 도 1에 도시된 바와 같은 IEEE 1394의 포트 인터페이스에서, Data/Strb 입력 드라이버와 Arb_A/B_Rx 입력 드라이버를 각각 따로 따로 사용하지 않고 간단한 Data/Strb 입력 드라이버를 먹싱(muxing)하여 사용토록 한다.In the case of using the IEEE 1394 arbitration bus algorithm according to the present invention, in the IEEE 1394 port interface as shown in FIG. 1, a simple Data / Strb input is performed without using the Data / Strb input driver and the Arb_A / B_Rx input driver separately. Mux the driver to use.

버스 중재 신호 선(Arb_A_Rx, Arb_B_Rx) 상태를 검출하는 두 비교기는 사용하지 않음으로써 전체 회로의 크기를 줄이고, 기존 표준에 정의된 버스 중재 선 상태 신호의 입력에 따라 동작시킴으로써 오류를 최대한 피할 수 있는 이점이 있다. 또한, 수신측의 선로 상태 해석만을 고쳐 기존 표준을 따르는 기기들과도 혼용하여 사용할 수 있다.By eliminating the two comparators that detect the bus arbitration signal line (Arb_A_Rx, Arb_B_Rx) status, the size of the entire circuit can be reduced and operated according to the input of the bus arbitration line status signal defined in the existing standard to avoid errors as much as possible. There is this. In addition, only the line state analysis on the receiving side can be modified to be used with devices that conform to existing standards.

본 발명에 따른 중재 버스에서는, 입력 드라이버를 통해 입력된 Arb_A/B_Rx는 IEEE 1394 표준에 정의된 아래 [표 2]와 같은 디코딩 규칙을 따르지 않고, [표 3]에 제안된 것과 같은 Arb_A/B_Rx 신호와 포트가 현재 자신이 전송하는 버스 중재 라인 상태 신호와 노드의 상태에 따라 제안된 수신된 버스 중재 선 상태 신호 디코딩 규칙에 정의된 선로 상태 입력시, 정해진 동작을 수행한다.In the arbitration bus according to the present invention, Arb_A / B_Rx input through the input driver does not follow the decoding rules as defined in Table 2 below as defined in the IEEE 1394 standard, and Arb_A / B_Rx signals as proposed in Table 3 below. The port and port perform the specified operation upon inputting the line arbitration line state signal currently transmitted by the node and the line state defined in the proposed bus arbitration line state signal decoding rule according to the node state.

본 발명의 적절한 실시예에 따른 버스 중재기에서는, IEEE 1394 버스 표준과 동일하게 [표 2]에서 보여진 것처럼, Z 상태의 출력을 통해 버스를 유휴(idle) 상태로 구동하는 명령도 사용하나, 수신시에는 Z 상태를 사용하지 않고 값이 0이건 1이건 상관하지 않는 리던던시로 판단한다. 즉, 논리 Z 상태를 리던던시로 처리함으로써, 어떤 신호가 들어오건 상관하지 않기에 기존 표준과 호환성을 가질 수 있다.In the bus arbiter according to the preferred embodiment of the present invention, as shown in [Table 2], as in the IEEE 1394 bus standard, a command for driving the bus to an idle state through the output of the Z state is also received. The time is judged as redundancy that does not care whether the value is 0 or 1 without using the Z state. That is, by processing the logic Z state with redundancy, it can be compatible with existing standards because it does not care which signal comes in.

버스 중재 선 상태 신호를 사용하는 동안, 노드의 상태는 크게 버스 리셋, 트리 식별, 자기 식별, 버스 중재의 4가지 단계로 구분되며, 이는 다시 그림 2에 보여진 것과 같은 세부 상태로 나뉜다. 각 단계는 순차적으로 수행되며, 각 단계가 서로 일정부분 독립적이고, 각 단계별로 순차적인 동작을 갖기에 수신된 버스 중재 선 상태를 노드의 현재 상태에 따라 세분화할 수 있다. 이렇게 함으로써, Z 상태를 고려하지 않으면서도 현 표준에 따르는 기기들과의 호환이 가능하다.While using the bus arbitration line status signal, the node's status is largely divided into four phases: bus reset, tree identification, self identification, and bus arbitration, which is further broken down into detailed states as shown in Figure 2. Each step is performed sequentially, and since each step is partially independent of each other, and each step has a sequential operation, the received bus arbitration line state can be subdivided according to the current state of the node. This allows compatibility with devices that conform to the current standard without considering the Z state.

본 발명에 따르면, 버스 중재시 버스 중재 선 상태를 0과 1의 논리 상태를 갖도록 하였기에, 포트 인터페이스는 더욱 간단하게 구성되며, 최소의 아날로그 블록을 사용한 회로로 구성할 수 있다.According to the present invention, since the bus arbitration line state has a logic state of 0 and 1 during bus arbitration, the port interface can be configured more simply and can be configured with a circuit using a minimum of analog blocks.

본 발명에 따른 중재 알고리즘을 사용하는 방법에 의한 새로운 IEEE 1394 송수신 디코딩 알고리즘을 통한 중재(arbitration) 회로를 설계함으로써 중재 신호간, 그리고 데이터 전송간 0, 1의 두 상태만을 사용하고 현재 노드의 상태를 참조토록 함으로써 상태를 단순화하는 선 상태 시그널링(line state signalling)의 해석 오류를 최대한 피할 수 있다.By designing the arbitration circuit through the new IEEE 1394 transmit / receive decoding algorithm by the method using the arbitration algorithm according to the present invention, only two states of arbitration signals and between data transmissions are used, and the state of the current node is used. Reference is made to avoid errors in interpretation of line state signaling that simplifies the state.

정리하면, 본 발명에서는 버스 자동 구성 및 버스 중재동안 사용되는 0,1,Z의 세 가지의 신호를 제어하는 아날로그 회로 블록 중 Z의 상태를 제외하고 데이터 패킷 송수신처럼 0과 1만을 사용하고, 대신 노드가 현재 전송하는 상태를 이용하여 수신된 선 상태를 해석하는 알고리즘을 발명하였고 그 결과 선 상태 해석시 노드의 현재 상태를 구분하여 해석토록 하여, 선 상태의 부정확한 수신에서도 해석 오류 발생률을 감소시키고, 시스템이 안정적으로 구성할 수 있도록 개선하였다.In summary, the present invention uses only 0 and 1 like data packet transmission and reception except for the state of Z among analog circuit blocks that control three signals of 0, 1, and Z used during bus autoconfiguration and bus arbitration. Invented an algorithm that analyzes the received line state using the state currently transmitted by the node. As a result, the current state of the node can be classified and interpreted when the line state is analyzed, thereby reducing the incidence of analysis error even when the line state is incorrectly received. In addition, the system can be configured stably.

상기와 같은 목적을 달성하기 위하여 본 발명은 제안된 버스 중재 선 상태의 수신시 새로운 디지털 버스 중재기 블럭에 이용한 알고리듬을 이용하여 1394 네트웍을 구성할 수 있다. 각 노드는 이 과정을 수행하기 위해 버스 리셋, 트리 식별, 자기 식별 및 버스 중재의 4 단계를 도 2에 도시된 바와 같은 절차를 통해 수행한다.In order to achieve the above object, the present invention can construct a 1394 network using an algorithm used for a new digital bus arbiter block upon reception of the proposed bus arbitration line state. Each node performs four steps of bus reset, tree identification, self identification and bus arbitration through a procedure as shown in FIG.

버스 리셋 과정은 구성된 시스템이 재구성의 필요가 생겼을 때 모든 노드들이 지닌 노드_ID를 비롯한 정보를 리셋하고, 트리 식별 과정은 노드들을 트리 구조로 토폴로지를 형성하며, 자기 식별 과정은 각 노드를 식별할 수 있는 물리_ID 6비트를 각각 부여한 후, 이를 마치면 버스 중재과정에 진입하게 된 다음, 버스를 사용하려는 노드가 과정을 마쳐 버스 사용권을 획득하면 전송을 시작한다.The bus reset process resets the information including the node_ID of all nodes when the configured system needs to be reconfigured. The tree identification process forms a topology of the nodes in a tree structure, and the self-identification process identifies each node. After assigning 6 bits of physical_ID, each enters the bus arbitration process, and then starts transmission when the node which wants to use the bus has completed the process and acquires the bus license.

1단계 : 버스 리셋 단계(bus reset phase)Step 1: Bus reset phase

새로운 노드의 접속 혹은 기존 노드의 해제로, 시스템을 재구성해야 할 때, 가장 먼저 버스 리셋 과정을 통해 시스템의 자동 구성(auto configuration) 과정이 시작된다(도 3).When a system needs to be reconfigured, either by connecting a new node or by releasing an existing node, an auto configuration process of the system is first started through a bus reset process (FIG. 3).

버스 리셋 요구는 노드의 새로운 접속 및 해제로 인한 물리계층에서의 전력 상태 변화 발생, 인접 노드로부터 버스 리셋 수신, S/W에 의해 초기화된 버스 리셋 요구 수신에 의해 생성된다.Bus reset requests are generated by changes in power state at the physical layer due to new connections and releases of nodes, by receiving bus reset requests from adjacent nodes, and by receiving bus reset requests initiated by S / W.

버스 리셋이 발생한 노드나 버스 리셋을 수신한 노드는 리셋 시작 상태인 "R0" 상태로 천이한다. "R0" 상태에서 접속된 다른 노드로 버스 리셋을 전파하고, 166.7㎲의 Reset_Wait 시간이 지나면, 리셋 대기 상태인 "R1" 상태로 천이한다. "R1" 상태에서는 출력을 드라이브하지 않고, 노드간 선 상태는 유휴 상태로 유지된다.A node having a bus reset or a node receiving a bus reset transitions to the reset start state "R0". The bus reset is propagated to another node connected in the "R0" state, and when the Reset_Wait time of 166.7 ms passes, the state transitions to the "R1" state, which is a reset standby state. In the "R1" state, no output is driven, and the inter-node line state remains idle.

버스 리셋 과정을 마치면, 각 노드는 자신과 접속된 포트의 수로서 접속 포트가 1개이면 리프, 그 이상이면 브랜치임을 인식하게 된다.At the end of the bus reset process, each node recognizes that it is the number of ports connected to it, which is a leaf if there is only one connection port, and a branch if it is more than that.

2단계 : 트리 식별 단계(tree identify phase)Step 2: Tree identify phase

트리 식별 과정은 버스 리셋 과정 후 각 노드들을 트리 구조의 토폴로지를구성하고, 루트를 결정토록 한다(도 4). 이 과정이 종료되면 각 노드는 접속된 포트들이 부모(Parent) 혹은 자식(Child)과 연결되었는지 레이블되고, 루트가 결정된다.The tree identification process allows each node to form a tree topology and determine the root after the bus reset process (FIG. 4). When this process is finished, each node is labeled whether its connected ports are associated with its parent or child, and the root is determined.

본 발명에서 제안한 디코딩 규칙에서 Z 수신을 인정하지 않기에, "R1" 상태 진입시 버스는 유휴 상태이나, 노드는 이를 수신하지 못한다. 리프 노드(leaf node)는 "R1" 상태에서 부모 확인(Parent Notify) 전송 후 "T0" 상태로 천이하고, 유휴를 드라이브하는 포트로 부모 확인 신호를 수신한 경우는 "T1" 상태로 천이하고, 이 신호의 액크놀러지(Ack)로 자식 확인(Child Notify)을 전송한다.Since the decoding rule proposed in the present invention does not acknowledge Z reception, the bus is idle when entering the "R1" state, but the node does not receive it. The leaf node transitions to the "T0" state after the Parent Notify transmission in the "R1" state, and transitions to the "T1" state when the parent acknowledgment signal is received from the port that drives idle. Sends Child Notify to the Ack of this signal.

"T0" 상태의 리프 노드는 부모로 예정된 노드로부터 부모 핸드쉐이크(Parent Handshake) 수신시 포트가 부모와 연결되었음을 레이블하고, 트리 식별 과정을 종료하고 자기 식별과정으로 진행한다.The leaf node in the "T0" state labels that the port is connected to the parent when receiving the parent handshake from the node scheduled as the parent, terminates the tree identification process, and proceeds to the self identification process.

"T2" 상태에서 자식이 트리 식별 과정을 마치고 "S0" 상태로 천이한다면 (1,0)의 선 상태를 부모 노드가 검출하고 Rx_Child_Handshake 수신으로 해석하고 "S0" 상태로 천이한다.If the child transitions to the "S0" state after completing the tree identification process in the "T2" state, the parent node detects the line state of (1,0) as an Rx_Child_Handshake reception and transitions to the "S0" state.

만일 부모 확인 신호를 전송하고 있는 포트로 인접 노드에서 전송한 부모 확인이 수신되어 선 상태가 (0,0)이 되면 루트 회선쟁탈(Root Contention) 수신으로 해석되고, 두 노드는 유휴 신호 전송 후, 부모-자식 핸드쉐이크(Parent-Child Handshaking) 과정을 다시 수행하여 루트를 결정한다.If a parent acknowledgment transmitted from an adjacent node is received by the port transmitting the parent acknowledgment signal and the line state becomes (0,0), it is interpreted as a root contention reception, and after both nodes transmit an idle signal, Follow the Parent-Child Handshaking process again to determine the route.

3단계 : 자기 식별 단계(self identify phase)Stage 3: self identify phase

자기 식별 과정은 트리 토폴로지로 구성들을 식별할 수 있도록, 예를들어 6비트의 물리_ID를 부여하는 과정이다(도 5).The self-identification process is a process of, for example, assigning a 6-bit physical_ID to identify the components in a tree topology (FIG. 5).

이전 단계에서 루트로 결정된 노드는 자기 ID 시작 상태인 "S0" 상태에서 자기 ID 인증 상태인 "S1" 상태로 천이하고 식별되지 않은 자식이 있다면, 그 중 최하위 포트로는 인증(Grant)을 전송하고, 다른 포트로 데이터 프리픽스(Data Prefix)를 전송한다.The node determined to be root in the previous step transitions from the "S0" state of self ID start state to "S1" state of self ID authentication state, and if there is an unidentified child, it sends a grant to the lowest port among them. It sends a data prefix to another port.

인증을 수신한 노드는 "S1" 상태로 천이하고, 식별되지 않은 하위 포트가 없다면 부모로 데이터 프리픽스를 전송하고 "S4" 상태로 천이한다. 부모로 데이터 "R0" 상태에서 "0"으로 초기화된 갭 카운트(Gap count) 값을 노드 ID로 할당하고 이 정보를 담은 자기 ID(Self ID) 패킷을 전송한다.The node receiving the authentication transitions to the "S1" state, and if there is no unidentified lower port, transmits the data prefix to the parent and transitions to the "S4" state. As a parent, a gap count value initialized to "0" in a data "R0" state is assigned as a node ID and a self ID packet including this information is transmitted.

이와는 달리 부모로부터 데이터 프리픽스를 수신하면, 다른 노드로부터의 자기 ID 패킷 수신을 대기한다. 한번의 자기 ID 패킷 수신이 종료될 때마다, 자신의 갭 카운트 값을 "1" 증가시키고, 다시 "S0" 상태로 천이하여 물리 ID 할당 개시를 대기한다.On the contrary, upon receiving the data prefix from the parent, it waits to receive the self ID packet from another node. Each time the reception of one ID packet is finished, its gap count value is increased by " 1 ", and the state is transitioned to the " SO " state again to wait for the start of physical ID allocation.

4단계 : 중재 단계(Normal arbitration phase)Stage 4: Normal arbitration phase

중재 단계는 버스를 통해 데이터를 전송하려는 노드가 버스의 사용권을 얻기 위한 과정이다(도 6).The arbitration step is a process for a node intending to transmit data through the bus to obtain a license of the bus (FIG. 6).

이 과정을 종료하면, 버스의 사용권을 얻으려한 노드가 그에 대해 루트로부터 버스 사용권을 얻었는지를 판단하고, 얻은 경우 데이터를 전송하기 시작한다.When this process is finished, it is determined whether the node attempting to license the bus has obtained the bus license from the route, and if so, starts transmitting data.

자기 식별 단계를 종료한 각 노드는 버스를 통해 전송할 데이터가 있을 경우 부모로 요청(Request)신호를 보내고 루트로부터 전송된 인증 신호를 수신 받으면, 버스 사용 승인을 얻는다.Each node that has completed the self-identification phase sends a request signal to the parent when there is data to be transmitted through the bus, and receives a bus signal when receiving an authentication signal transmitted from the root.

인증 신호를 수신한 노드는 송신(Tx) 상태로 천이하여 버스 사용권의 할당을 인지하고, 데이터를 전송하기 시작한다.Upon receipt of the authentication signal, the node transitions to the transmit (Tx) state, recognizes the assignment of bus usage rights, and starts transmitting data.

데이터 프리픽스를 수신한 다른 노드는 수신(Rx) 상태로 천이하여 다른 노드로부터 전송되는 데이터를 수신할 준비를 하고,데이터 전송이 끝나고 데이터 종료(Data End) 신호가 수신되면, "A0" 상태로 천이하여 다시 중재를 수행할 준비를 한다.The other node receiving the data prefix transitions to the receive (Rx) state and prepares to receive data transmitted from the other node. When the data end signal is received and the data end signal is received, the node transitions to the "A0" state. To prepare for mediation again.

'요청'를 전송한 포트에서 선 상태가 (0,0)이 검출된 경우 인증의 수신으로, Tx_Request를 수신시 부모로부터 인증 수신했을 경우, 요청 취소(Request Cancel)로 동작한다.When the status of (0,0) is detected on the port that sent the 'Request', the authentication is received. If the Tx_Request is received from the parent when the Tx_Request is received, the request is canceled.

상기한 바와 같은 본 발명에 의해 IEEE 1394를 사용한 기기에서 버스 자동구성 및 버스 중재 과정동안 신호 전송 선로 상태, 즉, 0, 1, Z의 세 가지 선로 상태를 데이터 패킷 송수신시와 같이 0과 1 상태만을 이용하는 디코딩 알고리즘을 제안하고 물리계층칩의 아날로그 블록을 디지털 회로로 구성하여, 선로 상태 해석시 노드의 현재 상태(state)를 구분하여 해석토록 함으로써, 선로 상태의 부정확한 수신에서도, 해석 오류 발생률을 감소시킬 수 있는 효과가 있다.According to the present invention as described above, the signal transmission line states, i.e., 0, 1, and Z, of three signal states during bus autoconfiguration and bus arbitration in an apparatus using IEEE 1394 are 0 and 1 states as in the case of data packet transmission and reception. We propose a decoding algorithm that uses only and configures an analog block of a physical layer chip into a digital circuit so that the current state of a node can be classified and analyzed when analyzing the line state. There is an effect that can be reduced.

지금까지 설명은 본 발명의 이해를 위해 적절한 실시예에 대한 것으로, 본 발명이 이것으로 제한되는 것은 아니며, 당 기술분야의 통상의 지식을 가진 자에게는 첨부한 특허청구범위의 범위 및 정신을 벗어나지 않고 다양한 수정 및 변형이 가능함은 명백한 것이다.The description so far is directed to the preferred embodiments for the understanding of the invention, and the invention is not limited thereto, and is intended to those skilled in the art without departing from the scope and spirit of the appended claims. It is obvious that various modifications and variations are possible.

Claims

delete

Two drivers for transmitting the data receiving receiver (Data_Rx Strb_Rx), the bus arbitration receiving receivers (Arb_A_Rx, Arb_B_Rx), and the data signal and bus arbitration signals (Data_Tx / Arb_B_Tx, Strb_Tx / Arb_A_Tx), respectively And an automatic bus configuration and bus arbitration method for each node through an IEEE 1394 transceiver configured with data and bus arbitration signal transmission and reception control and bus arbitration logic for controlling the driver.

Two logical states of "0" and "1" of the signal received through the receiver for receiving the bus arbitration signal and the line state of the port where the bus arbitration signal Arb_A / B_Tx is transmitted are shown below. In addition to the decoding rules according to

Bus reset step;

A tree identification step of constructing a topology of a tree structure and determining a root after each bus reset step;

A self identification step of assigning a physical_ID to identify configurations in the tree structure topology; And

Bus arbitration step of acquiring a license for a bus after the self-identification step.

TABLE 3

The method of claim 2,

The bus reset step at each node may include

Detecting a bus reset request;

A second step in which the node having the bus reset or the node receiving the bus reset transitions to a reset start state (R0 state);

Transferring a bus reset to another connected node in the R0 state, transitioning to a reset waiting state (R1 state) after a predetermined reset waiting time, and transmitting an idle signal to another connected node;

After completing the bus reset process, calculating a number of ports connected to the fourth device; And

As a result of the fourth step, a bus autoconfiguration and bus arbitration method comprising a fifth step of judging as a leaf when there is one connection port and a branch when two or more are connected.

The method of claim 3, wherein

Tree identification at each node,

For leaf nodes:

A sixth step of transferring a parent notify to another node connected in the R1 state and then transitioning to a tree ID start state (T0 state);

A seventh step of, when the parent acknowledgment signal is received, transitions to a child handshake state (T1 state) for transmitting a child notify to the node that has sent the parent acknowledgment signal; And

Recognizing that the port is connected to the parent when receiving the parent handshake from the node scheduled as the parent in the T0 state, and performing the eighth step of ending the tree identification step and proceeds to the self identification step,

In the parent handshake state (T2 state) waiting for the parent handshake:

When the child node completes the tree identification step and transitions to the S0 state, if the line state is (1,0), the ninth step recognizes that the child handshake signal has been received and transitions to the S0 state; And

When the parent identification signal transmitted from the second node adjacent to the first node transmitting the parent identification signal is received and the line state becomes (0,0), the first node and the first node and And a second step in which both the second nodes perform the T1 and T2 states again after the idle signal is transmitted.

The method of claim 4, wherein

Self-identification step in each node,

The node determined to be root is:

An eleventh step of determining whether there is an unidentified child after the transition from the S0 state to the S1 state; And as a result of the eleventh step, performing a twelfth step of transmitting a grant to the lowest port of the child and a data prefix to another port if there is an unidentified child.

The node receiving the authentication is:

A thirteenth step of transitioning to the S1 state and determining whether a lower port is identified; In step 13, if the lower port is not identified, transferring the data prefix to the parent node and transitioning to the S4 state; And assigning the initialized gap count value to the node ID and delivering a self ID packet including the information to the parent node.

The node receiving the data prefix is:

Waiting for reception of the self ID packet from another node, and then increasing the gap count by " 1 " by each time the self ID packet reception is terminated, and then transitioning to the S0 state; And a seventeenth step of waiting for a physical ID allocation start in the S0 state.

The method of claim 5,

Bus arbitration step at each node,

Each node that has completed the self-identifying step includes: an eighteenth step of identifying whether there is data to be transmitted through the bus;

When there is data to be transmitted, transferring a request signal to a parent node, and when receiving a grant signal, transitioning to a transmission state (Tx state) and transmitting data through a corresponding bus;

Receiving a data prefix, transitioning to a reception state (Rx state) and receiving data from another node; And

And a twenty-first step of transitioning to the eighteenth step to prepare for bus arbitration upon receiving a data end signal upon receiving the data.

The method of claim 6,

In the port that transmitted the request signal,

A twenty-second step of recognizing an acknowledgment reception when the line state is detected as (0,0); And

And receiving a request signal from the parent when receiving the request signal transmission signal, recognizing that the request is canceled.

delete