KR100394998B1 - Apparatus fast frequency hooping using parallel frequency synthesizer with switching conrol and method thereof - Google Patents
Apparatus fast frequency hooping using parallel frequency synthesizer with switching conrol and method thereof Download PDFInfo
- Publication number
- KR100394998B1 KR100394998B1 KR10-2000-0087207A KR20000087207A KR100394998B1 KR 100394998 B1 KR100394998 B1 KR 100394998B1 KR 20000087207 A KR20000087207 A KR 20000087207A KR 100394998 B1 KR100394998 B1 KR 100394998B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- hopping
- synthesizers
- switching
- synthesizer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7136—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
Abstract
병렬 접속된 저속의 주파수 합성기들의 출력을 스위칭 제어하여 고속의 주파수 도약할 수 있도록 하는 병렬 구조 주파수 합성기와 스위칭 제어를 결합한 고속 주파수 도약 방법 및 장치를 제공한다. 상기 주파수 도약 장치는, 병렬 접속되며, 주파수 제어 신호의 입력에 대응하는 주파수를 합성하여 출력하는 다수의 저속 주파수 합성기들과, 상기 다수의 주파수 합성기들의 출력노드와 도약 주파수 출력단자의 사이에 접속되어 제어신호의 입력에 의해 스위칭되는 다수의 스위치들을 가지는 스위칭 모듈과, 상기 다수의 저속 주파수 합성기들과 상기 스위칭 모듈 사이에 접속되어 상기 저속 주파수 합성기들 각각에 주파수 제어 신호를 제공함과 동시에 상기 저속 주파수 합성기들이 주파수 도약 시간이 안정되도록 하는 주기로 상기 스위치들을 제어하는 제어기를 포함하여 가진다.A high speed frequency hopping method and apparatus incorporating a parallel structure frequency synthesizer and switching control for switching the output of the low speed frequency synthesizers connected in parallel to enable high frequency hopping. The frequency hopping device is connected in parallel and is connected between a plurality of slow frequency synthesizers for synthesizing and outputting a frequency corresponding to an input of a frequency control signal, and between an output node of the plurality of frequency synthesizers and a hopping frequency output terminal. A switching module having a plurality of switches switched by an input of a control signal, and connected between the plurality of slow frequency synthesizers and the switching module to provide a frequency control signal to each of the slow frequency synthesizers while simultaneously And a controller for controlling the switches at a period such that the frequency hopping time is stabilized.
Description
본 발명은 고속 주파수 도약(fast frequency hooping) 방식의 데이타 전송장치 및 방법에 관한 것으로, 특히 병렬 접속된 저속의 주파수 합성기들의 출력을 스위칭 제어하여 고속의 주파수 도약할 수 있도록 하는 병렬 구조 주파수 합성기와 스위칭 제어를 결합한 고속 주파수 도약 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission apparatus and method of a fast frequency hooping method. In particular, a parallel frequency synthesizer and a switching switch for controlling the output of a low frequency synthesizer connected in parallel to enable high frequency hopping A fast frequency hopping method and apparatus incorporating control.
통상적으로, 고속 주파수 도약(이하 "FFH"라 칭함)은 전송 데이타에 의해서 변조된 반송파의 스펙트럼을 광범위한 일정 주파수 대역내의 한 주파수에서 다른 주파수로 랜덤하게 도약시킴으로써 의도적인 재머에 대용할 수 있는 스펙트럼 확산 방식의 일종이다. 현재의 기술은 확산 대역폭을 수 GHz에 이르게 하고 있다. 즉, 전송된 신호는 데이타로 변조된 반송파를 한 주파수에서 다른 주파수로 도약시키고 있기 때문에 주파수 도약 스펙트럼 확산(frequency hope spread spectrum)이라 부른다.Typically, fast frequency hopping (hereinafter referred to as "FFH") is a spectrum spread that can substitute for intentional jammers by randomly leaping the spectrum of a carrier modulated by the transmission data from one frequency to another within a wide frequency band. It's a kind of way. Current technology is driving the spread bandwidth to several GHz. In other words, the transmitted signal is called a frequency hope spread spectrum because the carrier modulated with data is jumping from one frequency to another.
상기와 같은 주파수 도약 통신에서 필수적으로 사용되는 것이 주파수 도약을 생성하는 주파수 합성기(frequency synthesizer)이다. 도약 주파수의 개수와 사용하는 중심 주파수가 결정되면, 이에 맞게 주파수 합성기를 설계하여야 한다. 일반적으로 도약 주파수 사이의 간격은 동일하고, 도약 주파수 발생기의 주파수는 의사 잡음 부호(PN code)에 따라 결정된다. 또한, 주파수 도약 방식의 성능은 도약 주파수 제어와 도약 속도에 좌우된다. 따라서, 고속의 안정화 시간을 갖는 주파수 합성기의 개발이 요구된다. 주파수 합성기의 안정화 시간은 하기 수학식 1과 같이 분주비 N과 도약간 주파수 옵셋 Δω에 비례하고, 루프 대역(loop bandwith) K에 반비례 한다.Essentially used in such a frequency hopping communication is a frequency synthesizer for generating a frequency hopping. Once the number of hopping frequencies and the center frequency used are determined, the frequency synthesizer must be designed accordingly. In general, the spacing between hopping frequencies is the same, and the frequency of the hopping frequency generator is determined according to a pseudo noise code (PN code). In addition, the performance of the frequency hopping method depends on the hopping frequency control and the hopping speed. Therefore, the development of a frequency synthesizer having a fast stabilization time is required. The stabilization time of the frequency synthesizer is proportional to the division ratio N and the frequency offset Δω between the hops and inversely proportional to the loop band (K) as shown in Equation 1 below.
분주비 N은 주파수 합성기 기준 입력 주파수와 출력 주파수간의 비를 나타내며, 기준 입력 주파수는 기준 도약 간격에 관련되어 있기 때문에 낮추는데 제약이 있다. 또한, 도약간 주파수 옵셋 Δω는 도약 주파수 대역의 결정에 따라 확정되어지며, 제어신호와 디지탈 아날로그 변환기를 이용하여 강제로 도약간 주파수 옵셋 Δω를 줄이는 경우 잡음에 의한 영향이 있을 수 있다. 그리고, 루프 대역 K를 넓히게 되면, 기준 입력 신호에 인가되는 잡음에 취약하게 된다. 이와 같은 이유로 고속의 도약 능력을 갖는 주파수 합성기 제작에는 어려운 점이 있다.The division ratio N represents the ratio between the frequency synthesizer reference input frequency and the output frequency, and the reference input frequency is limited to the reference hopping interval and thus has a lower limit. In addition, the jump frequency offset Δω is determined according to the determination of the jump frequency band, and there may be an effect of noise when forcibly reducing the jump frequency offset Δω by using a control signal and a digital analog converter. As the loop band K is widened, it is vulnerable to noise applied to the reference input signal. For this reason, it is difficult to manufacture a frequency synthesizer having a high-speed hopping capability.
또한, 주파수 도약 방식의 통신 시스템에서, 하나의 주파수 합성기를 사용할 경우 안정화 시간을 줄이는데 한계가 있기 때문에 고속 주파수 도약(FFH)이 어렵고, 이에 따라 하나의 심볼(one symbol)을 여려 반송파로 전송하는 FFH 시스템을 구축하는데 한계가 있게 된다. 이와 같은 이유로 고속의 도약 능력을 갖는 주파수 합성기에 대해서 연구 및 개발이 되고 있으며, 그 대표적인 예가 다수의 주파수 합성기를 병렬로 접속하여 출력을 스위칭하는 방법이다. 이를 도면을 참조하여 설명하면 다음과 같다.In addition, in a frequency hopping communication system, a fast frequency hopping (FFH) is difficult due to a limitation in reducing the stabilization time when using one frequency synthesizer, and thus FFH for transmitting one symbol to multiple carriers. There is a limit to building the system. For this reason, researches and developments have been made on a frequency synthesizer having a high-speed hopping capability. A representative example is a method of switching outputs by connecting a plurality of frequency synthesizers in parallel. This will be described with reference to the drawings.
도 1은 종래의 기술에 의한 병렬 스위칭 제어를 결합한 고속 주파수 합성기의 구조를 도시한 도면이다. 도 1의 참조부호 10은 제어기로서, 주파수 합성을 위한 주파수 제어 데이타를 출력하고, 주파수 도약을 위한 스위칭 제어 신호 SCTLi(여기서 i는 1,2,3,4 등의 정수)를 미리 설정된 시퀀스에 따라 순차적으로 출력한다. 그리고, 참조번호 20, 22 및 22n+1들은 상기 주파수 제어 데이타를 공통으로 입력하며, 상기 주파수 제어 데이타에 따라 주파수를 합성하여 출력하는 주파수 합성기들이다. 이때, 이들로부터 출력되는 주파수들은 서로 상이한 값들을 갖는다. 그리고, 상기 주파수 합성기들의 출력단자들과 도약 주파수 출력단자(OT)의 사이에 접속된 참조부호 30은 스위칭모듈로서, 상기 제어기(10)의 제어에 의해 상기 다수의 주파수 합성기 20~22n+1들로부터 출력되는 합성 주파수를 순차적으로 스위칭 출력한다. 상기 도 1에서 제어기(10)는 원칩형의 마이크로포로세서를 이용할 수 있다.1 is a diagram showing the structure of a high-speed frequency synthesizer incorporating a parallel switching control according to the prior art. Reference numeral 10 of FIG. 1 is a controller, which outputs frequency control data for frequency synthesis, and performs a switching control signal SCTLi (where i is an integer such as 1,2,3,4, etc.) for frequency hopping according to a preset sequence. Output sequentially. Reference numerals 20, 22, and 22n + 1 denote frequency synthesizers which input the frequency control data in common and synthesize and output frequencies according to the frequency control data. At this time, the frequencies output from them have different values from each other. The reference numeral 30 connected between the output terminals of the frequency synthesizers and the hopping frequency output terminal OT is a switching module. The plurality of frequency synthesizers 20 to 22n + 1 are controlled by the controller 10. Switching frequency is sequentially output from the synthesized frequency output from the. In FIG. 1, the controller 10 may use a one-chip microprocessor.
도 2는 도 1에 도시된 고속 주파수 합성기의 주파수 도약을 설명하기 위한 타이밍도로서, 제어기(10)로부터 출력되는 스위칭 제어 신호 SCTLi에 따라 주파수 합성기들(2X)(여기서, X는 20, 22, 22n+1을 의미함)의 출력을 스위칭하여 주파수 도약된 신호의 출력 상태를 설명하기 위한 도면이다. 여기서는 설명의 편의를 위하여 주파수 합성기(2X)가 4개인 경우의 예를 들어 도시한 하였으며, 이후부터는 4개의 주파수 합성기(2X)의 예를 들어 설명한다.FIG. 2 is a timing diagram illustrating the frequency hopping of the fast frequency synthesizer illustrated in FIG. 1, in which the frequency synthesizers 2X (where X is 20, 22,) according to the switching control signal SCTLi output from the controller 10. 22n + 1) to switch the output to explain the output state of the frequency hopping signal. For convenience of description, an example in which four frequency synthesizers 2X are shown is illustrated, and hereinafter, four frequency synthesizers 2X will be described.
도 1에 도시된 제어기(10)가 주파수 제어 데이타와 순차적으로 스위칭되도록 하는 스위칭 제어신호(SCTLi)를 출력하면, 상기 주파수 제어 데이타를 입력하는 다수의 주파수 합성기들(2X)은 차례로 주파수 합성을 하여 스위칭모듈(30)내의 스위치(SWi)(여기서, i는 1,2,3,...n의 정수)로 출력한다. 이때, 상기 스위칭 제어신호(SCTLi)는 스위칭모듈(30)내의 스위치들(SWi)들을 순차적으로 스위칭하기위한 제어신호이다. 예를 들면, 위로부터 아래의 방향에 위치된 스위치들(SW1, SW2,.,SWn)의 순서로 스위칭 되도록 하는 것이다. 상기 스위칭모듈(30)은 상기 스위칭 제어신호(SCTLi)에 응답하여 상기 다수의 주파수 합성기들(2X)로부터 출력되는 주파수 합성신호을 순차적으로 스위칭하므로서 고속의 주파수 도약을 하게 된다.When the controller 10 shown in FIG. 1 outputs the switching control signal SCTLi to be sequentially switched with the frequency control data, the plurality of frequency synthesizers 2X that input the frequency control data sequentially perform frequency synthesis. The switch SWi (where i is an integer of 1, 2, 3, ... n) in the switching module 30 is output. In this case, the switching control signal SCTLi is a control signal for sequentially switching the switches SWi in the switching module 30. For example, the switch switches SW1, SW2, SWn in order from the top to the bottom. The switching module 30 performs a rapid frequency hopping by sequentially switching the frequency synthesized signals output from the plurality of frequency synthesizers 2X in response to the switching control signal SCTLi.
스위칭모듈(30)내의 스위치(SW1)만이 "온"되면, 스위칭모듈(30)로부터 출력되는 주파수는 제1주파수 합성기(20)의 출력주파수 f1으로 도약된다. 다음 도약시간에는 스위칭모듈(30)내의 스위치(SW2)가 제2주파수 합성기(22)의 출력에 연결되면, 출력주파수는 제2주파수 합성기(22)의 출력주파수 f2로 도약한다. 그 동안 제1주파수 합성기(20)의 주파수는 제어기(10)의 주파수 제어 데이타에 의해 주파수 f5로 도약을 시작한다. 상기 제1주파수 합성기(20)에서 출력되는 주파수 f1이 주파수 f5로 도약하는데 허용된 주파수 안정화 허용 시간(frequency setting time)은 나머지 제2, 제3 및 제4주파수 합성기(22, 22n+1)들로부터 합성 주파수 f2, f3, f4가 발생되는 시간 동안이다. 즉, m개의 주파수 합성기를 사용하는 경우, 하기 수학식 1의 주파수 도약간 안정화 시간 HQT내에 주파수 도약을 완료하면 된다.When only the switch SW1 in the switching module 30 is "on", the frequency output from the switching module 30 jumps to the output frequency f1 of the first frequency synthesizer 20. In the next hopping time, when the switch SW2 in the switching module 30 is connected to the output of the second frequency synthesizer 22, the output frequency jumps to the output frequency f2 of the second frequency synthesizer 22. In the meantime, the frequency of the first frequency synthesizer 20 starts to jump to the frequency f5 by the frequency control data of the controller 10. The frequency setting time allowed for the frequency f1 output from the first frequency synthesizer 20 to jump to the frequency f5 is the remaining second, third and fourth frequency synthesizers 22, 22n + 1. Is the time during which the synthesis frequencies f2, f3, f4 are generated. That is, when m frequency synthesizers are used, the frequency hopping may be completed within the frequency hopping stabilization time HQT of Equation 1 below.
상기 수학식 1에서 th는 도약 시간(hopping interval)이다.In Equation 1, th is a hopping interval.
상기와 같이 종래의 회로는 주파수 합성기의 안정화 시간 HQT가 "주파수 합성기 개수-1)"에 비례하므로 빠른 도약 성능을 위해서는 많은 수의 주파수 합성기가 필요하거나 각 주파수 합성기의 안정화 시간을 줄여야하는 문제가 있었다.As described above, in the conventional circuit, since the stabilization time HQT of the frequency synthesizer is proportional to the number of frequency synthesizers-1), a large number of frequency synthesizers are required for fast hopping performance or the stabilization time of each frequency synthesizer has to be reduced. .
상기한 바와 같이 도 1에 도시된 종래의 병렬 스위칭 제어를 결합한 고속 주파수 합성기의 구조는 스위칭 제어를 고정된 순차선택방식에 의해 하게되어 고속으로 동작되는 주파수 합성기가 요구된다.As described above, the structure of the high speed frequency synthesizer incorporating the conventional parallel switching control shown in FIG. 1 requires a frequency synthesizer operated at a high speed because the switching control is performed by a fixed sequential selection method.
따라서, 본 발명의 목적은, 병렬 구조 주파수 합성기와 스위칭 제어를 결합한 고속 주파수 도약 방법 및 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a fast frequency hopping method and apparatus combining a parallel structure frequency synthesizer and switching control.
본 발명의 다른 목적은 저속의 주파수 합성기를 병렬로 연결하여 선택적으로 스위칭 제어하여 고속으로 동작되는 주파수 도약 장치 및 방법을 제공함에 있다.It is another object of the present invention to provide a frequency hopping apparatus and method for operating at high speed by selectively switching control by connecting a low frequency synthesizer in parallel.
상기와 같은 목적을 달성하기 위한 본 발명은, 동일한 구조를 갖는 몇 개의 주파수 합성기를 병렬로 연결하고, 상기 다수의 주파수 합성기의 출력을 선택적으로 제어 스위칭 하여 각각의 주파수 합성기 제어와 스위칭 순서 제어를 통해 기존 방식 보다 주파수 합성기의 안정화 시간을 확보해 줌으로써 저속의 주파수 합성기로 고속의 주파수 도약을 할 수 있도록 하므로써 달성된다.The present invention for achieving the above object, by connecting a plurality of frequency synthesizers having the same structure in parallel, and selectively controlled switching the output of the plurality of frequency synthesizers through each frequency synthesizer control and switching order control This is achieved by allowing the frequency synthesizer to settle time faster than the conventional method, thereby enabling a fast frequency hopping with a low frequency synthesizer.
본 발명의 원리에 의한 주파수 도약 장치는, 주파수 합성 제어 신호에 입력데 대응하는 주파수 fi(여기서, i는 1,2,3 등의 정수)를 각각 발생하는 다수의 주파수 합성기들과, 상기 다수의 주파수 합성기들의 출력에 일측이 각각 접속되고, 출력단자가 공통 접속되며 스위칭 제어 신호에 응답하여 상기 다수의 주파수 합성기들의 출력을 선택적으로 스위칭 출력하는 스위칭 모듈과, 상기 다수의 주파수 합성기들에 주파수 합성 제어신호를 제공함과 동시에 미리 설정된 순서로 상기 다수의 주파수 합성기들의 출력을 선택 스위칭하는 스위칭 제어신호를 상기 스위칭모듈로 제공하는 제어기로 구성함을 특징으로 한다.A frequency hopping device according to the principles of the present invention comprises a plurality of frequency synthesizers each generating a frequency fi (where i is an integer such as 1,2,3, etc.) corresponding to an input to a frequency synthesis control signal, A switching module configured to selectively output the outputs of the plurality of frequency synthesizers in response to a switching control signal, the switching module having one side connected to the outputs of the frequency synthesizers, the output terminals being commonly connected, and a frequency synthesis control signal to the plurality of frequency synthesizers. And providing a switching control signal to the switching module for selectively switching the outputs of the plurality of frequency synthesizers in a predetermined order.
상기 제어기는 원칩형의 마이크로 프로세서로 구성될 수 있으며, 주파수 도약을 위한 주파수 제어신호와 스위치를 제어하기 위한 스위칭 프로그램이 내부의 메모리에 프로그래밍되어 있다.The controller may be configured as a one-chip microprocessor, and a frequency control signal for frequency hopping and a switching program for controlling the switch are programmed in an internal memory.
도 1은 종래의 기술에 의한 병렬 스위칭 제어를 결합한 고속 주파수 합성기의 구조를 도시한 도면.1 is a diagram showing the structure of a high-speed frequency synthesizer incorporating parallel switching control according to the prior art.
도 2는 도 1에 도시된 고속 주파수 합성기의 주파수 도약을 설명하기 위한 타이밍도.FIG. 2 is a timing diagram for explaining frequency hopping of the fast frequency synthesizer shown in FIG. 1. FIG.
도 3은 본 발명의 실시예에 따른 병렬 스위칭 제어를 결합한 고속 주파수 합성기의 구조를 도시한 도면.3 illustrates the structure of a fast frequency synthesizer incorporating parallel switching control in accordance with an embodiment of the present invention.
도 4는 도 3에 도시된 고속 주파수 합성기의 주파수 도약을 설명하기 위한 타이밍도이다.FIG. 4 is a timing diagram for explaining frequency hopping of the fast frequency synthesizer shown in FIG. 3.
이하에서는 본 발명의 바람직한 일 실시예에 병렬 스위칭 제어를 결합한 고속 주파수 합성기 및 그 제어 방법이 설명될 것이다. 또한, 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다.Hereinafter, a high-speed frequency synthesizer incorporating parallel switching control and a control method thereof according to an exemplary embodiment of the present invention will be described. In addition, in the following description, detailed items for such a configuration are described in detail to provide a more thorough understanding of the present invention. However, it will be apparent to those skilled in the art that the present invention may be practiced without these specific details.
도 3은 본 발명의 실시예에 따른 병렬 스위칭 제어를 결합한 고속 주파수 합성기의 구조를 도시한 도면이다. 도 3을 참고하면, 제어기(10)로부터 출력되는 주파수 제어신호는 제1 내지 제 m 주파수 합성기(20, 22~22n)에 접속되어 있고 스위칭 제어신호(SCTLi)는 스위칭 모듈(30)에 접속되어 있다. 상기 제어기(10)로부터 출력되는 주파수 제어신호와 스위칭 제어신호(SCTLi)는 제1 내지 제 m 주파수 합성기(20, 22~22n)들의 주파수도약 안정화 시간과 주파수 홀딩시간이 충분하게 보장되도록 스위칭 모듈(30)내 다수의 스위치(SW1~SWm)들을 선택적으로 제어하도록 되어 있다. 예를 들면, 단위 비트 인터발(unit bit interval)(Tb) 기간에 상기 스위칭 모듈(30)의 스위치(SWi; 여기서 i는 1, 2, 3,,,m을 나타내는 정수)들의 스위칭을 선택적으로 제어하여 각 주파수 합성기(20, 22~22n)들의 주파수 도약 안정화 시간를 보장하도록 한다. 이러한 내용은 하기의 설명에 의해 보다 명확하게 이해될 것이다.3 is a diagram illustrating a structure of a fast frequency synthesizer incorporating parallel switching control according to an embodiment of the present invention. Referring to FIG. 3, the frequency control signal output from the controller 10 is connected to the first to m th frequency synthesizers 20 and 22 to 22n, and the switching control signal SCTLi is connected to the switching module 30. have. The frequency control signal and the switching control signal SCTLi, which are output from the controller 10, are configured to provide a sufficient frequency hopping stabilization time and frequency holding time of the first to m th frequency synthesizers 20, 22 to 22 n. The plurality of switches SW1 to SWm in 30 are selectively controlled. For example, selectively controlling the switching of the switches SWi (where i is an integer representing 1, 2, 3,, m) of the switching module 30 in a unit bit interval (Tb) period. To ensure the frequency hopping stabilization time of each frequency synthesizer (20, 22 ~ 22n). This will be more clearly understood by the following description.
도 4는 도 3에 도시된 고속 주파수 합성기의 주파수 도약을 설명하기 위한 타이밍도이다. 도 4에서 Tb는 비트 인터발, Th는 홉핑 인터발(hopping interval)이며, 이는 주파수 합성기가 4개로 설정하는 경우의 예를 설명하기 위하여 작성된 타이밍도이다. 이대 1비트에는 4홉(hop)가 할당된다고 가정한 것이다. 그리고, 제4도에서 상부로 향하게 도시된 화살표는 해당 스위치(SWi)를 선택을 나타낸다.FIG. 4 is a timing diagram for explaining frequency hopping of the fast frequency synthesizer shown in FIG. 3. In FIG. 4, Tb is a bit interval and Th is a hopping interval, which is a timing diagram created to explain an example in which the frequency synthesizer is set to four. It is assumed that these hops are allocated four hops. In addition, the arrow shown upward in FIG. 4 indicates the selection of the corresponding switch SWi.
도 4를 참조하여 도 3의 동작을 구체적으로 설명하면 하기와 같다.The operation of FIG. 3 will be described in detail with reference to FIG. 4.
도 3에 도시된 제어기(10)가 주파수 제어신호를 출력하면, 이에 접속된 제1 내지 제n주파수 합성기(20, 22~22n)들은 각각의 주파수를 발생하여 출력한다(이하에서는 제1 내지 제n주파수 합성기(20, 22~22n)를 제1 내지 제4주파수 합성기로 표기하여 설명한다). 이때, 상기 제어기(10)가 1번째 비트를 전송하기 위하여 제4도에 도시한 바와 같이 제1주파수 합성기(22)의 출력에 접속된 스위치(SW1)를 선택한 이후에 차례로 제2, 제3 및 제4주파수 합성기(22)에 접속된 스위치(SW2, SW3 및 SW4)를 순차적으로 선택한다.When the controller 10 shown in FIG. 3 outputs a frequency control signal, the first to n-th frequency synthesizers 20 and 22 to 22n connected thereto generate and output respective frequencies (hereinafter, referred to as first to third). n frequency synthesizers 20, 22 to 22n will be described by describing the first to fourth frequency synthesizers). At this time, after the controller 10 selects the switch SW1 connected to the output of the first frequency synthesizer 22 to transmit the first bit, the second, third and The switches SW2, SW3, and SW4 connected to the fourth frequency synthesizer 22 are sequentially selected.
이후, 2번째 비트를 전송시에는 제1주파수 합성기(20)의 출력 주파수 f1은제어기(10)의 제어에 의해 f5로 도약중이며, 스위치 모듈(30)내의 스위치들(SW2,SW3 및 SW4)은 제4도와 같이 제2, 제3 및 제4주파수 합성기(22, 22n-1, 22n)를 각각 순차적으로 선택하며, 이러한 제어는 제어기(30)에 의해 실행된다. 다음으로 3번째 비트를 전송시에는 제어기(10)의 제어에 의해 제일먼저 제3, 제4 및 제1주파수 합성기(22n-1)(22n)(20)들이 선택 스위칭된 후, 그동안 주파수 f6으로 주파수 도약된 제2주파수 합성기(22)의 출력이 선택된다.Then, when transmitting the second bit, the output frequency f1 of the first frequency synthesizer 20 is jumping to f5 under the control of the controller 10, and the switches SW2, SW3, and SW4 in the switch module 30 are As shown in FIG. 4, the second, third and fourth frequency synthesizers 22, 22n-1, 22n are sequentially selected, and this control is executed by the controller 30. FIG. Next, when the third bit is transmitted, the third, fourth and first frequency synthesizers 22n-1, 22n and 20 are first switched by the control of the controller 10, and then the frequency f6 is changed. The output of the frequency hopping second frequency synthesizer 22 is selected.
상기와 같은 방식으로 스위치 모듈(10)내의 스위치들이 선택되면, 도 3과 같이 구성된 고속 주파수 합성기의 출력은 제4도에 나타난 바와 같이 주파수 f1, f2, f3, f4, f2, f3, f4, f5, f3, f4, f5, f6, f4, f5, f6, f7, f5, f6의 순서로 된다. 이때, 각 주파수 합성기의 안정화 요구 시간은 6Th가 된다. 이를 일반화하면, 하기 수학식 2와 같이 되어 기존의 방식보다 1/2정도의 속도를 갖는 주파수 합성기를 사용하여 같은 도약 성능을 유지할 수 있다.When the switches in the switch module 10 are selected in the above manner, the output of the high-speed frequency synthesizer configured as shown in FIG. 3 is the frequency f1, f2, f3, f4, f2, f3, f4, f5 as shown in FIG. , f3, f4, f5, f6, f4, f5, f6, f7, f5, f6. At this time, the stabilization request time of each frequency synthesizer is 6Th. In general, the same leap performance can be maintained by using a frequency synthesizer having a speed of about 1/2 of the conventional method as shown in Equation 2 below.
따라서, 상기 도 3과 같이 구성되어 주파수 합성을 도 4와 같이 스위칭 출력하는 병렬 구조 주파수 합성기는 각각의 주파수 합성기의 제어와 이들의 출력단자에 접속된 스위치의 스위칭 순서 제어를 통해서 주파수 합성기의 안정화 시간을 길게 확보하므로써 저속의 주파수 합성기로 고속의 주파수 도약을 할 수 있게 된다.Accordingly, the parallel structure frequency synthesizer configured as shown in FIG. 3 to switch and output frequency synthesis as shown in FIG. 4 has a stabilization time of the frequency synthesizer through control of each frequency synthesizer and control of switching order of switches connected to the output terminals thereof. By securing a long length of time, it is possible to make a high frequency leap with a low frequency synthesizer.
상술한 바와 같이 본 발명은 저속의 주파수 합성기를 병렬로 연결하고 이들의 출력을 제어하는 스위치의 스위칭 순서 제어를 행하여 고속의 주파수 도약을 얻을 수 있어 주파수 도약 장치를 비교적 간단하게 구현할 수 있다.As described above, the present invention can achieve high-speed frequency hopping by connecting the low-speed frequency synthesizers in parallel and performing the switching order control of the switches for controlling their outputs, so that the frequency hopping device can be implemented relatively simply.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0087207A KR100394998B1 (en) | 2000-12-30 | 2000-12-30 | Apparatus fast frequency hooping using parallel frequency synthesizer with switching conrol and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0087207A KR100394998B1 (en) | 2000-12-30 | 2000-12-30 | Apparatus fast frequency hooping using parallel frequency synthesizer with switching conrol and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056983A KR20020056983A (en) | 2002-07-11 |
| KR100394998B1 true KR100394998B1 (en) | 2003-08-19 |
Family
ID=27690094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0087207A KR100394998B1 (en) | 2000-12-30 | 2000-12-30 | Apparatus fast frequency hooping using parallel frequency synthesizer with switching conrol and method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100394998B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100966254B1 (en) * | 2008-08-04 | 2010-06-28 | 한국과학기술원 | A human body communication transceiver using an adaptive frequency hopping |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940012938A (en) * | 1992-11-17 | 1994-06-24 | 정용문 | Frequency hopping transmission system |
| KR940027356A (en) * | 1993-05-27 | 1994-12-10 | 김광호 | Wireless communication device and method |
| JPH08191260A (en) * | 1995-01-09 | 1996-07-23 | Matsushita Electric Ind Co Ltd | High speed frequency hopping spectrum spread receiver and correlator |
| KR19990065966A (en) * | 1998-01-20 | 1999-08-16 | 윤종용 | Parallel Hopping Direct Sequence / Slow Frequency Hopping Complex Code Division Multiple Access Systems |
| KR20000066810A (en) * | 1999-04-21 | 2000-11-15 | 박태진 | Frequency hopping spread spectrum communication system and frequency hopping method |
-
2000
- 2000-12-30 KR KR10-2000-0087207A patent/KR100394998B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940012938A (en) * | 1992-11-17 | 1994-06-24 | 정용문 | Frequency hopping transmission system |
| KR940027356A (en) * | 1993-05-27 | 1994-12-10 | 김광호 | Wireless communication device and method |
| JPH08191260A (en) * | 1995-01-09 | 1996-07-23 | Matsushita Electric Ind Co Ltd | High speed frequency hopping spectrum spread receiver and correlator |
| KR19990065966A (en) * | 1998-01-20 | 1999-08-16 | 윤종용 | Parallel Hopping Direct Sequence / Slow Frequency Hopping Complex Code Division Multiple Access Systems |
| KR20000066810A (en) * | 1999-04-21 | 2000-11-15 | 박태진 | Frequency hopping spread spectrum communication system and frequency hopping method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056983A (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2160504C1 (en) | Method and device for generation of pseudonoise sequence in code-division multiple- access communication system | |
| US5293398A (en) | Digital matched filter | |
| JP5086416B2 (en) | Demultiplexer for channel interleaver and method for demultiplexing transmitter and element of digital wireless communication system | |
| SE528101C2 (en) | Variable steering wheel CDMA spreading circuit | |
| KR100394998B1 (en) | Apparatus fast frequency hooping using parallel frequency synthesizer with switching conrol and method thereof | |
| CN102171943B (en) | System and method to implement concurrent orthogonal channels in ultra-wide band wireless communications network | |
| CA2378808A1 (en) | Enhanced frequency hopping in a wireless system | |
| US6678315B1 (en) | Code phase setting method and apparatus | |
| CN1157858C (en) | Improvement in or relating to mobile telecommunications systems | |
| KR101872738B1 (en) | The orthogonal processing method for frequency hopping signal with various frequency hopping rate in a synchronized frequency hopping communication system | |
| KR100396506B1 (en) | Double ochma device and method therefor | |
| JP3620233B2 (en) | Spread spectrum modulator | |
| RU98119726A (en) | LAYOUT DIAGRAM FOR REGENERATION OF INPUT SIGNAL CONTAINING DIGITAL DATA SEQUENCE | |
| JP4480024B2 (en) | Optical pulse pattern generator | |
| US20010053006A1 (en) | Wavelength division multiplex transmission system | |
| US6982972B1 (en) | Signal processor in multiplex communication system utilizing a changeover signal indicating a change in gain of the transmission signal and the signal processing method for the system | |
| JPH01200844A (en) | System for converting frequency | |
| JPS5927123B2 (en) | Pseudo noise signal generator | |
| KR100242132B1 (en) | Apparatus for delaying an imformation signal for transmission correspond to sector respectively and transmitting the deayed signal in a base station of mobile communicatim system | |
| JP2001060893A (en) | Transmitting circuit | |
| SU1220132A1 (en) | Radio set | |
| RU1800631C (en) | Multichannel digital communication system | |
| AU4373800A (en) | Carrier changer and changing method | |
| US7277490B1 (en) | Apparatus for converting PCM signal | |
| JPH1168612A (en) | Radio communication equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140729 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150729 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160729 Year of fee payment: 14 |