KR100393458B1 - 비월주사된비디오의수직패닝시스템 - Google Patents

비월주사된비디오의수직패닝시스템 Download PDF

Info

Publication number
KR100393458B1
KR100393458B1 KR1019950039299A KR19950039299A KR100393458B1 KR 100393458 B1 KR100393458 B1 KR 100393458B1 KR 1019950039299 A KR1019950039299 A KR 1019950039299A KR 19950039299 A KR19950039299 A KR 19950039299A KR 100393458 B1 KR100393458 B1 KR 100393458B1
Authority
KR
South Korea
Prior art keywords
signal
vertical
synchronizing frequency
clock output
horizontal
Prior art date
Application number
KR1019950039299A
Other languages
English (en)
Other versions
KR960020469A (ko
Inventor
로베르트카롤리디아망
Original Assignee
알씨에이 라이센싱 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알씨에이 라이센싱 코오포레이숀 filed Critical 알씨에이 라이센싱 코오포레이숀
Publication of KR960020469A publication Critical patent/KR960020469A/ko
Application granted granted Critical
Publication of KR100393458B1 publication Critical patent/KR100393458B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

수직 패닝 회로는 수직 동기 주파수 및 수평 동기 주파수를 갖는 각각의 신호의 소스(12)와; 정수배의 수평 동기 주파수(2fH)를 갖는 신호의 다른 소스(24)와; 비월주사 필드 모드의 동작을 갖는 비디오 디스플레이(30)와; 상기 비디오 디스플레이에 접속되며 제공된 수평 동기 주파수 신호에 응답하는 수평 디스플레이 제어회로(28)와; 상기 비디오 디스플레이에 접속되며 제2 수직 동기 주파수 신호(VOUT)에 응답하는 수직 디스플레이 제어 회로(22)를 포함한다. 상기 수직 패닝 회로는 제공된 정수배의 수평 동기 주파수 신호, 수직 동기 주파수 신호 및 패닝 제어 신호(PCS)에 응답하며, 수평 하프 라인 구간에 대한 지속시간에 대응하는 증가분만큼 차이나는 복수의 지연 중 어느 한 지연만큼 상기 수직 동기 주파수 신호에 대해 위상이 지연된 상기 제2 수직 동기 주파수 신호(VOUT)를 출력으로서 갖는 디지털 위상 지연 회로(14)를 포함한다.

Description

비월 주사된 비디오의 수직 패닝 시스템
본 발명은 텔레비전 수상기에서 화상을 수직으로 패닝하는 분야에 관한 것으로, 특히 와이드 스크린 텔레비전 수상기 등과 같은 장치에 배치된 종래의 소스 매체로부터의 확대 화상을 수직으로 패닝시키는 분야에 관한 것이다.
본 명세서에서, 화상의 외곽 경계 또는 화상에 대한 디스플레이 스크린의 외곽 경계에 대한 폭 대 높이의 비율은 포맷 디스플레이 비로 지칭되며, 화상을 형성하는 이미지의 폭 대 높이의 비율은 이미지 종횡비로 지칭되고, 화상에서 왜곡 이미지를 야기시키는 포맷 디스플레이 비의 부정합은 이미지 종횡비 왜곡으로 지칭된다.
예컨대, 4× 3 포맷 디스플레이 비의 화상을 갖는 종래의 소스 매체는 비디오 신호가 가속되지 않는다면 16× 9 포맷 디스플레이 비를 갖는 와이드 스크린 텔레비전 수상기상에 디스플레이될 수 없다. 이러한 포맷 디스플레이 비에 대해, 예를 들어 비디오 신호는 4/3의 비율로 가속되어야만 한다. 이 때문에 디스플레이 스크린의 1/4에 여백이 생성되어 시청자에게 바람직하지 않은 동작 상태로 느껴지게됨으로써 텔레비전 수상기의 와이드 특성 효과가 저하된다.
비디오 신호를 가속시키기 위한 다른 방안으로 화상을 수직 확대시키는 방법이 있다. 이러한 화면의 확대는 수직 편향 높이를 조정하거나 또는 비디오 신호의 수직 보간으로써 이루어진다. 4× 3 포맷 디스플레이 비를 갖는 화상의 수직 높이가 비디오 신호의 가속없이 16× 9 포맷 디스플레이 비를 갖는 와이드 스크린 디스플레이 상에서 4/3의 비율로 증가된다면, 화상은 디스플레이시에 이미지 종횡비 왜곡을 갖지 않을 것이며, 사실상 화상의 각 이미지로 형성되는 바와 같은 화상은 크기가 확대될 것이다. 또한, 화상에 의해 스크린이 완전히 채워질 것이다. 그러나 화상의 1/4는 손실될 것이다. 화상이 확대 또는 주임(zooming)되어 중앙에 위치되면, 상부의 1/8 및 하부의 1/8 이 크롭(crop) 즉, 손실될 것이다. 화상의 상부 1/8과 하부 1/8이 정보 내용을 갖지 않는 다크 바(dark bar)인 레터박스 포맷인 경우, 이러한 크롭은 별 문제가 되지 않을 것이며, 실제로 이것은 와이드 스크린 수상기에서 매우 양호한 디스플레이 모드가 된다.
그러나, 소스 화상이 레터박스 포맷이 아닌 경우, 화상 내용의 1/4은 손실될 것이다. 동작의 중심이 크로핑되기 매우 쉽다. 이러한 상황하에서, 동작의 중앙을 추종하기 위해, 필요에 따라 주밍 화상을 수직으로 패닝시키는 것이 바람직하다. 수직 패닝은 시청자로 하여금 확대 화상의 어느 부분은 나타내고 어느 부분은 크롭할 지에 대한 선택을 가능케 한다. 또한, 수직 패닝은 예컨대, 수상기에 적합한 디코더를 필요로 하는 비디오 신호와 함께 전송되는 패닝 제어 신호에 응답하여 실행될 수도 있다.
화상을 수직으로 위치 설정시키기 위한 제1 아날로그 방식은 수직 편향 전류상에서 DC 성분을 중첩시키는 것이다. 이것은 DC 결합 수직 편향 증폭기 및 충분한 출력 전류 범위를 필요로 한다. 그러나, 이러한 증폭기는 전력 소비를 증가시킨다는 단점을 갖는다.
제2 아날로그 방식은 수직 편향 요크에 평행하게 접속된 플로팅 DC 전류 소스를 사용한다. 전류 소스의 출력 전압의 동적 범위는 플라이백 펄스를 감당하기에 충분할 정도로 커야만 한다.
전류 중첩을 이용하는 모든 방식이 갖는 심각한 문제점은 전 범위의 수직 시프트에 대해 수직 S-보정 및 좌우-보정이 자동적으로 이루어져야만 한다는 점이다.
기본 수평 동기 주파수(fH)에서 비월주사 필드와 함께 동작하는 수평 편향시스템을 사용하는 제3 아날로그 방식은 아날로그 펄스 지연 기술을 이용하여 비디오 신호에 대해 수직 편향의 위상 시프트를 제공한다. 이러한 방식의 공지된 한 회로에 있어, 3 개의 원샷 멀티바이브레이터가 직렬 접속되며 각각 T1, T2 및 T3의 지속시간을 갖는 각각의 펄스를 제공한다. 제1 원샷 멀티바이브레이터에 대해 수직 구동 출력 펄스가 입력된다. 최초의 두 원샷은 T1+T2의 총 지연시간을 발생시킨다. 제3 원샷 멀티바이브레이터의 출력은 T3의 지속시간을 갖는 지연된 수직 구동 출력 펄스이다. 제2 원샷 멀티바이브레이터의 출력 펄스(T2)의 지속시간을 최대값과 최소값 사이에서 변화시키기 위해 시프트 제어 입력 신호가 사용될 수 있다. 이로써 화상이 각각 하향 및 상향으로 시프팅되는 결과를 나타낸다. 이러한 아날로그 회로는 부정확한 비월주사 및 지터를 야기시키는 문제점을 갖는다.
디지털 기술을 이용하는 수직 패닝 회로는 2배의 기본 수평 동기 주파수(2fH)에서 비(非)비월주사 필드와 함께 동작하는 수평 편향 시스템과 병용하기 위해 개발되었다.
제1 디지털 방식에 있어, 패닝 제어 회로는 확대 화상 영역의 디스플레이 부분과 비디스플레이 부분을 제어하기 위해 수직 동기 성분에 대해 위상의 수직 블랭킹 구간을 조정한다. 적합한 기능 수행을 위하여, 상기 시스템은 DC 결합 수직 편향 시스템을 필요로 한다. DC 결합의 결과로 인해 수직 주밍의 구현시에 화상의 하부는 수직 패닝되지 않고 크롭된다. 화상을 중앙에 위치시키기 위하여 약간의 수직 패닝이 요구되는데, 이것은 통상적으로 수직 주밍 디스플레이 모드의 개시점으로 필수적이라고 여겨진다.
전술된 제1 디지털 방식에 함께 사용될 수 있는 S-보정용 자동 조정 회로로서 수직 편향 증폭기의 입력부에 수직 톱니파형 신호를 인가하는 한쌍의 트랜지스터로 형성된 차동 증폭기를 사용한다. 이 한 쌍의 트랜지스터의 비선형성에 의해 수직 방향으로의 비선형성 즉 S-보정을 야기한다. 톱니파 신호의 진폭은 수직 높이 제어 신호를 조정함으로써 제어된다. 수직 높이 제어 신호가 트랜지스터쌍의 에미터에 인가되어 비선형성을 제어함으로써 진폭 조정에 의해 야기된 S-보정 요구량의 변화를 보상한다.
프레임 기반의 수직 패닝 시스템으로 지칭되는 제2 디지털 방식에 있어, 패닝 제어 회로는 수평 라인 또는 하프 라인을 카운트하고 비디오 신호의 수직 동기성분에 대해 가변 패닝 지연에 의해 지연된 수직 리셋 신호를 생성한다. 이러한 패닝 지연은 필드당 라인의 수가 테이프의 속도 및 기록 매체에 따라 변하는 VCR 재생시의 일시멈춤(pause) 모드에서와 같이 연속 필드가 상이한 수평 라인 수를 갖는 때에 패닝된 비디오 신호의 인터라인 플리커를 제어하기 위해 상호 배타적인 범위로 변할 수 있다.
필드 대 필드 수직 패닝 시스템으로 지칭되는 제3 아날로그 방식은 표준 필드 길이 및 연속 수평 라인 그룹을 연속 필드로 분할하는 수직 동기 성분을 갖는 비디오 신호를 기초로 한다. 패닝 제어 회로는 각각의 연속 필드의 실제 길이와 표준 길이간의 편차를 측정한다. 수직 리셋 신호는 비디오 신호의 수직 동기 성분에 대한 패닝 지연에 의해 지연된다. 패닝 지연은 필드가 비표준 필드 길이를 가질때에 패닝된 비디오 신호의 인터라인 플리커를 제어하기 위해 필드 길이 편차에 응답하여 필드× 필드를 기초로 조정될 수 있다.
fH에서 동작하는 텔레비전 수상기와 함께 사용될 수 있고, 비월주사 문제점을 야기하지 않으며, AC 및 DC 결합 수직 편향 시스템 모두와 병용가능하고, 전력소비를 증가시키지 않으며, 수직 패닝시에 S-보정 및 좌우-보정의 연속적인 조정을 필요로 하지 않는 수직 패닝 회로에 대한 필요성이 부각되고 있다.
종래 기술에서 나타난 문제점을 해결하는 수직 패닝 회로는 수직 동기 주파수, 수평 동기 주파수 및 이 수평 동기 주파수의 정수배 주파수를 갖는 각각의 신호를 제공하는 수단과; 공급된 수평 동기 주파수 신호에 응답하며, 필드를 비월주사시킴으로써 비디오 신호를 디스플레이하는 비디오 디스플레이용 수평 디스플레이 제어 회로와; 공급된 정수배의 수평 동기 주파수 신호, 공급된 수직 동기 주파수 신호 및 패닝 제어 신호에 응답하며, 수평 하프 라인 구간에 대한 지속시간에 해당하는 증가분 만큼 차이나는 복수의 지연시간중 어느 하나의 지속시간으로 상기 공급된 수직 동기 주파수 신호에 대해 위상이 지연된 제2 수직 동기 주파수 신호를 제공하는 디지털 수단과; 상기 제2 수직 동기 주파수 신호에 응답하는 비디오 디스플레이용 수직 디스플레이 제어 회로를 구비한다. 상기 제2 수직 동기 신호를 발생하기 위한 수단은 상기 정수배의 수평 주파수 신호에 의해 클럭조정되고 수직 주파수 신호에 의해 인에이블되는 제1 클럭 출력 신호를 생성하기 위한 제1 디지털 카운팅 수단과; 상기 정수배의 수평 주파수 신호에 의해 클럭조정되고 상기 제1 출력신호에 의해 설정되는 제2 클럭 출력 신호를 발생하기 위한 제2 디지털 카운팅 수단과; 수직 주파수 신호에 의해 클럭조정 되며, 패닝 제어 신호에 응답하여 변화하고 제2 카운터를 사전설정하는 제3 클럭 출력 신호를 생성하는 제3 디지털 카운팅 수단과; 상기 제2 클럭 출력 신호에 응답하며 위상 지연된 수직 주파수 동기 신호를 생성하는 디지털 디코딩 수단을 구비한다.
또한, 종래 기술에서 나타난 문제점을 해결하는 수직 패닝 회로는 수직 동기 주파수, 수평 동기 주파수 및 정수배의 수평 동기 주파수를 갖는 각 신호의 소스와; 입력 비디오 신호의 필드가 비월주사 포맷으로 디스플레이되는 동작 모드를 갖는 비디오 디스플레이와; 상기 비디오 디스플레이에 접속되며 공급된 수평 동기 주파수 신호에 응답하는 수평 디스플레이 제어 회로와; 공급된 정수배의 수평 동기주파수 신호, 공급된 수직 동기 주파수 신호 및 패닝 제어 신호에 응답하며, 수평 하프 라인 구간에 대한 지속시간에 해당하는 증가분 만큼 차이나는 복수의 지연중 어느 하나의 지연에 의해 공급된 수직 동기 주파수 신호에 대해 위상이 지연된 제2 수직 동기 주파수 신호를 출력으로서 갖는 디지털 위상 지연 회로와; 상기 비디오 디스플레이에 접속되며 상기 제2 수직 동기 주파수 신호에 응답하는 수직 디스플레이 제어 회로를 구비한다. 상기 디지털 위상 지연 회로는 정수배의 수평 동기 신호에 의해 클럭조정되고 수직 동기 신호에 의해 인에이블 되며, 제1 클럭 출력 신호를 생성하는 제1 카운터와; 정수배의 수평 동기 신호에 의해 클럭조정되고 상기 제1 클럭 출력 신호에 의해 개시 카운팅으로 설정되며, 제2 클럭 출력 신호를 생성하는 제2 카운터와; 수직 동기 신호에 의해 클럭조정되며, 개시 카운트로서 상기 제2 카운터에 인가되고 수직 패닝 제어 신호에 응답하여 변화하는 제3 클럭 출력 신호를 생성하는 제3 카운터와; 상기 제2 클럭 출력 신호를 수신하고 위상 지연된 수직 주파수 동기 신호로서 디코딩 출력 신호를 생성하기 위해 접속된 디코더를 구비한다.
전술한 각 장치에 있어서, 수평 동기 주파수는 예를 들어 fH와 같은 입력 비디오 신호의 수평 동기 신호에 대응하며, 정수배의 수평 동기 주파수는 예를 들어 2fH와 같이 입력 비디오 신호의 수평 동기 신호의 주파수의 두배이다.
당업자라면 본 발명이 전술한 내용에 한정되지 않는다는 것을 비롯하여, 다양한 대안의 형식이 가능하다는 것을 알 것이다.
본 발명에 따른 수직 패닝 회로의 블록도가 제1도에 도시되어 있으며 기재부호 10으로 표시된다. 패닝 회로(10)는 수직 구동 펄스가 발생되는 지점에서 fH로 표시된 수평 주사 주파수의 주기의 절반의 정수배로 수직 동기 신호를 위상 지연시킨다. (1 필드 시간 인터벌 + 35.5 수평 라인주기) 내지 (1 필드 시간 인터벌 - 36 수평 라인 주기)의 범위에서 위상 지연량은 하프 라인 주사 주기의 증가분 만큼 조정 가능하다. 이러한 범위로 인해 중심 위치에서 35.5 라인 위로 그리고 중심 라인에서 36 라인 아래로 화상의 최대 수직 시프트가 가능하게 된다. 수평 주사 주기의 절반의 정수배로 시간 지연의 조정이 가능하므로써 비월주사가 정확하고 본질적으로 안정하게 된다는 장점을 갖는다. 또한, 본 회로는 카운트다운 방식으로 수직 구동 펄스를 생성하기 위해 사용된 일종의 집적회로로서 실행될 수 있다.
블록(12)은 예를 들어, 동기 신호 분리 회로에 의해 공급된 바와 같은 입력 합성 비디오 신호의 수평 및 수직 동기 신호가 이용될 수도 있는 수평 및 수직 동기 주파수를 갖는 각 신호의 소스를 나타낸다. 이와 달리, 각 신호는 예를 들어 각각의 수평 및 수직 출력 구동 신호가 되는 입력 합성 비디오 신호의 수평 및 수직 동기 신호로부터 구해질 수도 있다.
수직 동기 주파수를 갖는 블록(12)의 출력 신호는 VIN으로 표시된다. 신호 VIN은 위상 지연 블록(14) 및 지연 제어 블록(26)에 입력된다. 수평 동기 주파수를 갖는 블록(12)의 출력 신호는 fH로 표시된다. 신호 fH는 주파수 체배기 블록(24) 및수평 디스플레이 제어 블록(28)에 입력된다. VIN및 fH신호는 각각 입력 비디오 신호의 수직 및 수평 동기 신호와 동기 관계에 있다.
블록(24)은 본 실시예에서 출력으로서 2fH를 생성하는 주파수 체배기를 나타낸다. 이 주파수 체배기는 널리 공지된 것으로서 PLL(25)과 같은 위상 고정 루프를 포함하여 2fH출력 신호가 fH입력 신호에 동기되도록 유지한다. 디스플레이시에 우수 필드와 기수 필드가 서로 측면 방향에서 정렬되는 상황을 방지하기 위해 2fH신호가 fH신호의 구간과 대칭되도록 하는 것이 바람직하다. 2fH신호가 수상기에서 이용가능하지 않다면 2fH신호를 생성시킬 필요가 없다.
블록(14)은 제2 수직 동기 주파수 신호 VOUT를 출력 신호로서 생성하는 위상 지연 회로를 나타낸다. 신호 VOUT은 신호 VIN에 대해 위상 지연된다. 본 발명의 구성에 따르면, 신호 VOUT는 시간 증가분이 상이한 복수의 위상 지연 중 어느 하나의 지연에 의해 위상 지연된다. 각 증가분은 시간적으로 절반의 라인 인터벌에 대응한다. 각 하프 라인 인터벌은 정수배의 수평 주파수 신호, 예컨대 본 실시예에서는 2fH신호의 각 주기에 대응한다. 정수배의 수평 주파수 신호는 하프 라인 인터벌의 위상 지연 증가를 가능케 하는 위상 지연 회로(14)에 대한 시간적인 기초를 제공한다. 신호 VIN는 위상 지연된 VOUT신호가 입력 비디오 신호에 동기되어 유지되도록 한다.
블록(26)은 지연 제어 회로를 나타낸다. 상기 지연 제어 회로는 위상 지연회로(14)에서 VIN신호에 가해지는 증가 지연 수를 조정하는 출력 신호(PCS)를 생성한다. VIN신호는 지연 제어 회로(26)가 위상 지연 회로(14)에 적합하게 동기되게 하는 클럭 소스를 제공한다.
블록(32)은 마이크로프로세서(32)를 나타낸다. 상기 마이크로프로세서는 지연 제어 회로(26)에 업, 센터 및 다운 명령을 제공한다. 상기 마이크로프로세서는 PAN 버튼(36), DOWN 버튼(38) 및 UP 버튼(40)을 포함하는 키패드 부분(34)에 의해 발생될 수 있는 시청자 명령에 응답한다. 상기 키패드는 링크(42), 예컨대 배선 또는 원격 제어의 적외선에 의해 마이크로프로세서에 접속된다. 키패드부(34)는 다수의 제어 방식 중 하나를 예시하는데, 예컨대 UP 및 DOWN 볼륨 제어 버튼은 PAN 버튼이 동시에 눌려지는 경우에 업 및 다운 명령을 발생하도록 사용될 수 있게 한다.
CENTER 명령은 1 필드 시간 인터벌의 지연을 설정하여 화상이 수직 방향의 중앙에 위치되도록 한다. 이것은 제2도에 도시된 바와 같이 신호 VIN의 각 펄스 다음의 1 수직 주기 TVERTICAL를 발생하는 신호 VOUT의 각 펄스에 대응한다. UP 명령은 ((1 필드 시간 인터벌 + 0.5 라인 주기) 내지(1 필드 시간 인터벌 + 35.5 라인 주기)의 범위에서 지연을 설정한다. DOWN 명령은 (1 필드 시간 인터벌 - 0.5 라인 주기) 내지 (1 필드 시간 인터벌 - 36 라인 주기)의 범위에서 지연을 설정한다.
제1도에 있어, 블록(22)은 위상 지연 조정된 VOUT신호를 입력으로서 갖는 수직 디스플레이 제어 회로를 나타낸다. 상기 수직 디스플레이 제어 회로로는 음극선 화상관과 함께 사용가능한 수직 편향 회로 또는 액정이나 플라즈마 디스플레이와 함께 사용가능한 래스터 맵핑 회로가 가능하다. 어떠한 경우에 있어서도, 수직 디스플레이 제어 회로는 화상의 수직 크기를 제어하는 마이크로프로세서(32)로부터 수직 크기 제어 신호를 수신한다. 수직 패닝은 다수의 와이드 스크린 텔레비전 수상기에서 나타나는 수직 확대 특성에 의해 필연적으로 수반된다. 편향 시스템에 있어, 화상의 수직 높이는 수직 편향 전류의 경사를 변화시킴으로써 조정될 수 있다. 이러한 회로는 널리 공지되어 있다. 래스터 맵핑 회로는 수평 라인에 대한 수직 어드레스를 변화시키며, 보간에 의해 중간 수평 라인을 형성할 수 있다. 이러한 회로 또한 널리 공지되어 있다.
블록(28)은 fH신호를 입력으로 갖는 수평 디스플레이 제어 회로를 나타낸다. 상기 수평 디스플레이 제어 회로로는 음극선 화상관과 함께 사용될 수 있는 수평 편향 회로 또는 액정이나 플라즈마 디스플레이와 함께 사용될 수 있는 래스터 맵핑 회로가 가능하다. 와이드 스크린 디스플레이상에 4× 3 포맷 디스플레이 비를 수직 방향으로 주밍하는 경우에, 수평 주사폭의 조정은 필요하지 않다.
상기 수평 및 수직 디스플레이 제어 회로에 의해 각각 발생된 수평 및 수직 디스플레이 제어 신호는 블록(30)으로 표시된 비디오 디스플레이에 입력된다. 비디오 디스플레이(30)는 수직 주밍 특성을 실행하기에 적합하도록 예컨대 16× 9 와이드 포맷 디스플레이 비를 갖는다. 비디오 디스플레이(30)로는 비디오 신호에 의해표시된 화상을 디스플레이하기 위한 음극선 화상관, 액정 디스플레이, 플라즈마 디스플레이 또는 다른 적합한 장치가 가능하다.
제3도는 위상 지연 회로(14)의 세부 블록도이다. 위상 지연 회로(14)는 2 개의 동기식 디지털 카운터 및 하나의 디코더로 구성될 수 있다. 카운터1로 표시된 제1 카운터(16)는 9 비트 이진 카운터이다. 상기 제1 카운터는 2fH신호에 의해 클럭 조정되며, VIN신호에 응답하여 2fH주파수에서 카운팅을 개시한다. 카운터(16)의 출력은 CNT1으로 표시된다. 카운터2로 표시된 제2 카운터(18)는 8 비트 프로그래머블 카운터이다. 상기 제2 카운터는 2fH신호에 의해 클럭 조정되며, 상기 제1 카운터의 소정 출력 카운트에 의해 세팅된다. 제2 카운터의 출력 카운트(CNT2)는 4비트 디지털 디코더(20)에 입력된다. 디코더(20)의 디코딩 출력 신호는 위상 지연된 수직 동기 신호(VOUT)이다. 지연 제어 회로(26)로는 카운터3으로 표시된 제3 디지털 카운터(26)가 가능하다. 상기 제3 카운터는 신호 VIN에 의해 클럭조정된 동기식 8비트 프로그래머블 이진 업/다운 카운터이다. 제3 카운터(26)의 출력 카운트(CNT3)은 제2 카운터(18)에 대한 프리셋 카운트값을 제공한다.
블록(42)은 마이크로프로세서(32)가 시청자에 의해 발생된 수직 패닝 제어신호를 적합한 디지털 패닝 제어 신호로 변환할 수 있도록 하는 스위치 인터페이스를 나타낸다.
수직 주파수 동기 신호 VIN가 논리적으로 하이가 되고 2fH클럭 주파수에서카운팅을 개시할 때에 카운터(16)는 제로로 리셋된다. 출력 OUT은 논리적으로 하이가 된다. 카운트가 "470"에 도달할 때에 출력 OUT은 논리적으로 로우가 된다. 다음 2fH클럭 펄스에서, 카운터(18)는 "0" 내지 "143" 범위의 카운터(26)로부터의 출력 카운트값으로 사전 로딩된다. 카운터(16)는 "471"의 종료 카운트에서 카운팅을 멈춘다.
카운터(18)는 미리 로딩된 값으로부터 카운팅을 개시하여 "240"의 종료 카운트에서 카운트를 멈출 때까지 진행한다. 카운터(18)의 출력 카운트의 4개의 최상위 비트는 4비트 디코더(20)에 제공된다. 위상 지연된 신호 VOUT는 "224" 내지 "239"의 카운트 범위의 16 카운트의 지속시간을 갖는 지연 수직 동기 펄스를 갖는다.
카운터(26)에 대한 수직 패닝 제어 신호 UP, CENTER 및 DOWN는 카운터(26)에 의해 카운터(18)에 제공된 미리 로딩된 값을 수정하기 위해 사용된다. 카운터(26)의 제어 입력 중 한 입력에 대한 로우 논리 신호는 카운터(26)를 증가, 감소 또는 소정의 값으로 세팅시킨다. VIN및 VOUT신호간의 위상의 전체 지연량은 카운터(16 및 18)의 카운트 주기의 합이다. PAL 시스템에 있어, 수직 펄스 주파수가 50 Hz 인 경우에 화상을 전체 이용가능 범위에 걸쳐 시프트하기 위해 대략 2.8 초가 필요하다.
총 펄스 지연 시간은 (1 필드+71 카운트)에서 (1 필드-72 카운트)까지 조정가능하다. 이로써 중앙의 35.5 라인 위에서부터 중앙의 36 라인 아래까지 화상의 시프트가 가능하다.
NTSC 시스템에는 비디오 필드당 보다 작은 수의 수평 라인이 존재하기 때문에 NTSC 시스템에서는 절대 수직 시프트가 더 크게될 것이다. 따라서, NTSC 신호와 함께 사용하기에 적합한 수직 패닝 시스템은 증가된 하프 라인 인터벌의 수를 통해 측정된 바와 같이 상이한 패닝 범위를 필요로 할 것이다.
연속 필드가 동일한 수의 라인을 갖지 않는 경우 고속 순방향 또는 역방향 탐색과 같은 특수한 VCR 모드에서 약간의 지터가 발생할 가능성이 있다. 본 장치에 의해 나타나는 다수의 장점에 의해 이러한 발생 가능성은 매우 적거나 거의 없을 것이다.
제4도는 위상 고정 루프를 포함한 주파수 체배기의 블록도이다. 블록(44)은 제1 입력으로서 fH 동기 신호를 수신하는 위상 비교기를 나타낸다. 상기 위상 비교기의 출력은 블록(46)으로 표시된 저역 통과 필터에 입력된다. 저역 통과 필터(46)의 출력은 블록(48)으로 표시된 전압 제어 발진기에 대한 제어 전압 입력이 된다. 상기 발진기는 NfH의 정상 동작 주파수를 가지며, 여기서 N은 정수이다. 진압 제어발진기의 출력 NfH신호는 예를 들어 위상 지연 회로(14)에 대한 클럭 신호로서 사용될 수 있다. 제3도의 실시예에서, NfH신호는 제1 및 제2 카운터(16 및 18)에 대한 클럭 신호이다. NfH신호는 블록(50)으로 표시된 ÷ N 회로에 입력된다. 블록(50)은 위상 고정 루프를 폐쇄시키는 위상 비교기(44)에 대한 제2 입력으로서 제2 fH신호를 제공한다. 위상 비교기(44)의 출력은 두 fH신호간의 위상차를 나타내며, 필요하다면 상기 발진기에 의해 발생된 NfH신호가 입력 fH신호와 위상고정되도록 상기 전압 제어 발진기의 주파수를 증가 또는 감소시킨다. 위상 고정 루프 및 그 구성회로는 아날로그 회로, 디지털 회로 또는 아날로그와 디지털 장치의 혼합 회로로 구성될 수 있다. 도시된 실시예에서, 상수 N은 2 이다.
제5도는 논리 회로도 형태로 도시된 블록(14,24,26 및 42)의 세부 회로도이다. 제1 프로그래머블 논리 장치(U1)는 카운터(16) 및 디코더(20)를 구현하기 위해 사용된다. 제2 프로그래머블 논리 장치(U2)는 카운터(18 및 26)를 구현하기 위해 사용된다. 위상 고정 루프 장치(U3) 및 주파수 분할기로서 접속되어 있는 D형 플립/플롭(U4)은 주파수 체배기를 구현하기 위해 사용된다. 위상 고정 루프 장치(U3)의 핀 3 및 핀 14는 위상 비교기에 대한 입력이다. 핀 13은 위상 비교기의 출력이다. 저역 통과 필터는 핀 13 및 핀 9 사이에 접속된다. 핀 9는 전압 제어 발진기의 제어 입력이다. 핀 4는 전압 제어 발진기의 출력이다. 풀업 레지스터(R1, R2 및 R3)의 네트워크는 스위치 인터페이스(42)를 구현하기 위해 사용된다. 입력 신호는 50 Hz의 PAL 표준 수직 동기 주파수(VIN) 신호 및 15,625 Hz의 PAL 표준 수평 동기 주파수(fH) 신호이다. 신호 VIN및 fH는 각각 수직 및 수평 구동 펄스 신호가 될 것이다. 출력은 위상 지연된 신호(VOUT)이다. 2fH신호가 수상기에서 이용가능하지 않다면 2fH신호는 발생될 필요가 없다.
회로에 전원이 인가된 후, 저항(R1) 및 커패시터(C4)는 R-C 시정수로 정의된구간 동안 U2의 핀 23을 로우 논리 레벨로 유지하여 화상을 수직으로 센터링한다. 다이오드(D1)은 회로에 대한 전원이 차단될 시에 커패시터(C4)가 급속히 방전되도록 한다.
프로그래머블 논리 장치(U1, U2)는 예를 들어 5C060 형으로 구현될 수 있다. 위상 고정 루프 장치(U3)는 예를 들어 74HC046 형으로 구현될 수 있다. D형 플립/플롭(U4)은 예를 들어 74HC74 형으로 구현될 수 있다.
제1도는 본 발명에 따른 수직 패닝 회로의 블록도.
제2도는 제1도에 도시된 회로의 동작을 설명하기 위한 타이밍도.
제3도는 제1도에 도시된 위상 지연 회로를 구현하기 위한 실시예의 블록도.
제4도는 제1도에 도시된 위상 고정 회로 및 주파수 체배기를 구현하기 위한 실시예의 블록도.
제5도는 본 발명에 따른 수직 패닝 회로의 실시예에 대한 논리 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
12 : 수평 및 수직 동기 주파수 신호 소스
14 : 위상 지연 회로
16,18,26 : 카운터
20 : 디코더
22 : 수직 디스플레이 제어 회로
24 : 주파수 체배기
26 : 지연 제어 회로
28 : 수평 디스플레이 제어 회로
30 : 비디오 디스플레이
42 : 스위치 인터페이스
44 : 위상 검출기
46 : 저역 통과 필터
48 : 전압 제어 발진기

Claims (15)

  1. 수직 동기 주파수(VIN) 및 수평 동기 주파수(fH)를 갖는 각각의 신호를 제공하는 수단(12)과,
    상기 수평 동기 주파수(fH)의 정수배의 주파수(2fH)를 갖는 다른 신호를 제공하는 수단(24)과,
    상기 제공된 수평 동기 주파수 신호(fH)에 응답하며, 필드를 비월주사함으로써 비디오 신호를 디스플레이하는 비디오 디스플레이(30)용 수평 디스플레이 제어 회로(28)와,
    제2 수직 동기 주파수 신호(VOUT)에 응답하는, 상기 비디오 디스플레이(30)용 수직 디스플레이 제어 회로(22)를 포함하는 수직 패닝 시스템에 있어서,
    상기 정수배의 수평 동기 주파수 신호(2fH)에 의해 클록 조정되고, 상기 수직 동기 주파수 신호(VIN)에 의해 인에이블되며, 제1 클록 출력 신호(CNT1) 생성하는 제1 디지털 카운팅 수단(16)과,
    상기 정수배의 수평 동기 주파수 신호(2fH)에 의해 클록 조정되고, 상기 제1 클록 출력 신호에 의해 세팅되며, 제2 클록 출력 신호(CNT2) 생성하는 제2 디지털 카운팅 수단(18)과,
    상기 수직 동기 주파수 신호(VIN)에 의해 클록 조정되며, 패닝 제어신호(PCS)에 응답하여 변화하고 상기 제2 카운팅 수단을 프리세팅하는 제3 클록 출력 신호(CNT3)를 생성하는 제3 디지털 카운팅 수단(26)을 포함하고,
    상기 제1, 제2 및 제3 디지털 카운팅 수단은 상기 제공된 수직 동기 주파수 신호(VIN)에 대하여 시간적으로 수평 하프 라인 인터벌에 대응하는 증가분만큼 차이가 나는 복수의 지연 중 어느 하나에 의해 위상 지연을 갖는 제2 수직 동기 주파수 신호(VOUT)를 생성하는 것을 특징으로 하는 수직 패닝 시스템.
  2. 제1항에 있어서,
    상기 복수의 지연은 업 및 다운 패닝에 대해 인접 영역에 존재하는 것을 특징으로 하는 수직 패닝 시스템.
  3. 제1항에 있어서,
    상기 제2 클록 출력 신호에 응답하여 상기 위상 지연된 수직 동기 주파수 신호(VOUT)를 생성하는 디지털 디코딩 수단(20)을 더 포함하는 것을 특징으로 하는 수직 패닝 시스템.
  4. 제1항에 있어서,
    상기 수평 동기 주파수 신호는 입력 비디오 신호의 수평 동기 신호에 대응하며, 상기 정수배의 수평 동기 주파수는 상기 입력 비디오 신호의 상기 수평 동기신호의 2 배인 것을 특징으로 하는 수직 패닝 시스템.
  5. 제1항에 있어서,
    상기 비디오 디스플레이는 와이드 포맷 디스플레이 비를 갖는 것을 특징으로 하는 수직 패닝 시스템.
  6. 수직 동기 주파수(VIN) 및 수평 동기 주파수(fH)를 갖는 각각의 신호를 제공하는 수단(12)과,
    상기 수평 동기 주파수(fH)의 정수배의 주파수(2fH)를 갖는 다른 신호를 제공하는 수단(24)과,
    상기 제공된 수평 동기 주파수 신호(fH)에 응답하여 필드를 비월 주사함으로써 비디오 신호를 디스플레이하는 비디오 디스플레이(30)용 수평 디스플레이 제어 회로(28)와,
    제2 수직 동기 주파수 신호(VOUT)에 응답하는 상기 비디오 디스플레이(30)용 수직 디스플레이 제어 회로(22)를 포함하는 수직 패닝 시스템에 있어서,
    상기 제공된 정수배의 수평 동기 주파수 신호(2fH), 상기 제공된 수직 동기 주파수 신호(VIN) 및 패닝 제어 신호(PCS)에 응답하는 복수 개의 디지털 카운팅 수단(16,18,26)으로서, 이 복수개의 카운팅 수단은 고정 클록 출력 신호(CNT1)와, 고정 최대 출력 카운트를 갖는 제1 가변 클록 출력 신호(CNT2)와,
    상기 패닝 제어 신호에 응답하여 변화하고 상기 제2 가변 출력 신호(CNT2)를 프리세팅하는 제2 가변 클록 출력 신호(CNT3)를 생성하는 복수 개의 디지털 카운팅 수단(16,18,26)과,
    상기 제공된 수직 동기 주파수 신호(VIN)에 대하여 수평 하프 라인의 증가분만큼 차이나는 복수의 지연 중 어느 하나만큼 지연되는 상기 제2 수직 동기 주파수 신호(VOUT)를 생성하기 위하여 상기 제1 가변 클록 출력 신호(CNT2)를 디코딩하는 수단(20)으로서, 상기 지연은 상기 고정 클록 출력 신호 및 상기 제1 가변 클록 출력 신호(CNT1+CNT2)의 합에 대응하고, 상기 제1 가변 클록 출력 신호(CNT2)는 상기 고정 최대 출력 카운트와 상기 제2 가변 클록 출력 신호간의 차(CNT2의 최대 출력 카운트-CNT3)에 대응하는 것인 디코딩 수단(20)
    을 포함하는 것을 특징으로 하는 수직 패닝 시스템.
  7. 제6항에 있어서,
    상기 디코딩 수단(20)은 상기 제2 가변 클록 출력 신호에 응답하여 상기 위상 지연된 수직 주파수 동기 신호(VOUT)를 생성하는 디지털 디코더인 것을 특징으로 하는 수직 패닝 시스템.
  8. 제6항에 있어서,
    상기 비디오 디스플레이는 와이드 포맷 디스플레이 비를 갖는 것을 특징으로 하는 수직 패닝 시스템.
  9. 제6항에 있어서,
    상기 복수의 지연은 업 및 다운 패닝에 대해 인접 영역에 존재하는 것을 특징으로 하는 수직 패닝 시스템.
  10. 수직 동기 주파수 신호(VIN) 및 수평 동기 주파수 신호(fH)를 각각 제공하는 수단(12)과,
    상기 수평 동기 주파수(fH)의 정수배의 주파수(2fH)를 갖는 다른 신호를 제공하는 수단(24)과,
    상기 제공된 수평 동기 주파수 신호(fH)에 응답하며, 필드를 비월 주사함으로써 비디오 신호를 디스플레이하는 비디오 디스플레이(30)용 수평 디스플레이 제어 회로(28)와,
    제2 수직 동기 주파수 신호(VOUT)에 응답하는 상기 비디오 디스플레이(30)용 수직 디스플레이 제어 회로(22)를 포함하는 수직 패닝 시스템에 있어서,
    상기 제공된 정수배의 수평 동기 주파수 신호(2fH), 상기 제공된 수직 동기 주파수 신호(VIN) 및 패닝 제어 신호(PCS)에 응답하여, 상기 제공된 수직 동기 주파수 신호(VIN)에 대해 시간적으로 수평 하프 라인 인터벌에 대응하는 증가분만큼 차이나는 복수의 지연 중 어느 하나로 위상 지연된 상기 제2 수직 동기 주파수 신호(VOUT)를 생성하는 복수 개의 디지털 카운팅 수단(16, 28, 26)을 포함하고, 상기 복수의 지연은 업 및 다운 패닝에 대해 인접 영역에 존재하는 것을 특징으로 하는 수직 패닝 시스템.
  11. 제10항에 있어서,
    고정 클록 출력 신호(CNT1)를 생성하는 제1 디지털 카운팅 수단(16)과,
    제1 가변 클록 출력 신호(CNT2)를 생성하며, 고정 최대 출력 카운트를 갖는 제2 디지털 카운팅 수단(18)과,
    상기 제2 디지털 카운팅 수단 프리세팅하는 상기 제2 가변 클록 출력 신호(CNT3)를 생성하는 제3 디지털 카운팅 수단으로서, 상기 제2 가변 클록 출력 신호는 상기 패닝 제어 신호에 따라 변화하는 것인 제3 디지털 카운팅 수단을 포함하고,
    상기 제1 가변 클록 출력 신호는 상기 고정 최대 출력 카운트 및 상기 제2 가변 클록 출력 신호간의 차(CNT2의 최대 출력 카운트-CNT3)에 대응하는 것을 특징으로 하는 수직 패닝 시스템.
  12. 제10항에 있어서,
    상기 제2 클록 출력 신호에 응답하여 상기 위상 지연된 수직 주파수 동기 신호(VOUT)를 생성하는 디지털 디코더(20)를 더 포함하는 것을 특징으로 하는 수직 패닝 시스템.
  13. 제10항에 있어서,
    상기 비디오 디스플레이는 와이드 포맷 디스플레이 비를 갖는 것을 특징으로 하는 수직 패닝 시스템.
  14. 제11항에 있어서,
    상기 고정 클록 출력 신호와, 상기 제1 가변 클록 출력 신호의 상기 고정 최대 출력 카운트 및 상기 제2 가변 클록 출력 신호간의 차이의 합(합 = CNT1 + CNT2의 최대 출력 카운트 - CNT3)은 업 및 다운 패닝에 대해 1 비디오 필드 시간 인터벌 ± 상기 1 필드 시간 인터벌의 ± 1/8로서 상기 인접 영역을 정의하는 것을 특징으로 하는 수직 패닝 시스템.
  15. 제10항에 있어서,
    상기 인접 영역은 1 비디오 필드 시간 인터벌 ± 상기 1 필드 시간 인터벌의 1/8인 것을 특징으로 하는 수직 패닝 시스템.
KR1019950039299A 1994-11-02 1995-11-02 비월주사된비디오의수직패닝시스템 KR100393458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/333,181 1994-11-02
US08/333,181 US5574508A (en) 1994-11-02 1994-11-02 Vertical panning for interlaced video

Publications (2)

Publication Number Publication Date
KR960020469A KR960020469A (ko) 1996-06-17
KR100393458B1 true KR100393458B1 (ko) 2003-10-17

Family

ID=23301676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039299A KR100393458B1 (ko) 1994-11-02 1995-11-02 비월주사된비디오의수직패닝시스템

Country Status (9)

Country Link
US (1) US5574508A (ko)
EP (1) EP0711071B1 (ko)
JP (1) JP3703544B2 (ko)
KR (1) KR100393458B1 (ko)
CN (1) CN1134974C (ko)
DE (1) DE69525709T2 (ko)
MX (1) MX9504612A (ko)
MY (1) MY113091A (ko)
TW (1) TW285808B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123358B2 (ja) * 1994-09-02 2001-01-09 株式会社日立製作所 ディスプレイ装置
JP3488313B2 (ja) * 1995-04-21 2004-01-19 ソニー株式会社 映像信号処理装置および合成画面投影装置
US6473134B1 (en) * 1996-06-19 2002-10-29 Matsushita Electric Industrial Co., Ltd. Television receiver that detects electric field information from a received television signal and stabilizes a detected synchronizing signal according to the electric field information
JP2000092409A (ja) * 1998-09-10 2000-03-31 Sony Corp 映像表示装置
US6456745B1 (en) * 1998-09-16 2002-09-24 Push Entertaiment Inc. Method and apparatus for re-sizing and zooming images by operating directly on their digital transforms
DE10026739B4 (de) * 2000-05-30 2006-10-19 Micronas Gmbh Verfahren und Vorrichtung zur Phasenkorrektur eines vertikal verzerrten digitalen Bilds
US6930524B2 (en) * 2001-10-09 2005-08-16 Micron Technology, Inc. Dual-phase delay-locked loop circuit and method
US6759911B2 (en) 2001-11-19 2004-07-06 Mcron Technology, Inc. Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US7262806B2 (en) * 2001-11-21 2007-08-28 Broadcom Corporation System and method for aligned compression of interlaced video
US6621316B1 (en) 2002-06-20 2003-09-16 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line
US6727740B2 (en) * 2002-08-29 2004-04-27 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US6937076B2 (en) * 2003-06-11 2005-08-30 Micron Technology, Inc. Clock synchronizing apparatus and method using frequency dependent variable delay
TWI268473B (en) * 2004-11-04 2006-12-11 Realtek Semiconductor Corp Display controlling device and controlling method
US7130226B2 (en) * 2005-02-09 2006-10-31 Micron Technology, Inc. Clock generating circuit with multiple modes of operation
JP2009147831A (ja) * 2007-12-17 2009-07-02 Victor Co Of Japan Ltd 画像伝送装置及びワイヤレス画像受信装置
CN107645627B (zh) * 2016-07-20 2020-08-11 南京造币有限公司 一种多相机同步控制装置
CN112927648A (zh) * 2019-12-06 2021-06-08 西安诺瓦星云科技股份有限公司 显示控制方法及装置、模组控制卡和led显示屏

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793483A (en) * 1972-11-24 1974-02-19 N Bushnell Video image positioning control system for amusement device
US3827041A (en) * 1973-08-14 1974-07-30 Teletype Corp Display apparatus with visual segment indicia
JPS6016777A (ja) * 1983-07-08 1985-01-28 Victor Co Of Japan Ltd 文字信号発生装置
CA1258912A (en) * 1986-11-20 1989-08-29 Stephen J. King Interactive real-time video processor with zoom, pan and scroll capability
GB9012326D0 (en) * 1990-06-01 1990-07-18 Thomson Consumer Electronics Wide screen television
US5345152A (en) * 1993-07-14 1994-09-06 Thomson Consumer Electronics, Inc. Vertical deflection S-correction with picture height compensation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system

Also Published As

Publication number Publication date
DE69525709T2 (de) 2002-08-14
MX9504612A (es) 1997-05-31
JPH08214179A (ja) 1996-08-20
TW285808B (ko) 1996-09-11
EP0711071A1 (en) 1996-05-08
CN1134974C (zh) 2004-01-14
MY113091A (en) 2001-11-30
CN1132974A (zh) 1996-10-09
EP0711071B1 (en) 2002-03-06
KR960020469A (ko) 1996-06-17
US5574508A (en) 1996-11-12
DE69525709D1 (de) 2002-04-11
JP3703544B2 (ja) 2005-10-05

Similar Documents

Publication Publication Date Title
KR100393458B1 (ko) 비월주사된비디오의수직패닝시스템
KR100195364B1 (ko) 비월 주사 무결성을 유지하는 필드 형태 일치 시스템
US6441658B1 (en) Method and apparatus for vertically locking input and output signals
KR100191408B1 (ko) 수직 리세트 발생 시스템
US6532042B1 (en) Clock supply device for use in digital video apparatus
KR100230155B1 (ko) 수평 편향 시스템
US5262864A (en) Frame based vertical panning system
KR0181975B1 (ko) 필드 대 필드 수직 패닝 시스템
JP3724809B2 (ja) ワイドスクリーンディスプレー用偏向回路
US5166793A (en) Video camera synchronizing circuit
KR100587542B1 (ko) 동기된 고전압 발생기
KR100234412B1 (ko) 양방향 주사 방식을 채택한 화상표시장치 및 방법
JP2964490B2 (ja) テレビジョン受像機
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
JPH04351083A (ja) マルチダウンコンバータ用同期信号発生回路
JP2002094953A (ja) 映像信号へのデータ重畳送受信方法およびその装置
JPS63193783A (ja) ｎ倍速走査テレビジヨン受像機
JPH09233436A (ja) 画像表示装置
JPH06197276A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee