KR100393189B1 - Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof - Google Patents
Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof Download PDFInfo
- Publication number
- KR100393189B1 KR100393189B1 KR10-2001-0001351A KR20010001351A KR100393189B1 KR 100393189 B1 KR100393189 B1 KR 100393189B1 KR 20010001351 A KR20010001351 A KR 20010001351A KR 100393189 B1 KR100393189 B1 KR 100393189B1
- Authority
- KR
- South Korea
- Prior art keywords
- carbon nanotubes
- mram
- nano
- insulating layer
- holes
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 239000002041 carbon nanotube Substances 0.000 title claims abstract description 59
- 229910021393 carbon nanotube Inorganic materials 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 238000001962 electrophoresis Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002105 nanoparticle Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 239000002096 quantum dot Substances 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010297 mechanical methods and process Methods 0.000 abstract 1
- 239000011148 porous material Substances 0.000 abstract 1
- 230000005381 magnetic domain Effects 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
본 발명은 테라비트급으로 고집적화가 가능한 탄소나노튜브를 이용한 나노 크기 MRAM 및 그 제조 방법(Vertical nano-size magnetic random access memory using carbon nanotubes)을 개시한다.The present invention discloses a nano-size MRAM using a carbon nanotube capable of high integration in a terabit class and a method of manufacturing the same (Vertical nano-size magnetic random access memory using carbon nanotubes).
본 발명에 따른 탄소나노튜브를 이용한 나노 크기 MRAM은 알루미나와 같은 절연막에 직경 수nm의 구멍을 수 nm 간격으로 형성하여 탄소나노튜브를 화학기상법, 전기영동법 또는 기계적 방법으로 나노 크기의 구멍 속에서 수직으로 배열시켜 채널로 이용한다. 탄소나노튜브를 양자점으로 이용하여 전자를 제한하는 구조로, 전자 몇 개로 MRAM을 구현할 수 있어 저전력 구동으로 여러 가지 장점을 지니고 있다.The nano-size MRAM using carbon nanotubes according to the present invention forms carbon nanotubes vertically in nano-sized pores by chemical vapor deposition, electrophoresis or mechanical method by forming holes of several nm in diameter at intervals of several nm in an insulating film such as alumina. It is arranged as a channel and used as a channel. It is a structure that restricts electrons by using carbon nanotubes as quantum dots. Since MRAM can be implemented with a few electrons, it has various advantages due to low power driving.
Description
본 발명은 탄소나노튜브를 이용한 나노 크기 MRAM 및 그 제조 방법(Vertical nano-size Magneto Random Access memory using carbon nanotubes)에 관한 것으로서, 상세히는 테라비트급으로 고집적화가 가능한 마그네틱 메모리소자(MRAM, Magneto Random Access Memory) 및 그 제조방법에 관한 것이다.The present invention relates to a nano-size MRAM using carbon nanotubes and a method of manufacturing the same (Vertical nano-size Magneto Random Access memory using carbon nanotubes), in detail, a terabit-class magnetic memory device (MRAM, Magneto Random Access Memory) And a method for producing the same.
종래의 실리콘 기판을 이용하여 제작하는 스위칭 소자는 기본적으로 불순물 확산 영역, 소자 분리 영역 및 채널이 수평적으로 연결된 구조를 가지고 있고, 또한 이러한 스위칭 소자를 여러개 집적화시킨 집적 회로도 개개의 스위칭 소자를 수평적으로 배열하여 집적화시키는 구조를 가지고 있을 뿐 만 아니라 실리콘 기판에 앞서 언급한 불순물 확산영역이나 소자 분리영역을 형성시킬 경우 공정상의 복잡성으로 인하여 미세화 및 집적화에 한계를 가지고 있었다. 기존의 미세한 스위칭 소자로서 가장 일반적으로 사용되고 있는 MOSFET(Metal oxide semiconductor field effect transistor)의 경우, 실제로 최소 패턴 크기가 0.25μm인 256M DRAM에서 소자의 크기는 약 0.72μm2이고, 최소 패턴 크기가 0.18μm인 1G DRAM에서 소자의 크기는 약 0.32μm2이며, 최소 패턴 크기가 0.13μm인 4G DRAM에서 소자의 크기는 대략 0.18μm2이고, 최소 패턴 크기가 0.1μm인 16G DRAM에서 소자의 크기는 약 0.1μm2정도이다. 이러한 기존의 스위칭 소자가 가지는 미세화의 한계를 극복하기 위한 방안으로 탄소나노튜브를 이용한 개별 스위칭 소자가 제안되었지만 여전히 기존의 스위칭 소자와 유사한 형태의 수평적인 구조를 가지고 있고 더욱이 개개의 탄소나노튜브를 조작하는데 많은 제약이 있기 때문에 이러한 탄소나노튜브를 이용한 개별소자는 고밀도로 집적화시키는 것이 거의 불가능한 실정이다. 또 탄소나노튜브를화학기상증착법으로 직접 성장한다해도 한 개의 전자를 제어하는 소자를 설계하는 것은 불가능하다.A switching element fabricated using a conventional silicon substrate basically has a structure in which impurity diffusion regions, element isolation regions, and channels are horizontally connected, and an integrated circuit in which several switching elements are integrated also horizontally switches individual switching elements. In addition to having a structure in which the semiconductor device is arranged in an integrated manner, when the impurity diffusion region or the device isolation region described above is formed on the silicon substrate, there is a limitation in miniaturization and integration due to process complexity. In the case of the metal oxide semiconductor field effect transistor (MOSFET) which is most commonly used as a conventional fine switching device, the size of the device is actually about 0.72 μm 2 and the minimum pattern size is 0.18 μm in 256M DRAM having a minimum pattern size of 0.25 μm. In 1G DRAM, the device size is about 0.32μm 2 , and in 4G DRAM with a minimum pattern size of 0.13μm, the device size is approximately 0.18μm 2 , and the device size is about 0.1 in 16G DRAM with a minimum pattern size of 0.1μm. μm 2 or so. Although individual switching devices using carbon nanotubes have been proposed as a way to overcome the limitation of miniaturization of the existing switching devices, they still have a horizontal structure similar to that of the existing switching devices, and moreover, individual carbon nanotubes can be manipulated. Since there are many limitations, individual devices using such carbon nanotubes are almost impossible to integrate with high density. In addition, even if carbon nanotubes are grown directly by chemical vapor deposition, it is impossible to design a device that controls one electron.
본 발명의 목적은 탄소나노튜브를 양자점으로 이용하여 전자를 제한하며 저전력 구동 및 테라비트급으로의 초소형화 및 고용량화가 가능한 탄소나노튜브를 이용한 MRAM 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide an MRAM using carbon nanotubes and a method of manufacturing the same, which limit electrons by using carbon nanotubes as quantum dots, and are capable of miniaturization and high capacity in a low-power drive and terabit class.
도 1은 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 MRAM의 수직 단면도,1 is a vertical cross-sectional view of a nano-size MRAM using carbon nanotubes according to the present invention,
도 2는 도 2에 도시된 탄소나노튜브를 이용한 나노크기의 MRAM의 평면도,2 is a plan view of a nano-scale MRAM using the carbon nanotubes shown in FIG.
도 3은 도 1 및 도 2에 도시된 MRAM 의 마그네틱 도메인의 스핀방향을 보인 개략적 사시도,3 is a schematic perspective view showing the spin direction of the magnetic domain of the MRAM shown in FIGS. 1 and 2;
도 4은 도 1 및 도 2에 도시된 본 발명에 따른 MRAM의 어레이 구조를 보인 개략적 구성도,4 is a schematic diagram showing an array structure of an MRAM according to the present invention shown in FIGS. 1 and 2;
도 5a 내지 도 5e는 각각 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 MRAM의 제조 방법을 공정 단계별로 보여주는 수직 단면도들이다.5A to 5E are vertical cross-sectional views illustrating a method of manufacturing a nano-size MRAM using carbon nanotubes according to the present invention, respectively.
상기 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한 나노 크기의 MRAM은,Nano-scale MRAM using carbon nanotubes according to the present invention to achieve the above object,
나노 미터 직경의 구멍들이 배열된 절연층;An insulating layer with nanometer diameter holes arranged;
상기 구멍들 속에 수직으로 형성된 탄소나노튜브들;Carbon nanotubes vertically formed in the holes;
상기 구멍들이 메워지도록 절연층 증착된 부도체 박막;An insulator thin film deposited with an insulating layer to fill the holes;
상기 부도체 박막 상에 형성되며, 상기 각 탄소나노튜브의 상부에 전기적으로 접촉되도록 형성되는 자성 금속으로 된 드레인 전극들; 및Drain electrodes formed on the insulator thin film and formed of magnetic metal to be in electrical contact with the upper portions of the carbon nanotubes; And
상기 절연층의 저면에 형성되며, 상기 각 탄소나노튜브 하부와 전기적으로 연결되는 자성 금속으로 된 소스 전극들;을 구비한 것을 특징으로 한다.And source electrodes formed on a bottom surface of the insulating layer and made of magnetic metal electrically connected to the lower portions of the respective carbon nanotubes.
상기 본 발명의 메모리 소자에 있어서, 본 발명에 있어서, 상기 부도체 박막은 Al2O3또는 SiO2로 형성되는 것이 바람직하며, 상기 드레인 전극 및 소스 전극은 Fe, Co. Ni 등의 자성금속으로 형성되는 것이 바람직하다.In the memory device of the present invention, in the present invention, the insulator thin film is preferably formed of Al 2 O 3 or SiO 2 , the drain electrode and the source electrode is Fe, Co. It is preferable to form with magnetic metals, such as Ni.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한나노 크기의 MRAM 의 제조 방법은:Method of producing a nano-sized MRAM using carbon nanotubes according to the present invention to achieve the above object:
(가) 반도체 기판에 자성금속으로 소스 전극들을 형성하는 단계;(A) forming source electrodes of magnetic metal on a semiconductor substrate;
(나) 상기 반도체 기판의 상면에 부도체로 절연층을 형성하고, 상기 소스 전극에 대응하는 영역에 나노미터 직경의 구멍들을 나노미터 간격으로 형성하는 단계;(B) forming an insulating layer with an insulator on an upper surface of the semiconductor substrate, and forming nanometer-diameter holes at nanometer intervals in a region corresponding to the source electrode;
(다) 상기 구멍들 내의 소스 전극들 상에 탄소나노튜브를 수직으로 성장시키는 단계;(C) growing carbon nanotubes vertically on the source electrodes in the holes;
(라) 상기 구멍들이 메워지도록 상기 절연층 상에 부도체 박막을 증착시키는 단계; 및(D) depositing a nonconductive thin film on the insulating layer to fill the holes; And
(마) 상기 부도체 박막과 탄소나노튜브들 상부에 자성금속으로 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.(E) forming a drain electrode with a magnetic metal on the insulator thin film and the carbon nanotubes;
본 발명에 따른 MRAM의 제작방법에 있어서, 상기 (나) 단계에서 상기 부도체는 Al2O3또는 SiO2이고, 상기 (다) 단계는 화학기상법, 전기영동법 또는 기계적 압축법으로 이루어지는 것이 바람직하다.In the method of manufacturing MRAM according to the present invention, in the step (b), the insulator is Al 2 O 3 or SiO 2 , and the step ( c ) is preferably performed by chemical vapor deposition, electrophoresis or mechanical compression.
이하 도면을 참조하면서 본 발명에 따른 탄소나노튜브를 이용한 나노 크기의 MRAM 및 그 제조 방법을 상세하게 설명한다.Hereinafter, a nano-sized MRAM using carbon nanotubes according to the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
먼저 탄소나노튜브를 이용한 메모리소자에 대하여 설명한다.First, a memory device using carbon nanotubes will be described.
도 1은 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 메모리소자의 수직 단면도이고, 도 2는 본 발명에 따른 탄소나노튜브를 이용한 나노크기의 메모리 소자의 평면도이다. 도시된 바와 같이, 탄소나노튜브 메모리 소자의 단위 소자는 다음과 같은 구조를 갖는다.1 is a vertical cross-sectional view of a nano-size memory device using a carbon nanotube according to the present invention, Figure 2 is a plan view of a nano-size memory device using a carbon nanotube according to the present invention. As shown, the unit device of the carbon nanotube memory device has the following structure.
먼저, 탄소나노튜브의 수직 성장 및 선택적 증착법에 의해 나노 크기의 구멍(10')들이 배열된 부도체 기판(10)에 탄소나노튜브(100)들이 배열된다. 배열된 탄소나노튜브(100)들의 둘레의 부도체 기판(10) 위에 구멍(10')이 메워지도록 부도체 박막(30)이 증착된다. 탄소나노튜브(10)들의 상하부에 소스 전극(40) 및 드레인 전극(50)들이 연결된다. 여기서, 상기 소스 전극(40) 및 드레인 전극(50)은 금속성 자성재료(Fe, Co, Ni)로 형성되며, 부도체 기판(10)으로 알루미나 또는 실리콘 옥사이드와 같은 절연막을 사용하며 구멍의 크기 및 구멍 사이의 간격은 수 nm로 조절가능하기 때문에 테라비트급으로 고집적화가 가능하다.First, carbon nanotubes 100 are arranged on a non-conductive substrate 10 in which nano-sized holes 10 'are arranged by vertical growth and selective deposition of carbon nanotubes. The non-conductive thin film 30 is deposited so that the holes 10 'are filled on the non-conductive substrate 10 around the arranged carbon nanotubes 100. The source electrode 40 and the drain electrode 50 are connected to upper and lower portions of the carbon nanotubes 10. Here, the source electrode 40 and the drain electrode 50 are formed of a metallic magnetic material (Fe, Co, Ni), the insulator substrate 10 using an insulating film such as alumina or silicon oxide and the size and hole of the hole The spacing between them is adjustable to a few nm, allowing for higher integration at terabits.
즉, 수직 방향으로 성장된 나노미터 크기 직경의 탄소나노튜브(100)를 양자점으로 이용하여 전자를 제한하고, 전자 몇개로 메모리를 구현할 수 있게 된다. 여기에서, 상기 소스 전극(40)에서 SPE(Spin Polarized Electron)이 공급되어, 드레인 전극(50)의 마그네틱 폴링(magnetic poling)에 따라 일반적인 TMR(Tunneling MagnetoRegistance)에서와 같은 MR(MagnetoResistance) 효과가 나타나게 된다. 여기에서, 탄소나노튜브의 직경은 1~200nm 정도이고, 부도체 박막(30)은 50~500nm의 폭으로 형성된다.That is, by using the carbon nanotubes 100 of the nanometer-sized diameter grown in the vertical direction as quantum dots, electrons can be limited, and a memory can be realized by several electrons. Here, the SPE (Spin Polarized Electron) is supplied from the source electrode 40 so that the MR (MagnetoResistance) effect as in general Tunneling MagnetoRegistance (TMR) is generated according to the magnetic poling of the drain electrode 50. do. Herein, the diameter of the carbon nanotubes is about 1 to 200 nm, and the nonconductive thin film 30 is formed to have a width of 50 to 500 nm.
본 발명의 메모리 소자는 분극(polarized)된 마그네틱 도메인(magnetic domain)으로 전극을 형성하여 SPE의 MR 효과를 이용하여 정보를 읽어내게 된다. 도 3에 도시된 바와 같이, 상기 드레이 전극(50)과 소스 전극(40)의 자기 도메인(50a, 40a)의 스핀 방향이 같은 때에는 소스-드레인 간의 MR 이 낮아지고, 반대로 스핀방향이 다를 때에는 MR 이 높아진다. 여기에서 상기 탄소나노튜브(100)는 소수의 전자의 흐르는 채널을 제공한다.The memory device of the present invention forms an electrode with a polarized magnetic domain to read information using the MR effect of the SPE. As shown in FIG. 3, when the spin directions of the dray electrode 50 and the magnetic domains 50a and 40a of the source electrode 40 are the same, the MR between the source and the drain is lowered. Is higher. Here, the carbon nanotube 100 provides a flowing channel of a small number of electrons.
도 4는 상기와 같은 메모리 소자(셀)에 의한 어레이 구조를 보인다. 도 4에 도시된 바와 같이 워드라인(Word Line)과 비트 라인(Bit Line)의 교차부위에 본 발명에 따른 자기 메모리 기억 소자 (MRAM Strage Cell)가 위치한다.4 shows an array structure by the memory device (cell) as described above. As shown in FIG. 4, a magnetic memory memory cell (MRAM Strage Cell) according to the present invention is located at the intersection of a word line and a bit line.
이상과 같은 본 발명의 메모리 소자는 기존의 TMR과 구조 및 기능면에서 큰 차이를 보인다. 종래의 TMR에서는 계면품질(interface quality)는 MR 비(ratio), 소자 작동 등과 직접적인 관계가 있다. 현재 높은 품질의 MTJ(Magnetic Tuneling Junction)를 구현하기 위해 절연장벽(insulating barrier)을 재현성 있게 만들기 위한 여러가지 산화(oxidation) 방법이 있으나, 재현성이나 높은 저항 등의 문제가 있어 실용화를 가로막고 있다. 그러나, 본 발명의 메모리 소자는 탄소나노튜브의 긴 전자분산거리(electron scattering length)를 이용할 경우 계면품질에 대한 제약이 현저히 줄어 들 것이며, 이론치에 가까운 MR 비를 얻을 수 있을 것으로 예상된다. 이러한 본 발명의 메모리 소자는 수십 나노미터에서 최대 1마이크론 이하로 구성이 가능하게 되므로 고집적화가 가능하게 된다. 이와 같이 구성된 탄소나노튜브를 이용한 나노 크기 메모리 소자는 소스 전극(40)과 드레인 전극(50) 사이에서 전류가 제한되고, 단위소자 크기가 나노미터급이므로 작은 부하로 전류 제어가 가능하므로 저전력특성의 장점을 지닌다.The memory device of the present invention as described above shows a great difference in structure and function from the conventional TMR. In conventional TMR, interface quality is directly related to MR ratio, device operation, and the like. Currently, there are various oxidation methods to make the insulating barrier reproducible in order to realize high quality MTJ (Magnetic Tuneling Junction), but there are problems such as reproducibility and high resistance, preventing the practical use. However, in the memory device of the present invention, when the long electron scattering length of the carbon nanotubes is used, the restriction on the interfacial quality will be greatly reduced, and the MR ratio close to the theoretical value is expected to be obtained. Since the memory device of the present invention can be configured in a few tens of nanometers up to 1 micron or less, high integration is possible. In the nano-size memory device using the carbon nanotubes configured as described above, the current is limited between the source electrode 40 and the drain electrode 50, and the unit device size is nanometer, so that the current can be controlled with a small load. Has advantages
이와 같은 구성을 갖는 탄소나노튜브를 이용한 나노 크기 메모리 소자는 도 5a 내지 도 5e에 도시된 바와 같은 방법으로 제작된다. 도시된 도면을 참조하여 본발명에 따른 탄소나노튜브를 이용한 나노 크기 메모리 소자의 제조 방법을 공정 단계별로 설명하면 다음과 같다.Nano-size memory device using a carbon nanotube having such a configuration is manufactured by the method as shown in Figure 5a to 5e. Referring to the drawings, a method for manufacturing a nano-size memory device using carbon nanotubes according to the present invention will be described in the step-by-step manner.
먼저, 도 5a에 도시된 바와 같이, 반도체 기판(200) 상에 자성재료로 소스 전극(40)들을 형성한다.First, as shown in FIG. 5A, source electrodes 40 are formed of a magnetic material on a semiconductor substrate 200.
다음에, 도 5b에 도시된 바와 같이, Al2O3또는 SiO2등의 부도체로 절연층(10)을 형성하고, 소스 전극(40)에 대응하는 영역에 구멍(10')들을 형성한다.Next, as shown in FIG. 5B, the insulating layer 10 is formed of an insulator such as Al 2 O 3 or SiO 2 , and holes 10 ′ are formed in a region corresponding to the source electrode 40.
다음에, 도 5c에 도시된 바와 같이, 화학기상법, 전기영동법 또는 기계적 압축법으로 구멍(10') 내의 소스(40) 상에 탄소나노튜브(100)를 수직으로 성장시킨다. 즉, 구멍을 뚫어 탄소나노튜브를 성장시키면 구멍(10') 내에만 선택적으로 탄소나노튜브(100)가 증착된다. 이 구멍(10')들은 나노미터 크기의 구멍이 배열된 절연층(10)에 배열되도록 형성한다.Next, as shown in FIG. 5C, the carbon nanotubes 100 are vertically grown on the source 40 in the hole 10 ′ by chemical vapor deposition, electrophoresis or mechanical compression. That is, when the carbon nanotubes are grown by drilling holes, the carbon nanotubes 100 are selectively deposited only in the holes 10 '. These holes 10 'are formed such that nanometer-sized holes are arranged in the insulating layer 10 arranged.
다음에, 도 5d에 도시된 바와 같이, 구멍(10')이 메워지도록 상기 절연층(10) 상에 부도체 박막(30)을 증착시킨다.Next, as shown in FIG. 5D, a non-conductive thin film 30 is deposited on the insulating layer 10 so that the hole 10 ′ is filled.
다음에, 도 5e에 도시된 바와 같이, 부도체 박막(30)과 탄소나노튜브(100) 상부에 자성재료로 드레인 전극(50)을 형성한다.Next, as shown in FIG. 5E, the drain electrode 50 is formed of a magnetic material on the non-conductive thin film 30 and the carbon nanotube 100.
이상 설명한 바와 같이, 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 메모리 소자는 알루미나 또는 실리콘옥사이드와 같은 절연막에 직경 수nm의 구멍이 수 nm 간격으로 형성되고, 여기에 탄소나노튜브를 화학기상법, 전기영동법 또는 기계적 방법으로 나노 크기의 구멍 속에서 수직으로 배열되어 채널로 이용된다.As described above, in the nano-size memory device using the carbon nanotubes according to the present invention, holes having a diameter of several nm are formed at intervals of several nm in an insulating film such as alumina or silicon oxide, and the carbon nanotubes are formed by chemical vapor It is used as a channel arranged vertically in nano-sized holes by the method of electrophoresis or mechanical.
따라서, 탄소나노튜브의 고유한 특성을 이용하여 기존의 반도체 기술의 한계를 극복할 수 있는 테라비트(Terabit) 급의 MRAM을 구성할 수 있다.Therefore, it is possible to configure a terabit-class MRAM that can overcome the limitations of the conventional semiconductor technology by using the unique characteristics of carbon nanotubes.
또한, 탄소나노튜브를 양자점으로 이용하여 전자를 제한하는 구조로, 전자 몇 개로 MRAM을 구현할 수 있어 저전력 구동으로 여러 가지 장점을 지니고 있다.In addition, the structure of restricting electrons using carbon nanotubes as a quantum dot, and can implement the MRAM with a few electrons has a number of advantages in low power driving.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0001351A KR100393189B1 (en) | 2001-01-10 | 2001-01-10 | Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0001351A KR100393189B1 (en) | 2001-01-10 | 2001-01-10 | Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020060331A KR20020060331A (en) | 2002-07-18 |
| KR100393189B1 true KR100393189B1 (en) | 2003-07-31 |
Family
ID=27691275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0001351A KR100393189B1 (en) | 2001-01-10 | 2001-01-10 | Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100393189B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477449B1 (en) * | 2002-08-30 | 2005-03-23 | 재단법인 포항산업과학연구원 | diaphragm pump for nano fluid using SMA film and fabrication method thereof |
| US7378701B2 (en) | 2003-06-11 | 2008-05-27 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including carbon nano tubes |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790859B1 (en) * | 2002-11-15 | 2008-01-03 | 삼성전자주식회사 | Nonvolatile memory device utilizing vertical nanotube |
| KR100695167B1 (en) * | 2006-01-04 | 2007-03-14 | 삼성전자주식회사 | Nonvolatile carbon nanotube memory device using multiwall carbon nanotubes and method of operating the same |
| KR100702669B1 (en) * | 2006-03-30 | 2007-04-03 | 삼성전자주식회사 | Nano magnetic memory device and method of manufacturing the same |
| US8624396B2 (en) * | 2012-06-14 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for low contact resistance carbon nanotube interconnect |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000050788A (en) * | 1999-01-14 | 2000-08-05 | 최규술 | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. |
-
2001
- 2001-01-10 KR KR10-2001-0001351A patent/KR100393189B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000050788A (en) * | 1999-01-14 | 2000-08-05 | 최규술 | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477449B1 (en) * | 2002-08-30 | 2005-03-23 | 재단법인 포항산업과학연구원 | diaphragm pump for nano fluid using SMA film and fabrication method thereof |
| US7378701B2 (en) | 2003-06-11 | 2008-05-27 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including carbon nano tubes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020060331A (en) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360476B1 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
| US7056758B2 (en) | Electromechanical memory array using nanotube ribbons and method for making same | |
| US7120047B2 (en) | Device selection circuitry constructed with nanotube technology | |
| US6836424B2 (en) | Hybrid circuit having nanotube electromechanical memory | |
| JP3859199B2 (en) | Carbon nanotube horizontal growth method and field effect transistor using the same | |
| US20020158342A1 (en) | Nanofabrication | |
| KR20080056271A (en) | Nanowire magnetic random access memory | |
| KR100393189B1 (en) | Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof | |
| JP3802760B2 (en) | Circuit assembly having at least one nanoelectronic element and method of manufacturing the same | |
| US20090059654A1 (en) | High density magnetic memory based on nanotubes | |
| KR100350794B1 (en) | Spin valve SET using a carbon nanotube |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100630 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |