KR100374057B1 - Convergence Correction Circuit - Google Patents
Convergence Correction Circuit Download PDFInfo
- Publication number
- KR100374057B1 KR100374057B1 KR1019950011533A KR19950011533A KR100374057B1 KR 100374057 B1 KR100374057 B1 KR 100374057B1 KR 1019950011533 A KR1019950011533 A KR 1019950011533A KR 19950011533 A KR19950011533 A KR 19950011533A KR 100374057 B1 KR100374057 B1 KR 100374057B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- correction signal
- vertical
- distortion
- wave
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Details Of Television Scanning (AREA)
Abstract
제 1 회로(30), 예컨대 승산기는 대략 사인 파형인 제 1 수평 레이트파(B)와 수직 레이트파(C)를 합성하여 보정 신호(H SINE ×V PARAB)를 형성한다. 음극선관 내의 동적자계 발생기, 예컨대 보조 편향 코일(63)은 보정 신호에 응답하여 내측 핀쿠션 왜곡을 보정한다. 수직 레이트파는 대략 파라볼라 파형을 가지며 수직 리트레이스 동안 제로값을 갖는다. 제 2 회로, 예컨대 가산기(61)는 대략 사인 파형인 제 2 수평 레이트파와 보정 신호를 합성하여 역시 수평선형 왜곡을 보정하는 합성 보정 신호를 형성한다. 제 1 및 제 2 수평 레이트파는 동일한 파형 발생기에 의해 발생되며 발생된 수평 레이트파의 비대칭에 기인하는 임의 왜곡을 또한 보정한다.The first circuit 30, for example, a multiplier, combines the first horizontal rate wave B and the vertical rate wave C, which are approximately sinusoidal waveforms, to form a correction signal H SINE x V PARAB. A dynamic magnetic field generator, such as the auxiliary deflection coil 63, in the cathode ray tube corrects the inner pincushion distortion in response to the correction signal. The vertical rate wave has an approximately parabolic waveform and zero during vertical retrace. A second circuit, for example adder 61, combines the second horizontal rate wave, which is a substantially sinusoidal waveform, with the correction signal to form a composite correction signal that also corrects horizontal distortion. The first and second horizontal rate waves are generated by the same waveform generator and also correct for any distortion due to the asymmetry of the generated horizontal rate waves.
Description
본 발명은 일반적으로 콘버전스 보정 분야에 관한 것이다.The present invention generally relates to the field of convergence correction.
투사형 텔레비전 수상기는 3 개의 음극선관을 사용하는데 그 중 하나만이 평면 스크린에 수직한 투사 축을 갖는다. 다른 2 개의 음극선관은 각각 스크린에 수직하지 않은 투사 축을 갖는다. 더욱이 3 개의 투사 축은 모두 다른 투사 축에 대하여 서로 평행하지 않다. 이러한 음극선관과 스크린의 기하 구조는 많은 화상 왜곡을 일으킨다. 다이나믹 콘버전스 보정은 수많은 콘버전스 보정 신호를 발생하여 각 음극선관의 수평 및 수직 편향 요크 내의 한 세트의 보조 콘버전스 보정 코일에 인가되어 화상 왜곡을 보정하는 기술이다.Projection television receivers use three cathode ray tubes, only one of which has a projection axis perpendicular to the flat screen. The other two cathode ray tubes each have a projection axis that is not perpendicular to the screen. Moreover, all three projection axes are not parallel to each other with respect to the other projection axes. The geometry of these cathode ray tubes and screens causes many image distortions. Dynamic convergence correction is a technique that generates numerous convergence correction signals and applies them to a set of auxiliary convergence correction coils in the horizontal and vertical deflection yokes of each cathode ray tube to correct image distortion.
그 중 한 가지 왜곡은 동/서(East/West) 핀쿠션 왜곡인데, 그것은 화상의 좌우측 에지에서 수직 라인들이 직선으로 되지 않는 것을 말한다. 종래 기술에 따르면, 좌우측 에지의 수직 라인들은 메인 수평 편향 신호에 변경을 가함으로써 직선으로 될 수 있다. 핀쿠션 보정 회로는 수직 파라볼라를 사용하여 메인 수평 편향 신호를 변조한다. 이때 요크의 메인 수평 편향 코일에 의해 발생하는 필드 성분이 보정 필드가 된다.One distortion is East / West pincushion distortion, which means that the vertical lines at the left and right edges of the picture are not straight. According to the prior art, the vertical lines of the left and right edges can be straightened by changing the main horizontal deflection signal. Pincushion correction circuitry uses a vertical parabola to modulate the main horizontal deflection signal. At this time, the field component generated by the main horizontal deflection coil of the yoke becomes a correction field.
좌우측 에지가 수직으로 될 때에는, 수직 라인에 있어서 반대의 곡률로 구부러지고 좌우측 반화상의 각각의 중심에서 최대로 구부러지는 잔여 핀쿠션 왜곡(residual pincushion distortion)이 남는다. 이것을 수평 내부 핀쿠션 왜곡(horizontal inner pin distortion)이라고 하고, 제1도에서 그러한 왜곡 현상을 도시하고 있다. 수직 라인은 수평 중심 라인(HCL)을 따라 동일한 간격(S)으로 이격되어 있다.When the left and right edges become vertical, residual pincushion distortion remains, which is bent at the opposite curvature in the vertical line and maximally bent at the center of each of the left and right half images. This is called horizontal inner pin distortion, and Figure 1 illustrates this distortion. The vertical lines are spaced at equal intervals S along the horizontal center line HCL.
수평 내부 핀쿠션 왜곡은 콘버전스 보정 신호를 음극선관 요크의 보조 수평 콘버전스 보정 코일에 인가함으로써 보정될 수 있다. 본래 콘버전스 보정 신호는 일반적인 사인파 형태의 수평 레이트(rate)파와 수직 레이트 파라볼라파를 승산함으로써 발생될 수 있다.The horizontal internal pincushion distortion can be corrected by applying a convergence correction signal to the auxiliary horizontal convergence correction coil of the cathode ray yoke. The original convergence correction signal can be generated by multiplying the horizontal sinusoidal wave in the form of a typical sinusoidal wave by the vertical rate parabola wave.
보통의 경우, 수직 레이트 파라볼라는 스크린 중심에서 제로 값을, 스크린의 상부 및 하부 에지에서 최대값을 가져야 한다. 스크린 중심에서 수직 레이트 파라볼라를 제로 볼트로 고정시키는 것은 용이하지 않다. 특히, 승산기의 바이어스를 안정시키기 위하여 특정한 피드백 구조를 사용하는 경우에는, 수직 리트레이스 기간 동안 수직 레이트파가 제로 값을 갖도록 해야 되기 때문에 용이하지 않다. 더욱이 중앙에서 주사가 진행될 때 수직 레이트파를 샘플링하면, 샘플링시에 제어 전압이 급속히 변화할 수 있기 때문에 가시적인 화상 왜곡을 일으킬 수 있다. 수직 리트레이스 기간 동안 위와 같이 수직 파라볼라를 제로 값에 고정시키는 보정을 하기 위하여, 잔여 내부 핀쿠션 왜곡을 보정하는데 사용되는 콘버전스 보정파와, 그것과 크기가 동일하고 위상이 반전된 수평 사인파를 합성할 수 있다는 것을 알았다. 이것은 수직 파라볼라를 화상 중심에서 제로 값에 고정시켰을 때 나타날 수 있는 것과 동일한 합성 콘버전스 보정 신호(composite convergence correction signal)를 발생한다.Normally, the vertical rate parabola should have a zero value at the center of the screen and a maximum at the upper and lower edges of the screen. It is not easy to fix the vertical rate parabola with zero bolts at the center of the screen. In particular, when using a specific feedback structure to stabilize the multiplier's bias, it is not easy because the vertical rate wave must have a zero value during the vertical retrace period. Furthermore, sampling the vertical rate wave as the scan progresses in the center may cause visible image distortion because the control voltage may change rapidly during sampling. In order to compensate for fixing the vertical parabola to zero during the vertical retrace period, a convergence correction wave used to correct residual internal pincushion distortion and a horizontal sine wave of the same magnitude and inverted phase are combined. I knew you could. This produces the same composite convergence correction signal that would appear when the vertical parabola was fixed at zero value in the center of the image.
상기와 같은 콘버전스 보정 신호를 적용한 경우에 대하여 제2도에 도시한다. 수평 레이트 사인파는 수평축 X 를 따라 도시하고 수직 레이트 파라볼라파는 수직축 Y 를 따라 도시하였다. 수직 곡선은 제1도의 수평 내부 핀쿠션 왜곡을 보정하기 위하여 콘버전스 보정파에 의해 제공되는 수평 방향의 변위량을 나타낸다. 여기에서 제1도의 수평 내부 핀쿠션 왜곡에 따르면 수직 곡선이 수평 중심 라인(HCL) 상에서 동일한 간격으로 이격되어 있고, 콘버전스 보정파는 수평 레이트 사인파와 수직 레이트 파라볼라파를 곱한 것이다. 각 수직 곡선은 중앙 부분에서 가장 많이 바깥쪽으로 이동하고 있고, 각 수직 곡선의 상부점 및 하부점에서는 이동하지 있지 않다. 수직 직선은 수평 레이트 사인파와 수직 레이트 파라볼라파의 곱에 의한 콘버전스 보정의 효과를 나타낸다. 각 수직 라인의 상부점 및 하부점은 정해진 위치에서 유지되고, 각 라인의 곡선 부분은 상부점과 하부점 사이에서 직선으로 될 때까지 중앙에서 바깥쪽으로 이동한다. 곡선 부분의 최대 변위량은 각각 좌측 및 우측 반화상의 중심에서 발생한다. 수직 라인의 직선화는 수직 라인의 간격(S)이 동일하지 않은 사인파 형태의 수평 내부 선형 왜곡을 일으킨다. 도시하는 바와 같이 간격(S)은 중앙에서 최대이고 좌측 및 우측 에지에서 최소가 된다.The case where the convergence correction signal as described above is applied is shown in FIG. The horizontal rate sine wave is shown along the horizontal axis X and the vertical rate parabola wave is shown along the vertical axis Y. The vertical curve represents the amount of displacement in the horizontal direction provided by the convergence correction wave to correct the horizontal internal pincushion distortion of FIG. Here, according to the horizontal internal pincushion distortion of FIG. 1, the vertical curves are spaced at equal intervals on the horizontal center line HCL, and the convergence correction wave is a product of a horizontal rate sine wave and a vertical rate parabola wave. Each vertical curve moves most outward in the center portion and does not move at the upper and lower points of each vertical curve. The vertical straight line represents the effect of convergence correction by multiplying the horizontal rate sine wave and the vertical rate parabola wave. The upper and lower points of each vertical line are held at a fixed position, and the curved portion of each line moves outward from the center until it is straight between the upper and lower points. The maximum displacement of the curved portion occurs at the center of the left and right half images, respectively. Straightening of the vertical lines causes horizontal internal linear distortion in the form of sinusoids in which the spacings S of the vertical lines are not equal. As shown, the spacing S is maximum at the center and minimum at the left and right edges.
수평 내부 선형 왜곡(horizontal inner linearity distortion)은 제3도에 도시하는 바와 같이, 콘버전스 보정 신호로 수평축 X를 따라 도시하는 바와 같이 위상이 반전된 수평 레이트 사인파를 인가함으로써 보정될 수 있다. 수직 곡선들은위상이 반전된 수평 사인파에 의해 발생하는 변위량을 나타낸다. 2 개의 수평 레이트 사인파는 단순히 서로 상쇄시키는 역할을 하는 것이 아니라는 것을 이해하여야 한다. 위상이 반전된 수평파는 파형 승산기에 의해 발생된 곱의 파형, 즉 수평 사인파와 수직 파라볼라파의 곱의 파형에 합성된다. 합성되는 형식으로는 예컨대 역상의 수평파가 승산기로부터 나온 곱의 파형에 더해진다. 그 결과 동일한 간격(S)를 갖는 수직 직선이 얻어진다.Horizontal inner linearity distortion can be corrected by applying a phase-inverted horizontal rate sine wave as shown along the horizontal axis X as the convergence correction signal, as shown in FIG. The vertical curves represent the amount of displacement caused by the horizontal sine wave with the phase reversed. It should be understood that the two horizontal rate sine waves do not simply cancel each other out. The horizontal wave with the reversed phase is synthesized with the waveform of the product generated by the waveform multiplier, that is, the waveform of the product of the horizontal sine wave and the vertical parabola wave. In the form of synthesis, for example, an inverse horizontal wave is added to a waveform of a product from a multiplier. As a result, vertical straight lines having the same spacing S are obtained.
수평 사인파 발생기가 비대칭 사인파를 발생하면 화상은 왜곡될 것이다. 수평 내부 선형 보정에 있어서 수평 사인파와 동일한 크기를 지니고 위상이 반전된 수평 사인파를 이용하는 것이 유리하다. 왜냐하면, 대칭 왜곡이 서로를 상쇄시킬 수 있기 때문이다.If the horizontal sine wave generator generates an asymmetric sine wave, the image will be distorted. In horizontal internal linear correction, it is advantageous to use a horizontal sine wave having the same magnitude as the horizontal sine wave and having an inverted phase. This is because symmetrical distortions can cancel each other out.
본 명세서에서 설명하는 바와 같이, 왜곡을 받는 화상을 표시하는 음극선관의 보정 회로는 보정 신호를 형성하기 위해 일반적인 사인파 형태의 제1 수평 레이트파와 수직 레이트파를 합성하는 제1 합성 수단과, 내부 핀쿠션 왜곡을 보정하기 위해 위 보정 신호에 응답하여 음극선관에 동적 자계를 발생하는 수단을 포함한다. 상기 제1 합성 수단은 파형 승산기를 포함한다.As described herein, the correction circuit of a cathode ray tube for displaying a distorted image includes first synthesizing means for synthesizing a first horizontal rate wave and a vertical rate wave in the form of a common sinusoid to form a correction signal, and an internal pincushion. And means for generating a dynamic magnetic field in the cathode ray tube in response to the correction signal for correcting the distortion. The first combining means comprises a waveform multiplier.
수직 레이트파는 일반적으로 파라볼라파이고, 수직 리트레이스 기간 중에 제로 값을 갖는다. 이 회로는 수직 레이트 파라볼라가 수직 리트레이스 기간 중에 제로 값을 갖게 하는 방식으로 승산기를 안정시키기 위한 피드백 수단을 사용할 수 있다. 바이어싱 수단은 편향 레이트 리셋 신호에 응답하는 능동 피드백 회로를 포함할 수 있다.The vertical rate wave is generally parabolapy and has a zero value during the vertical retrace period. This circuit may use feedback means for stabilizing the multiplier in such a way that the vertical rate parabola has a zero value during the vertical retrace period. The biasing means may comprise an active feedback circuit responsive to the deflection rate reset signal.
이 회로는 또한 일반적인 사인 파형을 지니는 제2 수평 레이트파와 보정 신호를 합성하여 합성 보정 신호를 형성하는 제2 합성 수단을 포함한다. 여기에서 합성 보정 신호는 내부 핀 쿠션 왜곡을 보정하기 위한 제1 성분과, 예컨대 수평 선형왜곡과 같은 제2 왜곡을 보정하기 위한 제2 성분을 포함한다. 제2 합성 수단은 합산 수단을 포함한다. 보정 신호와 일반적인 사인 파형을 지니는 제2 수평 레이트파중 어느 하나는 합성되기 전에 반전된다.The circuit also includes second combining means for combining the correction signal with a second horizontal rate wave having a common sinusoidal waveform to form a synthesis correction signal. Here, the composite correction signal includes a first component for correcting the internal pin cushion distortion and a second component for correcting the second distortion such as horizontal linear distortion, for example. The second combining means comprises a summing means. One of the second horizontal rate wave with the correction signal and the general sinusoidal waveform is inverted before synthesis.
이 회로는 또한 하나의 장치에서 일반적인 사인 파형을 지니는 제1 및 제2 수평 레이트파를 모두 발생하는 단일한 수단을 포함하고, 합성 보정 신호는 일반적인 사인 파형을 지니는 수평 레이트파의 비대칭으로 인하여 발생하는 왜곡을 추가로 보정한다.The circuit also includes a single means for generating both the first and second horizontal rate waves with a common sine wave in one device, and the composite correction signal is generated due to the asymmetry of the horizontal rate wave with a common sine wave. Correct the distortion further.
상기 회로는 수직 레이트 파라볼라가 수직 리트레이스 기간 중에 제로 값을 갖게 하는 방식으로 승산기를 안정시키기 위한 피드백 수단을 사용할 수 있다. 바이어싱 수단은 편향 레이트 리셋 신호에 응답하는 능동 피드백 회로를 포함할 수 있다.The circuit may use feedback means for stabilizing the multiplier in such a way that the vertical rate parabola has a zero value during the vertical retrace period. The biasing means may comprise an active feedback circuit responsive to the deflection rate reset signal.
콘버전스 보정파 발생 회로(2)는 제4도에 도시하였다. 이 회로(2)는 파라볼라 발생기(9), 사인파 발생기(10), 피드백 안정화 회로(20), 파형 승산기(30) 및 녹색 요크움 콘버전스 보정 신호를 출력하기 위한 출력단(60)을 포함한다. 적색 및 청색 요크용 출력단은 녹색 요크용 출력단과 유사하므로 도시를 생략한다.The convergence correction wave generating circuit 2 is shown in FIG. This circuit 2 comprises a parabolic generator 9, a sine wave generator 10, a feedback stabilization circuit 20, a waveform multiplier 30 and an output stage 60 for outputting a green yoke convergence correction signal. . The output terminals for the red and blue yokes are similar to the output terminals for the green yoke and thus are not shown.
파형 A로 표시된 수평 레이트 파라볼라는 파라볼라 발생기(9)에 의해 사인파 발생기(10)에 공급되고 여기에서 파형 B로 표시된 사인파를 발생한다. 수평 레이트파라볼라는 +5.6볼트의 양의 피크 전압과 -0.1볼트의 음의 피크 전압을 갖는다. 또한 수평 레이트 파라볼라는 메인 주사를 콘버전스 전력 증폭기에서 약 5 μsec 정도 지연시킨다. 또한, 화상에서 수평 라인을 직선으로 만들기 위하여 파라볼라의 형상을 만들 필요가 또한 있다. 상기와 같은 수평 레이트 파라볼라는 제5도에 도시된 회로(9)에 의해 발생될 수 있다. 제5도를 참조하면, 정전류(IDC)는 소스(91)에 의해 발생된다. 가변 피드백 전류(IAC)는 접합부(95)에서 전류(IDC)와 합산된다. 합성 전류는 커패시터(C91)에 충전된다. 커패시터(C91)은 수평 레이트에서 트랜지스터(Q93)을 턴온시키는 수평 편향 회로(4)로부터의 수평 리트레이스 펄스에 의해, 리셋 회로(94)에서 주기적으로 방전된다. 그 결과 도시하는 바와 같은 수평 레이트 톱니파 신호가 얻어지고, 이것은 적분기(92)에 AC 결합된다. 적분기(92)는 저항(R90)을 포함한 DC 바이어싱 회로와 적분 커패시터(C90)를 갖는 연산 증폭기(U1)를 포함한다. 출력 파라볼라파(A)는 가변 전류(IAC)로서 접합부(95)에 AC 결합된다. 적분기(92)의 출력에 결합된 클램프 회로(93)는 트랜지스터(Q90, Q91)와 저항(R91)을 포함한다.The horizontal rate parabola represented by waveform A is supplied by parabola generator 9 to sine wave generator 10 and generates a sine wave represented by waveform B here. Horizontal rate parabola has a positive peak voltage of +5.6 volts and a negative peak voltage of -0.1 volts. The horizontal rate parabola also delays the main scan by about 5 μsec in a converged power amplifier. It is also necessary to make the shape of the parabola in order to make the horizontal line straight in the image. Such horizontal rate parabola may be generated by the circuit 9 shown in FIG. Referring to FIG. 5, the constant current I DC is generated by the source 91. The variable feedback current I AC is summed with the current I DC at the junction 95. The synthesized current is charged in the capacitor C91. The capacitor C91 is periodically discharged in the reset circuit 94 by a horizontal retrace pulse from the horizontal deflection circuit 4 which turns on the transistor Q93 at the horizontal rate. The result is a horizontal rate sawtooth signal as shown, which is AC coupled to integrator 92. Integrator 92 includes a DC biasing circuit including resistor R90 and an operational amplifier U1 having an integral capacitor C90. The output parabola A is AC coupled to junction 95 as a variable current I AC . Clamp circuit 93 coupled to the output of integrator 92 includes transistors Q90 and Q91 and resistor R91.
수평 리셋 펄스는 그 상승 에지만이 수평 파라볼라를 리셋하도록 AC 결합된다. 이로써 수평 리셋 펄스의 종료전 약 5 μsec 앞에서 적분을 개시할 수 있다. 저항(R90)에 의해 U1의 반전 입력에 공급되는 DC 전류 바이어스는 피크치가 수평 주사의 중심보다 약 5 μsec 앞에 발생하도록 수평 파라볼라를 기울이기 위하여 적분기의 입력으로 사용된다. 정상적으로 피크 후에는 리트레이스 펄스가 발생하여출력을 제로로 다시 리셋할 때까지 파라볼라가 음의 방향으로 계속 진행한다. 그러나 DC 바이어스가 수평 파라볼라를 기울이게 함으로써 수평 파라볼라의 유용한 부분이 수평 리셋 펄스 개시 전 약 5 μsec 앞에 종료할 때는 음의 방향으로 진행하는 오버슈트(overshoot)가 발생한다. 이것은 수평 라인들이 화상의 우측 에지에서 플레어(flair)되게 한다. 클램프(93)는 음의 방향으로 진행하는 파라볼라를 약 -100mV로 고정시킨다. 이것은 화상의 우측 에지에서 수평 라인들을 직선으로 만들기 위한 최적의 레벨로 판명되었다. 이 레벨은 임계적인 의미를 지니며, 온도 변화가 발생할 때에도 클램프(93)에 의해 유지된다. 트랜지스터(Q91)는 그 콜렉터에서 약 1 mA의 거의 일정한 전류를 수신한다. 트랜지스터(Q91)의 DC 베타에 의해 결정된 상기 전류의 소량만이 트랜지스터(Q90)의 베이스로 유입되어 베이스-에미터 전압을 결정하고 그 베이스-에미터 전압은 또한 피드백에 의해 콜렉터-에미터 전압으로 된다. 클램핑 중에 트랜지스터(Q90)에 유입되는 전류는 약 10 mA이다. 트랜지스터(Q90)과 트랜지스터(Q91)은 유사한 주변 온도에서 동일한 동작 형태를 갖는다. 트랜지스터(Q90)의 콜렉터 전류가 더 높아질수록 트랜지스터(Q91)의 경우보다 트랜지스터(Q90)의 베이스-에미터 전압이 더 높아지고, 그 차이는 약 100mV가 되며, 그 차이는 온도가 변하더라도 일정하게 유지되는 경향이 있다.The horizontal reset pulse is AC coupled such that only its rising edge resets the horizontal parabola. In this way, the integration can be started about 5 mu sec before the end of the horizontal reset pulse. The DC current bias supplied by the resistor R90 to the inverting input of U1 is used as the input of the integrator to tilt the horizontal parabola so that the peak occurs about 5 μsec before the center of the horizontal scan. Normally after the peak, the parabola continues in the negative direction until a retrace pulse is generated to reset the output back to zero. However, the DC bias causes the horizontal parabola to tilt, resulting in a negative overshoot when the useful portion of the horizontal parabola ends approximately 5 μsec before the start of the horizontal reset pulse. This causes the horizontal lines to flare at the right edge of the picture. The clamp 93 fixes the parabola traveling in the negative direction at about -100 mV. This turned out to be the optimal level for making the horizontal lines straight at the right edge of the picture. This level has a critical meaning and is held by the clamp 93 even when a temperature change occurs. Transistor Q91 receives a nearly constant current of about 1 mA at its collector. Only a small amount of the current determined by the DC beta of transistor Q91 flows into the base of transistor Q90 to determine the base-emitter voltage, which is also fed back to the collector-emitter voltage by feedback. do. The current flowing into transistor Q90 during clamping is about 10 mA. Transistors Q90 and Q91 have the same form of operation at similar ambient temperatures. The higher the collector current of transistor Q90, the higher the base-emitter voltage of transistor Q90 than in case of transistor Q91, the difference being about 100mV, and the difference remains constant even when the temperature changes. Tend to be.
수평 파라볼라의 적분은 수평 리셋 펄스의 재1 반부(first half) 중에 트랜지스터(Q92)에 의한 적분 커패시터(C90)의 방전에 의해 리셋되고, 수평 리셋 펄스의 제2 반부 중에 개시될 수 있다. 이 시간 동안 적분되는 것은 커페시터(C91)의 전압에서 저항(R92)와 트랜지스터(993)의 효과에 따른 음의 방향으로 진행하는 커패시턴스 방전이다. 이것은 파라볼라의 특징인 양의 기울기를 감소시키지 않고, 적분의 최초 5 μsec 동안 수평 파라볼라에서 양의 기울기를 증가시킨다. 수평 파라볼라의 이러한 플레어 현상은 화상의 좌측 예지에서 수평 라인들이 직선으로 되는데 도움을 준다.The integration of the horizontal parabola is reset by the discharge of the integrating capacitor C90 by the transistor Q92 during the first half of the horizontal reset pulse, and may be initiated during the second half of the horizontal reset pulse. Integrated during this time is the capacitance discharge that proceeds in the negative direction due to the effects of resistor R92 and transistor 993 at the voltage of capacitor C91. This does not reduce the positive slope characteristic of the parabola, but increases the positive slope in the horizontal parabola during the first 5 μsec of integration. This flare of the horizontal parabola helps the horizontal lines to be straight in the left edge of the picture.
수평 파라볼라파(A)는 제6도에 도시하는 바와 같이, 사인파 발생기(10)에서 저역 통과 필터링되고, 위상 전이되어 파형(B)를 발생한다. 파형(B)는 수평 중간주사전 약 5 μsec에서 제로 크로싱이 있는 양의 방향으로 진행하는 수평 사인파이고, 그 평균 DC 전압같은 1.35 볼트이며 그 피크 대 피크 진폭은 1.6 볼트이다. 수평 파라볼라는 저항(R10, R11 및 R12)과 커패시터(C10 및 C11)을 포함하는 네트워크에 의해 저역 통과 필터링된다. 필터링된 신호는 저항(R13)에 의해 에미터 바이어스된 트랜지스터(Q10)에 의해 버퍼링된다.As shown in FIG. 6, the horizontal parabola wave A is low pass filtered in the sine wave generator 10, and is phase shifted to generate the waveform B. As shown in FIG. Waveform B is a horizontal sine pie running in the positive direction with zero crossing at about 5 μsec before the horizontal midscan, with a mean DC voltage of 1.35 volts and a peak-to-peak amplitude of 1.6 volts. The horizontal parabola is low pass filtered by a network comprising resistors R10, R11 and R12 and capacitors C10 and C11. The filtered signal is buffered by transistor Q10 which is emitter biased by resistor R13.
수평 사인파(B)는 커패시터(C40)을 통해 파형 승산기(30)의 핀(5)에 AC 결합된다. DC 바이어스는 저항(R41, R42 및 R43)과 커패시터(C41)을 포함하는 R-C 네트워크에 의해 설정된다. 제2의 수평 사인파는 파형(B)를 커페시터(C44)를 통하여 AC 결합함으로써 이득 결정 저항(R48, R49 및 R50)에 공급될 수 있다. 제1 및 제2의 수평 사인파의 진폭은 다르게 될 것이다.Horizontal sine wave B is AC coupled to pin 5 of waveform multiplier 30 via capacitor C40. The DC bias is set by an R-C network comprising resistors R41, R42 and R43 and capacitor C41. The second horizontal sine wave can be supplied to the gain determining resistors R48, R49 and R50 by AC coupling the waveform B through the capacitor C44. The amplitudes of the first and second horizontal sine waves will be different.
수직 레이트 파라볼라파(C)는 커패시터(C42)를 통하여 파형 승산기(30)의 핀(3)에 AC 결합된다. 파형(C)는 약 4 볼트의 피크 대 피크 전압을 갖는다. AC 결합 후에 DC 레벨은 저항(R44)를 통해 동작하는 조정 신호(VCAL)에 의해 설정된다. 조정 신호(VCAL)은 파형 승산기(30)의 핀(2)에 결합되어 수직 리트레이스 기간 동안 수직 레이트 파라볼라가 제로 값을 갖게 하는 방식으로 승산기를 안정화시킨다. 이로써 출력 승산 신호는 수직 리트레이스 동안 AC 제로 레벨을 갖게 된다.Vertical rate parabola C is AC coupled to pin 3 of waveform multiplier 30 via capacitor C42. Waveform C has a peak to peak voltage of about 4 volts. After AC coupling, the DC level is set by the adjustment signal VCAL operating through resistor R44. The adjustment signal VCAL is coupled to pin 2 of waveform multiplier 30 to stabilize the multiplier in such a way that the vertical rate parabola has a zero value during the vertical retrace period. This allows the output multiplication signal to have an AC zero level during vertical retrace.
수평 레이트 사인파와 수직 레이트 파라볼라는 파형 승산기(30)에서 서로 승산된다. 파형 승산기(30)는 Panasonic AN614 승산기일 수 있다. 승산기의 핀(7)로부터의 출력 승산 신호는 잔여 내부 핀쿠션 왜곡을 보정하기 위한 보정 신호이며, 트랜지스터(Q41)에 의해 버퍼링되고, 커패시터(C43)을 통하여 이득 결정 저항(R45, R46 및 R47)에 AC 결합된다.The horizontal rate sine wave and the vertical rate parabola are multiplied with each other in the waveform multiplier 30. Waveform multiplier 30 may be a Panasonic AN614 multiplier. The output multiplication signal from pin 7 of the multiplier is a correction signal for correcting the residual internal pincushion distortion, buffered by transistor Q41, and fed to gain determining resistors R45, R46 and R47 through capacitor C43. AC is coupled.
보정 신호와 제2 수평 사인파 중 어느 하나는 합성 보정 신호를 형성하기 위하여 합성되기 전에 위상이 반전될 필요가 있다, 이러한 반전은 제1 및 제2 수평 사인파의 위상을 서로 반대로 하기 때문에, 잔여 내부 핀쿠션 왜곡의 보정에 의해 주어지는 수평 선형 왜곡을 보정한다. 이것은 코일 구동기(61)로 도시하는 바와 같이, 출력 승산 신호 및 제2 수평 사인파에 대하여 합산 연산 증폭기의 반전 및 비반전 입력을 사용함으로서 달성될 수 있다.Either of the correction signal and the second horizontal sine wave needs to be inverted in phase before being synthesized to form a composite correction signal. Since this inversion reverses the phases of the first and second horizontal sine waves from each other, the remaining internal pincushion Correct the horizontal linear distortion given by the correction of the distortion. This can be accomplished by using the inverting and non-inverting inputs of the summation operational amplifier for the output multiplication signal and the second horizontal sine wave, as shown by the coil driver 61.
회로 2에서 저항(R45, R46 및 R47)은 (잔여 내부 핀쿠션) 보정 신호를 청색, 적색 및 녹색 수평 콘버전스 코일 구동 증폭기의 반전 입력에 각각 결합한다. 저항(R48, R49 및 R50)은 제2 수평 사인파를 청색, 적색 및 녹색 수평 콘버전스 코일 구동 증폭기의 비반전 입력에 각각 결합한다. 녹색 수평 콘버전스 코일 구동기(61)는 제4도에 도시되어 있다. 각 구동 증폭기의 출력은 각각의 전력 증폭기, 예컨대 녹색 전력 증폭기(62)에 입력되는 합성 보정 신호이다. 각각의 전력 증폭기의 출력은 각각의 수평 콘버전스 코일, 예컨대 녹색 콘버전스 코일(63)을 구동시킨다. 합성 보정 신호는 잔여 내부 핀쿠션 왜곡을 보정하고, 잔여 내측 핀쿠션 왜곡의 보정에 의해 주어지는 수평 선형 왜곡을 보정한다.In circuit 2, resistors R45, R46 and R47 couple the (residual internal pincushion) correction signal to the inverting inputs of the blue, red and green horizontal convergence coil drive amplifiers, respectively. Resistors R48, R49 and R50 couple the second horizontal sine wave to the non-inverting inputs of the blue, red and green horizontal convergence coil drive amplifiers, respectively. The green horizontal convergence coil driver 61 is shown in FIG. The output of each drive amplifier is a composite correction signal input to each power amplifier, for example the green power amplifier 62. The output of each power amplifier drives each horizontal convergence coil, such as the green convergence coil 63. The composite correction signal corrects the residual internal pincushion distortion and corrects the horizontal linear distortion given by the correction of the residual inner pincushion distortion.
예컨대 제1 수평 사인파와 같이 발생된 파형이 어떤 비대칭을 나타내는 것은 특별한 것이 아니다. 제1 및 제2 수평 레이트 사인파가 동일한 파형 발생기에 의해 발생되고 진폭에서만 약간 차이가 있을 뿐 본질적으로 동일한 파형을 지닐 때 합성 보정 신호는 발생된 파형의 비대칭성에 기인하는 어떤 왜곡을 추가로 보정할 수 있다. 이 경우에 수평 사인파의 비대칭성에 기인하는 왜곡은 보정된다.For example, it is not unusual for a generated waveform such as the first horizontal sine wave to exhibit some asymmetry. When the first and second horizontal rate sine waves are generated by the same waveform generator and only slightly differ in amplitude, but have essentially the same waveform, the composite correction signal may further correct any distortion due to the asymmetry of the generated waveform. have. In this case, the distortion due to the asymmetry of the horizontal sine wave is corrected.
승산기(30)의 조정 신호(VCAL)은 제7도에 도시하는 바와 같이 피드백 안정화 회로(20)에 의해 피드백 제어 루프 동작 모드에서 자동으로 발생된다. 승산기(40)의 핀(7)의 출력, 즉 수직 레이트 파라볼라파와 수평 레이트 사인파의 곱은 트랜지스터(Q41)에 의해 버퍼링되고, 트랜지스터(Q20)과 함께 차동 증폭기를 구성하는 트랜지스터(Q24)의 베이스에 결합된다. 트랜지스터(Q20)의 베이스 전압은 저항(R23)과 커패시터(C22)로 구성되는 저역 통과 필터를 통하여 승산 신호 출력을 통과시키는 것에 의하여 조성된다. 그 결과 트랜지스터(Q20)의 베이스 전압은 AC 성분 신호를 포함하지 않고, 트랜지스터(Q24)의 베이스 전압의 평균 크기와 동일한 DC 크기를 갖는다.The adjustment signal VCAL of the multiplier 30 is automatically generated in the feedback control loop operation mode by the feedback stabilization circuit 20 as shown in FIG. The output of pin 7 of multiplier 40, i.e. the product of vertical rate parabola wave and horizontal rate sine wave, is buffered by transistor Q41 and coupled with transistor Q20 to the base of transistor Q24 constituting a differential amplifier. do. The base voltage of transistor Q20 is formed by passing a multiplication signal output through a low pass filter consisting of resistor R23 and capacitor C22. As a result, the base voltage of transistor Q20 does not include an AC component signal and has a DC magnitude equal to the average magnitude of the base voltage of transistor Q24.
한 쌍의 트랜지스터 스위치(Q21, Q22)는 직렬로 결합되어, 그 두 개의 트랜지스터 스위치(Q21, Q22)가 모두 도통 상태에 있을 때, 저항(R22)를 통하여 트랜지스터(Q24, Q20)의 어느 하나 또는 모두에 흐르는 에미터 전류를 발생한다. 트랜지스터 스위치(Q22)는 수직 블랭킹 기간 동안에만 수직 레이트 블랭킹 신호(E)에 의하여 턴온된다. 트랜지스터 스위치(Q21)은 수평 리트레이스 펄스(F)에 의하여 턴온된다.The pair of transistor switches Q21 and Q22 are coupled in series so that when the two transistor switches Q21 and Q22 are both in the conducting state, either one of the transistors Q24 and Q20 through the resistor R22 or Generates emitter current flowing to both. Transistor switch Q22 is turned on by vertical rate blanking signal E only during the vertical blanking period. Transistor switch Q21 is turned on by horizontal retrace pulse F.
트랜지스터(Q20)의 콜렉터는 트랜지스터(Q20)이 도통 상태일 때 트랜지스터(Q23)을 턴온시키기 위하여 트랜지스터(Q23)의 베이스에 결합된다. 그렇지 않을 때 트랜지스터(Q23)은 도통하지 않게 된다. 트랜지스터(Q23)의 에미터는 저항(R24)를 통하여 +12볼트 전원에 결합된다. 트랜지스터(Q23)의 에미터/콜렉터 전류는 트랜지스터(Q23)이 트랜지스터(Q20)에 의해 턴온될 때 저항(R24)에 의해 결정된다. 트랜지스터(Q23)의 콜렉터는 커패시터(C21)에 결합되어, 트랜지스터(Q20, Q23)가 도통상태일 때 커패시터(C21)을 충전시킨다. 저항(R25, R26)으로 구성된 분압기는 커패시터(C21)의 DC 전압 레벨을 결정한다.The collector of transistor Q20 is coupled to the base of transistor Q23 to turn on transistor Q23 when transistor Q20 is in a conductive state. Otherwise, transistor Q23 will not conduct. The emitter of transistor Q23 is coupled to a +12 volt supply via resistor R24. The emitter / collector current of transistor Q23 is determined by resistor R24 when transistor Q23 is turned on by transistor Q20. The collector of transistor Q23 is coupled to capacitor C21 to charge capacitor C21 when transistors Q20 and Q23 are in a conductive state. A voltage divider consisting of resistors R25 and R26 determines the DC voltage level of capacitor C21.
정상 상태 동작에서, 트랜지스터(Q23)은 신호(VCAL)의 전압 레벨을 저항(R25, R26)에 의해 설정된 값 이상으로 증가시키는 콜렉터 전류를 발생한다. 트랜지스터(Q24, Q20)의 베이스 전압 사이의 전압차는 수직 블랜킹 기간 동안 승산 출력 신호의 피크 대 피크 진폭의 크기에 비례한다. 트랜지스터(Q24, Q20)의 베이스 전압 사이의 전압차는 트랜지스터(Q23)의 도통을 제어하도록 샘플링된다.In steady state operation, transistor Q23 generates a collector current that increases the voltage level of signal VCAL above the value set by resistors R25 and R26. The voltage difference between the base voltages of the transistors Q24 and Q20 is proportional to the magnitude of the peak to peak amplitude of the multiplication output signal during the vertical blanking period. The voltage difference between the base voltages of the transistors Q24 and Q20 is sampled to control the conduction of the transistor Q23.
승산 출력 신호의 피크 대 피크 진폭이 수직 블랭킹 기간 동안 증가되면, 트랜지스터(Q23)의 턴온이 더 어려워지고, 장시간 동안 DC 신호(VCAL)을 증가시킨다. 이러한 방법으로 승산 출력 신호의 피크 대 피크 진폭은 수직 블랭킹 기간 동안 자동적으로 감소된다. 반면, 승산 출력 신호가 수평 블랭킹 기간 동안 감소되면, 트랜지스터(Q23)는 턴온되지 않고, 신호(VCAL)가 극성 반전을 일으킬 정도로 충분히작아질 때까지 감소할 것이다. 따라서 정상 상태 동작에서 수직 블랭킹 기간 동안 승산 출력 신호의 위상은 미리 결정된 위상이고 그 진폭은 피드백 루프 이득에 의해 제어된 최소값을 갖는다.If the peak-to-peak amplitude of the multiplication output signal is increased during the vertical blanking period, the turn-on of transistor Q23 becomes more difficult and increases the DC signal VCAL for a long time. In this way, the peak-to-peak amplitude of the multiplication output signal is automatically reduced during the vertical blanking period. On the other hand, if the multiplication output signal is reduced during the horizontal blanking period, transistor Q23 will not turn on and will decrease until the signal VCAL is small enough to cause polarity reversal. Thus, in steady state operation, the phase of the multiplication output signal during the vertical blanking period is a predetermined phase and its amplitude has a minimum value controlled by the feedback loop gain.
피드백 안정화 회로(20)의 샘플링 특성은 수평 라인들이 드롭(droop)을 나타내는 왜곡을 발생한다. 이 드롭 왜곡은 제4도에 도시하는 바와 같이 승산기(30)의 핀(2)와 신호(VCAL)의 접합부에서 수직 레이트 톱니파(D)를 삽입함으로써 보정될 수 있다. 수직 톱니파는 약 4 볼트의 피크 대 피크 전압을 갖는다. 수직 톱니파는 커패시터(C45, C46)으로 구성된 커패시터 분할기를 통하여 결합된다.The sampling characteristic of the feedback stabilization circuit 20 produces distortion in which the horizontal lines represent a drop. This drop distortion can be corrected by inserting the vertical rate sawtooth wave D at the junction of the pin 2 of the multiplier 30 and the signal VCAL as shown in FIG. The vertical sawtooth wave has a peak-to-peak voltage of about 4 volts. The vertical sawtooth wave is coupled through a capacitor divider consisting of capacitors C45 and C46.
본 발명은 잔여 내부 핀쿠션 왜곡을 완전히 보정하는 콘버전스 보정 신호를 발생한다. 또한 본 발명은 파형 승산기의 동작을 개선하기 위해 제공될 수 있는 피드백 안정화 장치와 호환성을 가질 수 있다. 더욱이 제1 및 제2 수평 레이트 사인파는 동일한 파형 발생기에 의해 발생되어 합성 보정 신호가 수평 레이트 사인파의 비대칭에 기인하는 어떠한 왜곡도 추가로 보정한다.The present invention generates a convergence correction signal that completely corrects residual internal pincushion distortion. The invention may also be compatible with a feedback stabilization device that may be provided to improve the operation of the waveform multiplier. Furthermore, the first and second horizontal rate sine waves are generated by the same waveform generator so that the composite correction signal further corrects any distortion due to the asymmetry of the horizontal rate sine wave.
제1도는 잔여 수평 내부 핀쿠션 왜곡을 설명하기 위한 도면.1 is a diagram for explaining residual horizontal internal pincushion distortion.
제2도는 잔여 수평 내부 핀쿠션 왜곡의 보정을 설명하기 위한 도면.2 is a diagram for explaining correction of residual horizontal internal pincushion distortion.
제3도는 잔여 수평 내부 핀쿠션 왜곡의 보정에 의해 주어지는 수평 내부 선형 왜곡의 보정을 설명하기 위한 도면.3 is a diagram for explaining correction of horizontal internal linear distortion given by correction of residual horizontal internal pincushion distortion.
제4도는 잔여 수평 내부 핀쿠션 왜곡을 완전히 보정하기 위한 콘버전스 보정 파형을 발생하는 회로도.4 is a circuit diagram for generating a convergence correction waveform for completely correcting residual horizontal internal pincushion distortion.
제5도는 제4도에 도시하는 파라볼라 발생기의 개략도.FIG. 5 is a schematic diagram of a parabola generator shown in FIG.
제6도는 제4도에 도시하는 사인파 발생기의 개략도.6 is a schematic diagram of a sine wave generator shown in FIG.
제7도는 제4도에 도시하는 피드백 안정화 회로의 개략도.7 is a schematic diagram of a feedback stabilization circuit shown in FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2 : 콘버전스 보정파 발생 회로2: convergence correction wave generating circuit
4 : 수평 편향 회로4: horizontal deflection circuit
9 : 파라볼라 발생기9: parabola generator
10 : 사인파 발생기10: sine wave generator
20 : 피드백 안정화 회로20: feedback stabilization circuit
30 : 파형 승산기30: waveform multiplier
61 : 코일 구동기61: coil driver
62 : 전력 증폭기62: power amplifier
Claims (9)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24102594A | 1994-05-11 | 1994-05-11 | |
| US08/241,025 | 1994-05-11 | ||
| US8/241,025 | 1994-05-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950035300A KR950035300A (en) | 1995-12-30 |
| KR100374057B1 true KR100374057B1 (en) | 2003-05-09 |
Family
ID=22908936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950011533A KR100374057B1 (en) | 1994-05-11 | 1995-05-11 | Convergence Correction Circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5747948A (en) |
| EP (1) | EP0682445B1 (en) |
| JP (2) | JPH0856365A (en) |
| KR (1) | KR100374057B1 (en) |
| CN (1) | CN1097949C (en) |
| DE (1) | DE69517747T2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564961B2 (en) | 1997-08-21 | 2004-09-15 | 株式会社日立製作所 | Digital broadcast receiver |
| US7102302B2 (en) * | 2002-04-19 | 2006-09-05 | Thomson Licensing | Waveform generator for controlling an electron beam in a cathode ray tube |
| CN100353481C (en) * | 2002-04-19 | 2007-12-05 | 汤姆森许可公司 | Waveform generator for controlling an electron beam in a cathode ray tube |
| EP2001047A1 (en) | 2007-06-07 | 2008-12-10 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| JP4687694B2 (en) * | 2007-07-17 | 2011-05-25 | 株式会社日立製作所 | Signal transmission / reception system and signal transmission / reception output method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810939A (en) * | 1986-12-12 | 1989-03-07 | Hitachi, Ltd. | Top and bottom pincushion distortions correcting circuits to be used for picture tube having aspherical face plate |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2880358A (en) * | 1952-04-08 | 1959-03-31 | Motorola Inc | Color television system |
| US4395662A (en) * | 1981-05-27 | 1983-07-26 | General Electric Company | Correction circuits for projection television |
| GB8408694D0 (en) * | 1984-04-04 | 1984-05-16 | Rca Corp | Dynamic "s" correction |
| DE3502622A1 (en) * | 1985-01-26 | 1986-07-31 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | CIRCUIT FOR CORRECTION OF DIRECTIONS, IN VERTICAL DIRECTION (N-S) IN CATHODE RADIOTUBES WITH WIDE-ANGLE DEFLECTION |
| PT84306B (en) * | 1986-02-27 | 1989-10-04 | Gen Electric | DEFLECTION DEVICE |
| JPH0793691B2 (en) * | 1989-11-06 | 1995-10-09 | 松下電器産業株式会社 | Television receiver |
| JPH06133324A (en) * | 1992-10-21 | 1994-05-13 | Matsushita Electric Ind Co Ltd | Convergence correction device |
| JPH0767122A (en) * | 1993-06-18 | 1995-03-10 | Pioneer Electron Corp | Convergence controller |
-
1995
- 1995-05-04 DE DE69517747T patent/DE69517747T2/en not_active Expired - Fee Related
- 1995-05-04 EP EP95106698A patent/EP0682445B1/en not_active Expired - Lifetime
- 1995-05-09 JP JP7110893A patent/JPH0856365A/en active Pending
- 1995-05-10 CN CN95106525A patent/CN1097949C/en not_active Expired - Fee Related
- 1995-05-11 KR KR1019950011533A patent/KR100374057B1/en not_active IP Right Cessation
-
1997
- 1997-05-15 US US08/856,732 patent/US5747948A/en not_active Expired - Lifetime
-
2007
- 2007-02-02 JP JP2007024224A patent/JP3980628B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810939A (en) * | 1986-12-12 | 1989-03-07 | Hitachi, Ltd. | Top and bottom pincushion distortions correcting circuits to be used for picture tube having aspherical face plate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0682445A1 (en) | 1995-11-15 |
| CN1113630A (en) | 1995-12-20 |
| CN1097949C (en) | 2003-01-01 |
| JPH0856365A (en) | 1996-02-27 |
| DE69517747T2 (en) | 2000-11-09 |
| JP2007151168A (en) | 2007-06-14 |
| DE69517747D1 (en) | 2000-08-10 |
| JP3980628B2 (en) | 2007-09-26 |
| KR950035300A (en) | 1995-12-30 |
| US5747948A (en) | 1998-05-05 |
| EP0682445B1 (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980628B2 (en) | Convergence correction circuit | |
| JPH04229774A (en) | Parabolic waveform generator and pin cushion correcting circuit | |
| US5444338A (en) | Left and right raster correction | |
| US5847777A (en) | Right-edge differential error convergence correction | |
| JPH0795437A (en) | Raster-distortion correction circuit of television receiver | |
| KR860000088B1 (en) | Pin cushion correction circuit | |
| US5508593A (en) | Differential error convergence correction | |
| US7166972B2 (en) | Vertical deflection apparatus | |
| JP3636499B2 (en) | Voltage change compensation arrangement for sample and hold capacitance | |
| JP3636652B2 (en) | Distortion correction circuit and display device | |
| EP0682442B1 (en) | Raster distortion correction circuit | |
| JP3574187B2 (en) | Video display deflection device | |
| JP2907868B2 (en) | Horizontal deflection distortion automatic correction display | |
| JPH09163392A (en) | Convergence correction of right edge deviation error | |
| KR100425804B1 (en) | Right-edge differential error convergence correction | |
| JP3344806B2 (en) | Image distortion correction device | |
| JPH0614208A (en) | Television receiver | |
| KR19980042371A (en) | Horizontal ESC correction circuit | |
| JPH09163175A (en) | Horizontal deflection linearity correction circuit | |
| KR100513853B1 (en) | Apparatus for correcting misconvergence with low switching noise effect | |
| JPH0474064A (en) | Trapezoidal distortion correction circuit in crt display device | |
| JPS63204881A (en) | Correction circuit for s-shaped distortion of vertical deflection circuit | |
| JPH0556294A (en) | Linearity correcting device | |
| JPH0376380A (en) | Picture correcting circuit for sine wave deflection | |
| JPH08186733A (en) | Image distortion correcting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090209 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |