KR100345673B1

KR100345673B1 - integrated circuit capable of self-testing

Info

Publication number: KR100345673B1
Application number: KR1019990025796A
Authority: KR
Inventors: 임채덕
Original assignee: 주식회사 하이닉스반도체
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2002-07-24
Also published as: KR20010005013A

Abstract

본 발명은 자기 진단이 가능한 집적 회로에 관한 것으로 이를 위한 본 발명은 진단 대상이 되는 내부 모듈의 자기 진단이 가능한 집적 회로에 있어서, 제1선택신호에 따라 상기 내부 모듈에 외부 진단 프로그램 또는 내부 프로그램을 선택적으로 출력하는 제1멀티플렉서; 상기 내부 모듈에서 실행될 진단 프로그램의 예정된 실행순서와, 상기 예정된 진단 프로그램의 실행에 필요한 데이터 및 상기 진단 프로그램이 실행된 후, 그 실행 순서를 저장하기 위한 메모리; 진단 예상 패턴을 발생하여 상기 메모리에 저장하고, 진단 프로그램 실행 순서 및 진단 예상 패턴을 비교한 후, 그 비교 결과를 출력하는 비스트 콘트롤러; 상기 내부 모듈에 의해 진단 프로그램이 수행된 후, 그 수행 결과를 저장하기 위한 레지스터; 및 제2선택신호에 따라 상기 비스트 콘트롤러 또는 상기 레지스터의 출력을 선택적으로 출력하는 제2멀티플렉서를 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to an integrated circuit capable of self-diagnosis. The present invention provides an integrated circuit capable of self-diagnosis of an internal module to be diagnosed, wherein an external diagnostic program or an internal program is applied to the internal module according to a first selection signal. A first multiplexer for selectively outputting the first multiplexer; A memory for storing a predetermined execution order of a diagnostic program to be executed in the internal module, data necessary for the execution of the scheduled diagnostic program, and an execution order of the diagnostic program after the diagnostic program is executed; A Beast controller generating a diagnostic predictive pattern and storing the diagnostic predictive pattern in the memory, comparing a diagnostic program execution order and a diagnostic predictive pattern, and outputting a comparison result; A register for storing a result of the execution after the diagnostic program is executed by the internal module; And a second multiplexer for selectively outputting the output of the bees controller or the register according to a second selection signal.

Description

Integrated circuit capable of self-testing

본 발명은 집적 회로에 관한 것으로, 특히 진단 시간을 대폭 줄이면서도 전체 결함을 찾아낼 수 있는 자기 진단이 가능한 집적 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to integrated circuits, and more particularly, to integrated circuits capable of self-diagnosis, which can significantly reduce diagnostic time and detect entire defects.

일반적인 마이크로 콘트롤러, 디지털 신호 처리기 등의 기능을 가지는 각 모듈을 포함하는 시스템온칩(System On a Chip: 이하, SOC라 칭함)에 있어서, 각 기능 모듈을 진단하기 위한 여러 가지 방법들이 모색되고 있다.In a System On a Chip (hereinafter referred to as SOC) including each module having functions such as a general microcontroller and a digital signal processor, various methods for diagnosing each functional module have been sought.

도 1을 참조하여 일반적인 SOC의 구성을 살펴보면, 로직(1)은 각 기능 모듈(3a~3c)들과 외부 핀(미도시)과 인터페이스 기능을 수행하는 로직을 의미하며, 각 기능 모듈(3a ∼ 3c)은 로직(1)을 통해 외부 핀과 연결되고, 상호간에는 인터페이스(5, 7)를 통해 데이터를 송수신 하게 된다.Referring to FIG. 1, the configuration of a general SOC, logic 1 refers to logic that performs interface functions with the respective function modules 3a to 3c and external pins (not shown), and each function module 3a to 3c) is connected to an external pin through logic 1, and mutually transmits and receives data through interfaces 5 and 7.

도 2는 자기 진단 기능을 가지는 종래의 SOC 구성을 나타낸 것으로, 도면 부호 11은 로직을, 13은 인터페이스를, 15a ∼ 15c는 기능 모듈을, 그리고 17 및 18은 쉬프터(shifter)를 나타낸 것이다.FIG. 2 shows a conventional SOC configuration with self-diagnostic function, with reference numeral 11 designating logic, 13 designating an interface, 15a-15c designating a functional module, and 17 and 18 designating a shifter.

먼저, 자기 진단 대상이 되는 기능 모듈(15a)을 진단하기 위해서 IEEE 규격에 준하는 외부 핀에 연결되는 스캔(scan)용 인터페이스(13) 또는 다른 기능 모듈(15a 또는 15c)의 쉬프터(17, 18)를 통해 기능 모듈(15a)에 직렬로 명령어나 제어신호를 입력하여 진단 동작을 수행한 후, 다시 인터페이스(13) 또는 쉬프터(17, 18)를 통해 직렬로 진단 결과를 얻게 된다. 그런데, 일반적인 SOC의 경우 기능 모듈을 조합해서 외부 핀을 내부 기능 모듈보다 줄이게 되므로 병렬로 입출력하는 것은 불가능하다. 특히, 마이크로 콘트롤러 또는 디지털 신호 처리기 등과 같이 그 자체가 많은 포트를 가지고 있는 경우 각 포트를 입력해 주기 위해서는 그 포트수 만큼 쉬프트 시켜서 하나의 진단에 필요한 입력 집합(명령어 또는 제어신호 등)을 줄 수 있고 마찬가지로 출력도 같은 쉬프트 카운트 후에 하나의 진단 결과를 얻을 수 있게 된다. 따라서, 100 포트의 기능 모듈을 진단하기 위해서는 100 사이클의 입력 시간과 100 사이클의 출력 시간이 필요하므로 하나의 기능 모듈을 진단하기 위해서는 200 사이클이 필요하게 된다. 진단을 위한 입력 집합이 1000개라면 총 진단 시간은 1000 ×200 = 200,000 사이클이 필요함을 알 수 있다. 결국 진단 시간은 다음과 같이 주어진다.First, the shifters 17 and 18 of the scan interface 13 or other functional modules 15a or 15c connected to external pins conforming to the IEEE standard for diagnosing the functional module 15a to be self-diagnosed. After performing a diagnostic operation by inputting a command or a control signal in series to the function module 15a, the diagnostic result is serially obtained through the interface 13 or the shifters 17 and 18 again. However, in general SOC, it is impossible to input / output in parallel since the combination of function modules reduces the external pins than the internal function modules. In particular, if there are many ports in itself, such as a microcontroller or a digital signal processor, in order to input each port, the number of ports can be shifted by the number of inputs to give a set of inputs (command or control signal, etc.) for one diagnosis. Similarly, the output will get one diagnostic result after the same shift count. Therefore, 100 cycles of input time and 100 cycles of output time are required for diagnosing a functional module of 100 ports, so 200 cycles are required for diagnosing one functional module. If you have 1000 input sets for diagnostics, you can see that the total diagnostic time requires 1000 × 200 = 200,000 cycles. Eventually, the diagnostic time is given by

진단 시간 = 포트수 × 2 × 입력 집합의 수Diagnostic time = number of ports × 2 × number of input sets

일반적인 마이크로 콘트롤러 또는 디지털 신호 처리기의 입력 집합이 대개 수백만 이상이므로 상기 수학식 1에 의하면 진단 처리 자체가 어렵고, 또는 진단 시간도 너무 길어지게 된다. 따라서, 실제 기능 모듈의 진단은 불가능하게 된다. 그래서 대개의 경우에는 완전한 진단을 고려하지 않고 SOC 자체의 기능적인 진단에 집중하게 된다. 이 경우에는 완전한 결함(fault) 검출이 안되고 잠재적인 결함을 가지게 되는 요인이 된다.Since the input set of a general microcontroller or digital signal processor is usually millions or more, according to Equation 1, the diagnostic process itself is difficult, or the diagnostic time becomes too long. Therefore, the diagnosis of the actual functional module becomes impossible. So in most cases the focus is on the functional diagnosis of the SOC itself, without considering the full diagnosis. In this case, a complete fault cannot be detected and there is a potential for a defect.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 진단 시간을 대폭 줄이면서도 전체 결함을 찾아 낼 수 있는 자기 진단 가능한 집적 회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a self-diagnostic integrated circuit capable of finding the entire defect while significantly reducing the diagnostic time.

도 1은 일반적인 시스템온칩의 구성을 설명하기 위한 도면.1 is a view for explaining the configuration of a general system-on-chip.

도 2는 종래의 진단 기능을 가지는 집적 회로의 구성을 설명하기 위한 도면.2 is a diagram for explaining the configuration of an integrated circuit having a conventional diagnostic function.

도 3은 본 발명에 따른 자기 진단 가능한 집적 회로를 설명하기 위한 도면.3 is a view for explaining a self-diagnostic integrated circuit according to the present invention.

도 4는 도 3에 도시된 멀티플렉서의 다른 실시예.4 is another embodiment of the multiplexer shown in FIG.

도 5는 도 3에 도시된 집적 회로의 동작을 설명하기 위한 파형도.5 is a waveform diagram illustrating the operation of the integrated circuit shown in FIG. 3;

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

1,11 : 로직 3a~3c, 15a~15c : 기능 모듈1,11: logic 3a ~ 3c, 15a ~ 15c: function module

5,7,13 : 인터페이스 17, 18 : 쉬프터5,7,13: interface 17, 18: shifter

30 : 집적 회로 32,34,44 : 멀티플렉서30: integrated circuit 32,34,44: multiplexer

38,46 : 메모리 40 : 비스트 콘트롤러38,46: Memory 40: Beast Controller

42 : 레지스터42: register

상기 목적을 달성하기 위한 본 발명에 따른 자기 진단 가능한 집적 회로는 진단 대상이 되는 내부 모듈을 포함하는 집적 회로에 있어서, 본 발명은 자기 진단이 가능한 집적 회로에 관한 것으로 이를 위한 본 발명은 진단 대상이 되는 내부 모듈의 자기 진단이 가능한 집적 회로에 있어서, 제1선택신호에 따라 상기 내부 모듈에 외부 진단 프로그램 또는 내부 프로그램을 선택적으로 출력하는 제1멀티플렉서; 상기 내부 모듈에서 실행될 진단 프로그램의 예정된 실행순서와, 상기 예정된 진단 프로그램의 실행에 필요한 데이터 및 상기 진단 프로그램이 실행된 후, 그 실행 순서를 저장하기 위한 메모리; 진단 예상 패턴을 발생하여 상기 메모리에 저장하고, 진단 프로그램 실행 순서 및 진단 예상 패턴을 비교한 후, 그 비교 결과를 출력하는 비스트 콘트롤러; 상기 내부 모듈에 의해 진단 프로그램이 수행된 후, 그 수행 결과를 저장하기 위한 레지스터; 및 제2선택신호에 따라 상기 비스트 콘트롤러 또는 상기 레지스터의 출력을 선택적으로 출력하는 제2멀티플렉서를 포함하여 이루어지는 것을 특징으로 한다.Self-diagnostic integrated circuit according to the present invention for achieving the above object is an integrated circuit including an internal module to be diagnosed, the present invention relates to an integrated circuit capable of self-diagnosis. An integrated circuit capable of self-diagnosis of an internal module, comprising: a first multiplexer for selectively outputting an external diagnostic program or an internal program to the internal module according to a first selection signal; A memory for storing a predetermined execution order of a diagnostic program to be executed in the internal module, data necessary for the execution of the scheduled diagnostic program, and an execution order of the diagnostic program after the diagnostic program is executed; A Beast controller generating a diagnostic predictive pattern and storing the diagnostic predictive pattern in the memory, comparing a diagnostic program execution order and a diagnostic predictive pattern, and outputting a comparison result; A register for storing a result of the execution after the diagnostic program is executed by the internal module; And a second multiplexer for selectively outputting the output of the bees controller or the register according to a second selection signal.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 자기 진단 가능한 집적회로를 설명하기 위한 도면으로, 도면 부호 30은 집적 회로를, 32는 진단 제어용 멀티플렉서를, 34는 프로그램 멀티플렉서를, 36은 진단 대상이 되는 기능 모듈을, 38은 메모리를, 40은 비스트 콘트롤러(bist controller)를, 42는 레지스터를, 44는 결과 출력용 멀티플렉서를,그리고 46은 외부 프로그램을 저장하기 위한 메모리를 각각 나타낸 것이다.3 is a view for explaining a self-diagnostic integrated circuit according to the present invention, reference numeral 30 is an integrated circuit, 32 is a diagnostic control multiplexer, 34 is a program multiplexer, 36 is a functional module to be diagnosed, 38 denotes memory, 40 denotes a bist controller, 42 denotes a register, 44 denotes a multiplexer for outputting results, and 46 denotes a memory for storing an external program.

먼저, 진단 제어용 멀티플렉서(32)는 내부의 다른 모듈(미도시)에 의해 발생되는 선택신호(SEL1)에 의해 외부 핀 또는 내부 신호가 선택되어 기능 모듈(36)로 선택 출력되며, 진단 제어를 위해 각각 디버그 모드 또는 진단 모드 등으로서 동작한다. 프로그램 멀티플렉서(34)는 선택신호(SEL2)에 따라 외부의 프로그램 메모리(46)으로부터 진단 프로그램 또는 내부의 다른 모듈로부터의 펌웨어(firmware) 등의 프로그램을 기능 모듈(36)로 선택 출력하는 동작을 수행한다. 기능 모듈(36)은 진단의 대상이 되는 모듈로서 진단용 프로그램을 실행하고, 그 결과를 내부 메모리(38) 또는 레지스터(42)에 기록한다. 메모리(38)는 프로그램 실행을 위한 데이터, 기능 모듈(36)에서 프로그램 수행중의 발생되는 실행 순서, 진단 프로그램 수행을 통해 예상되는 예상 패턴 등을 저장하기 위한 메모리를 말한다. 비스트 콘트롤러(40)는 진단 프로그램의 실행 예상 패턴을 발생하여 메모리(46)에 저장하고, 메모리(46)에 저장된 프로그램의 실행 순서 데이터와 실행 예상 패턴을 읽어들여 서로 비교하고, 그 결과를 멀티플렉서(44) 또는 레지스터(42)에 출력한다. 결과 출력을 위한 멀티플렉서(44)는 선택신호(SEL3)에 따라 레지스터(42) 또는 비스트 콘트롤러(40)의 출력을 선택 출력한다.First, an external pin or an internal signal is selected by the selection signal SEL1 generated by another module (not shown) inside the diagnostic control multiplexer 32, and is selectively output to the function module 36. Each operates as a debug mode or a diagnostic mode. The program multiplexer 34 performs an operation of selectively outputting a program, such as a diagnostic program or firmware from another module, from the external program memory 46 to the function module 36 according to the selection signal SEL2. do. The function module 36 executes a diagnostic program as a module to be diagnosed, and records the result in the internal memory 38 or the register 42. The memory 38 refers to a memory for storing data for program execution, an execution sequence generated during program execution in the function module 36, an expected pattern expected through execution of a diagnostic program, and the like. The bees controller 40 generates the expected execution pattern of the diagnostic program and stores it in the memory 46, reads the execution sequence data of the program stored in the memory 46 and the expected execution pattern, compares them, and compares the result with the multiplexer ( 44) or to the register 42. The multiplexer 44 for outputting the result selectively outputs the output of the register 42 or the beast controller 40 in accordance with the selection signal SEL3.

도 4는 프로그램 멀티플렉서(34)의 다른 실시예를 설명하기 위한 도면으로, 도면 부호 AND는 논리곱 게이트를, OR는 논리합 게이트를, Iout는 외부 입력을, Iin은 내부 입력을, 그리고 out는 멀티플렉서(34)의 출력을 각각 나타낸 것이다.4 is a view for explaining another embodiment of the program multiplexer 34, wherein AND is an AND gate, OR is an OR gate, Iout is an external input, Iin is an internal input, and out is a multiplexer. 34 outputs are shown respectively.

프로그램 멀티플렉서(34)를 이용하는데 타이밍상의 문제점이 있는 경우에는하나씩의 논리곱 게이트(AND)와 논리합 게이트(OR)로 대체가 가능하다. 먼저, 논리곱 게이트(AND)는 외부 신호(Iout)와 선택신호(SEL2)를 논리곱 연산한 후, 그 결과를 논리합 게이트(OR)를 통해 내부 신호(Iin)와 논리합 연산을 수행하여 최종 기능 모듈(36)에 출력신호(out)로서 출력하게 된다.If there is a timing problem in using the program multiplexer 34, it is possible to substitute the AND gate AND and the OR gate OR. First, the AND gate AND performs an AND operation on the external signal Iout and the selection signal SEL2, and then performs an AND operation on the result of the AND operation with the internal signal Iin through the OR gate OR. Output to the module 36 as an output signal (out).

도 5는 본 발명에 따른 자기 진단 가능한 집적 회로의 동작을 설명하기 위한 파형도를 도시한 것으로, read는 기능 모듈(36)의 내부 프로그램 읽기 명령을, SEL2는 멀티플렉서(34)의 선택신호를, Iout는 멀티플렉서(34)에 입력되는 외부 신호를, Iin은 멀티플렉서(34)에 입력되는 내부 신호를, 그리고 out는 멀티플렉서(34)의 출력신호를 각각 나타낸 것이다.5 is a waveform diagram illustrating an operation of a self-diagnostic integrated circuit according to the present invention, where read is an internal program read command of the function module 36, SEL2 is a selection signal of the multiplexer 34, Iout denotes an external signal input to the multiplexer 34, Iin denotes an internal signal input to the multiplexer 34, and out denotes an output signal of the multiplexer 34, respectively.

이하, 도 3 내지 도 5를 참조하여 본 발명에 따른 자기 진단 가능한 집적 회로의 동작을 상세히 설명하면 다음과 같다.Hereinafter, the operation of the self-diagnostic integrated circuit according to the present invention will be described in detail with reference to FIGS. 3 to 5.

먼저, 프로그램 읽기 명령(read)이 인에이블 되고 선택신호(SEL2)가 하이레벨이면 외부 메모리(46)로부터 진단 프로그램이 멀티플렉서(34)를 통해 기능 모듈(36)에 입력된다. 그러면, 기능 모듈(36)에서는 메모리(38)의 프로그램 데이터를 참조하면서 진단 프로그램을 수행하고, 그 실행 순서를 메모리(38)에 저장하고, 수행 결과와 예상 결과를 비교하여 그 비교 결과를 레지스터(42)에 저장한다. 이때, 레지스터(42)는 진단 모드, 진단 완료 여부, 진단 카운트, 진단 결과에 대한 정보를 저장하기 위한 각각의 플래그 비트를 가지게 된다. 비교 결과에 따라 기능 모듈(36)에서 진단 카운트 값을 설정하게 된다. 진단 완료후, 레지스터(42)에 저장된 진단 카운트 정보는 예상 카운트 값과 비교함에 의해 최종 진단 결과를 알 수 있게 된다. 그런데, 진단 카운트 값과 예상 카운트 값이 동일한 경우에는 비스트 콘트롤러(40)에서 프로그램 실행 순서와 예상 패턴을 비교하고 그 비교 결과를 진단 결과 플래그 비트에 설정하게 된다. 이때, 진단 완료 여부를 저장하는 플래그 비트는 진단 프로그램이 종료된 경우에 설정된다. 따라서, 진단 완료 플래그 비트가 설정되면 멀티플렉서(44)를 통해 진단 모드, 진단 카운트, 진단 결과에 대한 플래그 비트에 설정 내용을 외부 핀을 통해 전달함으로써 최종 진단 결과를 얻을 수 있게 된다. 기능 모듈(36)의 프로그램 카운트와 무관하게 가상의 데이터를 주지만 프로그램 실행 순서를 저장하기 때문에 많은 외부 핀을 사용하지 않고 프로그램 데이터 버스만 기존의 외부 핀과 멀티플렉싱해서 사용하면 진단 시간은 기능 모듈(36)을 직접 진단하는 것과 같은 효과를 낼 수가 있게 되는 것이다. 따라서, 진단 시간은 진단 집합들의 수와 같게 된다. 결국 1/(포트수 × 2) 만큼의 진단 시간을 줄일 수 있게 된다.First, when the program read command read is enabled and the selection signal SEL2 is high level, the diagnostic program is input from the external memory 46 to the function module 36 through the multiplexer 34. Then, the function module 36 executes the diagnostic program while referring to the program data of the memory 38, stores the execution order in the memory 38, compares the execution result with the expected result and registers the comparison result in a register ( 42). In this case, the register 42 has respective flag bits for storing information about the diagnosis mode, whether the diagnosis is completed, the diagnosis count, and the diagnosis result. The diagnostic count value is set by the function module 36 according to the comparison result. After the diagnosis is completed, the diagnosis count information stored in the register 42 is compared with the expected count value so that the final diagnosis result can be known. However, when the diagnostic count value and the expected count value are the same, the Beast controller 40 compares the program execution order and the expected pattern and sets the comparison result in the diagnostic result flag bit. At this time, a flag bit for storing whether the diagnosis is completed is set when the diagnosis program is finished. Therefore, when the diagnosis completion flag bit is set, the final diagnosis result can be obtained by transmitting the setting contents to the flag bit for the diagnosis mode, the diagnosis count, and the diagnosis result through the external pin through the multiplexer 44. Virtual data is given regardless of the program count of the function module 36. However, since the program execution order is stored, only the program data bus is multiplexed with the existing external pins without using many external pins. ) Can produce the same effect as directly diagnosing. Thus, the diagnostic time is equal to the number of diagnostic sets. As a result, it is possible to reduce the diagnostic time by 1 / (number of ports x 2).

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명에 따른 자기 진단 가능한 집적 회로는 외부 진단 프로그램과 내부 프로그램을 선택하여 자기 진단이 가능하고, 종래의 진단 방식에 비해 진단 시간을 1/(포트수 × 2) 만큼 줄일 수 있다. 또한, 종래의 진단 방식의 집적 회로의 부분 결함을 찾아낼 수 있는데 반해, 본 발명은 전체 집적 회로의 결함을 진단이 가능하다는 효과가 있다.The self-diagnostic integrated circuit according to the present invention made as described above is capable of self-diagnosis by selecting an external diagnostic program and an internal program, and can reduce the diagnostic time by 1 / (number of ports × 2) as compared with the conventional diagnostic method. . In addition, while the partial defect of the integrated circuit of the conventional diagnostic method can be found, the present invention has the effect that the defect of the entire integrated circuit can be diagnosed.

Claims

In an integrated circuit capable of self-diagnosis of the internal module to be diagnosed,

A first multiplexer for selectively outputting an external diagnostic program or an internal program to the internal module according to a first selection signal;

A memory for storing a predetermined execution order of a diagnostic program to be executed in the internal module, data necessary for the execution of the scheduled diagnostic program, and an execution order of the diagnostic program after the diagnostic program is executed;

A Beast controller generating a diagnostic predictive pattern and storing the diagnostic predictive pattern in the memory, comparing a diagnostic program execution order and a diagnostic predictive pattern, and outputting a comparison result;

A register for storing a result of the execution after the diagnostic program is executed by the internal module; And

And a second multiplexer for selectively outputting the output of the bees controller or the register according to a second selection signal.

2. The apparatus of claim 1, wherein the first multiplexer comprises: an AND gate to perform an AND operation on the first selection signal and an external diagnostic program input; And

And an AND gate for performing an OR operation on the internal program and the output of the AND gate.

The self-diagnostic integrated circuit according to claim 1, wherein the register includes a flag bit for storing a diagnosis mode, a diagnosis completion status, a diagnosis count, and a diagnosis result.