KR100339898B1

KR100339898B1 - 영상표시장치

Info

Publication number: KR100339898B1
Application number: KR1020000028694A
Authority: KR
Inventors: 세이노겐이찌; 가미꼬미쯔오; 가쯔야마도모야스; 다떼요시히로; 하기와라나오끼
Original assignee: 가타오카 마사타카; 알프스 덴키 가부시키가이샤
Priority date: 1999-05-28
Filing date: 2000-05-26
Publication date: 2002-06-10
Also published as: EP1056285A2; JP2000338925A; TW465240B; US6384867B1; EP1056285A3; KR20000077461A

Abstract

(과제)

대용량의 메모리를 필요로 하지않고, 다른 규격의, 복수 종류의 영상신호를 표시시킬 수 있는 영상표시장치를 제공한다.

(해결수단)

영상표시장치에, 입력영상신호를 처리하는 영상신호처리회로(21), 클럭신호를 생성하는 PLL 회로(4), 입력영상신호의 형식을 판별하는 판별수단(1), 및 표시시키는 영상의 형식을 지정하는 지정수단을 구비한다. 또, 표시시키는 영상의 형식에 대응시켜, 표시패널을 구동하는 게이트 및 소스드라이버의 제어신호를 생성하는 드라이버 제어신호 발생수단, 입력영상신호의 형식판별 및 표시형식의 지정에 근거하여, 드라이버 제어신호 발생수단으로부터 출력되는 게이트 및 소스드라이버의 제어신호를 선택하는 드라이버 제어신호 스위칭수단, 및 입력영상신호의 형식판별 및 표시형식의 지정에 근거하여, PLL 회로의 클럭신호를 제어하는 PLL 신호제어수단(2)을 구비한다.

Description

영상표시장치{IMAGE DISPLAY APPARATUS}

본 발명은 LCD 등의 영상표시장치에 관한 것으로, 특히 다른 규격의 복수종류의 영상신호를 표시시킬 수 있는 영상표시장치에 관한 것이다.

앞으로의 멀티미디어 대응의 정보단말기기에서는, 다종다양한 화상소스를 수신하여 표시하는 기능을 구비하는 것이 필수로 될 것이다. 이 기능을 실현하는 대표적인 방법으로서는, 표시계로 대처하는 방법과, 신호처리로 대처하는 방법이 알려져 있다. 전자의 방법은, 표시부의 편향계의 동작범위를 넓게 설정하고, 입력화상의 신호포맷과 합치한 형태로 주사를 행하여 화상을 표시하는 것으로, 멀티주사방식으로서 실용화되고 있다. 이것은, 표시부가 CRT 의 경우에는 비교적 저비용으로 실현할 수 있어 유효한 방법이지만, 순차주사로 표시화소수가 일정한 LCD 나 PDP 등의 평면 디스플레이에서는 적용이 곤란한 문제가 있다.

후자의 방법은, 입력화상신호에 대하여 IP 변환이나 포맷변환의 신호처리를행하고, 표시부의 포맷 신호로 변환하여 화상을 표시한다. 이 때문에, CRT 에 한정하지 않고, LCD 나 PDP 등의 평면 디스플레이에도 유연하게 대응할 수 있으나, 건너뜀주사 ∼ 순차주사변환, 프레임레이트변환, 화면의 크기축소확대변환 등의 신호처리에, 팽대한 용량의 메모리가 필요하게 된다.

따라서, 화상 IP 변환에서는, 휘도신호에 대해서는 서브니퀴스트 표본화의 신호처리로 표본점의 수를 1/2 로 삭감하고, 이 신호계열을 메모리에 기억한다. 그리고, 메모리로부터 판독한 신호계열을 복호처리로 원래의 표본점수의 휘도신호로 재생하여, 이 휘도신호를 근거로 움직여 적응형의 보간처리로 보간주사선의 신호를 생성함으로써 메모리의 용량을 1/2 로 삭감하는 방법이 제안되고 있다.

그러나, 상기의 방법에서는 대용량의 메모리를 필요로 하므로, 장치의 비용이 상승되고, 또 소비전력도 커지는 문제가 있다.

본 발명은, 상기의 문제를 해결하기 위해 이루어진 것으로, 대용량의 메모리를 필요로 하지 않고, 다른 규격의 복수종류의 영상신호를 표시시킬 수 있는 영상표시장치를 제공하는 것이다.

도 1 은 본 발명의 일 실시예인 영상표시장치의 블록도이다.

도 2 는 자동판별회로(1)의 내부구성도이다.

도 3 은 TFT-LCD 드라이버 제어회로(3)의 내부구성도이다.

도 4 는 각 표시형식에 대하는 모든 특성을 나타내는 일람표이다.

도 5 는 1 수평기간에 있어서의 영상신호의 파형도이다.

도 6 은 표시방식을 스위칭하는 동작을 설명하기 위한 플로차트이다.

도 7 은 스위칭회로(31)에 내장된 멀티플렉서(19) 및 게이트회로(20)의 구성도이다.

도 8 은 멀티플렉서 제어신호(SEL1 ∼ SEL3)로 선택되는 표시방식과의 관계를 나타낸 표이다.

*도면의 주요부분의 부호에 대한 간단한 설명*

1 : 자동판별회로(판별수단)

2 : PLL 제어 신호발생회로(PLL 신호제어수단)

3 : TFT-LCD 드라이버 제어회로

4 : PLL 회로

5 : V 카운터

6 : H 카운터

7 : 분주클럭스위칭회로

8 : 소스드라이버

9 : 게이트드라이버

10 : TFT-LCD

11 : 피킹회로

12 : 블랭킹마커 삽입회로

13 : 여백삽입회로

14 : 탤리/인디케이터 삽입회로

15 : 영상데이터 나열전환회로

16 : 카운터

17 : 디코더

18 : 래치

19 : 멀티플렉서

20 : 게이트회로

21 : 영상신호처리회로

22 : A/D 변환회로

23 : NTSC 노말 4:3 LCD 드라이버 제어회로

24 : NTSC 노말 16:9 LCD 드라이버 제어회로

25 : NTSC 확대 4:3 LCD 드라이버 제어회로

26 : NTSC 확대 16:9 LCD 드라이버 제어회로

27 : PAL 4:3 LCD 드라이버 제어회로

28 : PAL 16:9 LCD 드라이버 제어회로

29 : HDTV 1080 LCD 드라이버 제어회로

30 : HDTV 1035 LCD 드라이버 제어회로

31 : 스위칭회로

본 발명의 영상표시장치는, 입력영상신호를, 이 입력영상신호의 형식과 다른 형식의 영상으로서, 복수의 화소가 매트릭스배치된 표시패널에 표시시키는 영상표시장치에 있어서, 입력영상신호를 디지털신호로 변환함과 동시에, 변환된 디지털신호를 처리하는 영상신호처리회로; 이 영상신호처리회로의 클럭신호를 생성하는 PLL회로; 입력영상신호로부터 이 입력영상신호의 형식을 판별하는 판별수단; 표시패널에 표시시키는 영상의 형식을 지정하는 지정수단; 표시패널에 표시시키는 영상의 형식에 대응시켜, 상기 표시패널을 구동하는 게이트드라이버의 제어신호 및 상기 표시패널을 구동하는 소스드라이버의 제어신호를 생성하는 드라이버 제어신호 발생수단; 및 판별수단에 의한 입력영상신호의 형식판별 및 지정수단에 의한 표시형식의 지정에 근거하여, 드라이버 제어신호 발생수단으로부터 출력되는 게이트드라이버의 제어신호 및 소스드라이버의 제어신호를 선택하는 드라이버 제어신호 스위칭수단; 및 판별수단에 의한 입력영상신호의 형식판별 및 지정수단에 의한 표시형식의 지정에 근거하여 PLL 회로의 클럭신호를 제어하는 PLL 신호제어수단을 구비한 것이다.

본 발명의 영상표시장치에 의하면, 입력영상신호의 형식판별 및 표시형식의 지정에 근거하여, 게이트드라이버의 제어신호 및 소스드라이버의 제어신호를 각각 스위칭하여 소스 드라이버 및 게이트드라이버를 제어함과 동시에, 입력영상신호의 형식판별 및 표시형식의 지정에 근거하여 PLL 회로의 클럭신호를 제어하여 영상신호처리회로의 처리를 행하므로, 대용량의 메모리를 사용하지 않고, 입력영상신호를, 입력영상신호와 다른 형식의 영상으로서 표시패널에 표시시킬 수 있다.

입력영상신호의 형식을 입력영상신호의 애스팩트비 및 주사선의 개수로부터 판별하는 것은, 입력영상신호의 동기신호를 이용하여 입력영상신호의 형식을 판별할 수 있어, 판별회로의 회로구성을 간단하게 하는 점에서 바람직하다.

또, 입력영상신호가 NTSC 방식인지, PAL 방식인지, 또는 HDTV 방식인지의 판별은, 1 수직기간중의 주사선의 수만으로 행할 수 있다.

표시패널에 표시시키는 영상의 형식을 애스팩트비 또는 주사선의 개수에 의해 지정하도록 하는 것은, 표시형식이, 입력영상신호의 형식에 대하여, 단순히 애스팩트비만이 다른 경우, 또는 주사선의 개수만이 다른 경우에 유효하다.

영상신호처리회로가 디지털신호의 영상기간과 영상기간이외의 기간에 있어서 서로 다른 주기의 클럭신호에 의해 처리되는 것은, 입력영상신호의 유효표시화소가 표시패널의 화소수보다 적은 경우, 한정된 시간내에 표시패널의 전체 화소를 표시하는 것이 가능해지기 때문에 바람직하다.

표시패널을 구동하는 소스드라이버가 디지털신호의 영상기간과 영상기간이외의 기간에 있어서 서로 다른 주기의 클럭신호에 의해 구동되는 것은, 입력영상신호의 유효표시화소가 표시패널의 화소수보다 적은 경우, 한정된 시간내에 표시패널의 전체 화소를 표시하는 것이 가능해지기 때문에 바람직하다.

(실시예)

도 1 을 참조하여, 본 발명의 일 실시예인 영상표시장치의 구성을 설명한다. 수평동기신호(HD)와 수직동기신호(VD)가, 자동판별회로(1)에 입력되고 있다. 이 자동판별회로(1)는, 영상표시장치에 입력된 영상신호가, NTSC 인지, 또는 PAL 인지를 자동판별하는 회로이다. 자동판별회로(1)가 출력하는 자동판별신호(AD)는, PLL 제어 신호발생회로(2), TFT-LCD 드라이버 제어회로(3) 및 분주클럭스위칭회로(7)에 입력되고 있다. PLL 제어 신호발생회로(2) 및 TFT-LCD 드라이버 제어회로(3)에는, 또한 4:3/16:9 스위칭신호(K1), 노말/확대 스위칭신호(K2), HDTV스위칭신호(K3), 1080/1035 스위칭신호(K4)가 입력되고 있다.

상기 수평동기신호(HD), 수직동기신호(VD) 및 클럭신호(CLK)는, 상기 PLL 제어 신호발생회로(2)에 입력되고, 이 PLL 제어신호발생회로(2)는 제어신호(CNT)를 출력하며, 이 제어신호(CNT)는 PLL 회로(4)에 입력되고 있다. PLL 회로(4)로부터는, 상기 클럭신호(CLK)가 출력되고 있다.

상기 수평동기신호(HD) 및 수직동기신호(VD)는, V 카운터(5)에도 입력되고 있고, 이 V 카운터(5)의 출력은, 상기 TFT-LCD 드라이버 제어회로(3)에 입력되고 있다. 또, 수평동기신호(HD) 및 클럭신호(CLK)는, H 카운터(6)에 입력되고 있고, 이 H 카운터(6)의 출력은, 상기 TFT-LCD 드라이버 제어회로(3)에 입력되고 있다. 또한, 상기 클럭신호(LCK)는, 상기 TFT-LCD 드라이버 제어회로(3)에 직접 입력되고도 있다.

클럭신호(CLK), 상기 각 스위칭신호(K1 ∼ K4) 및 자동판별신호(AD)가, 분주클럭스위칭회로(7)에 입력되고, 이 분주클럭스위칭회로(7)의 출력인 드라이버클럭은, 소스드라이버(8)에 입력되고 있다. 또, 상기 TFT-LCD 드라이버 제어회로(3)의 출력은, 소스드라이버(8) 및 게이트드라이버(9)에 입력되고 있다. 소스드라이버(8) 및 게이트드라이버(9)의 출력은, TFT-LCD(10)에 입력되고 있다.

영상표시장치에 입력된 영상신호는, 영상신호처리회로(21)에 입력된다. 이 영상신호처리회로(21)는, A/D 변환회로(22), 피킹회로(11), 블랭킹마커 삽입회로(12), 여백삽입회로(13), 탤리/인디케이터 삽입회로(14), 영상데이터 나열전환회로(15)를 내장하고 있다. 영상신호처리회로(21)에 입력된 영상신호는, A/D 변환회로(22)에 입력되고, 이 A/D 변환회로(22)의 출력은 피킹회로(11)에 입력되며, 이 피킹회로(11)의 출력은 블랭킹마커 삽입회로(12)입력되고, 이 블랭킹마커 삽입회로(12)의 출력은 여백 삽입회로(13)에 입력되며, 이 여백삽입회로(13)의 출력은 탤리/인디케이터 삽입회로(14)에 입력되고, 이 탤리/인디케이터 삽입회로(14)의 출력은 영상데이터 나열전환회로(15)에 입력되고 있다. 이 영상데이터 나열전환회로(15)의 출력은, 영상신호처리회로(21)의 출력으로 되어 있고, 이 출력은 상기 소스드라이버(8)에 입력되고 있다.

분주클럭스위칭회로(7)의 제 1 출력(CLK1)이, 상기 피킹회로(11)에 입력되고 있다. 또, 분주클럭스위칭회로(7)의 제 2 출력(CLK2)이, 상기 피킹회로(11), 블랭킹마커 삽입회로(12), 여백삽입회로(13), 탤리/인디케이터 삽입회로(14) 및 영상데이터 나열전환회로(15)에 입력되고 있다. 또, 상기 TFT-LCD 드라이버 제어회로(3)의 출력이, 블랭킹마커 삽입회로(12), 여백삽입회로(13), 탤리/인디케이터 삽입회로(14) 및 영상데이터 나열전환회로(15)에 입력되고 있다.

다음으로, 도 2 를 참조하여, 자동판별회로(1)의 내부구성을 설명한다. 자동판별회로(1)는, 카운터(16), 디코더(17) 및 래치(18)를 내장하고 있다. 자동판별회로(1)에 입력된 수평동기신호(HD) 및 수직동기신호(VD)는 카운터(16)에 입력되고, 또 상기 수직동기신호(VD)는 래치(18)에도 입력되고 있다. 카운터(16)의 출력은 디코더(17)에 입력되고, 이 디코더(17)의 출력은 래치(18)에 입력되며, 이 래치(18)는 자동판별신호(AD)를 출력하고 있다. 이 자동판별신호(AD)는, 자동판별회로(1)의 외부로 출력되고, 이 출력은, 상기 PLL 제어신호발생회로(2),TFT-LCD 드라이버 제어회로(3) 및 분주클럭스위칭회로(7)에 입력되고 있다.

다음으로, 도 3 을 참조하여 TFT-LCD 드라이버 제어회로(3)의 내부구성을 설명한다. TFT-LCD 드라이버 제어회로(3)는, NTSC 노말 4:3 LCD 드라이버 제어회로(23), NTSC 노말 16:9 LCD 드라이버 제어회로(24), NTSC 확대 4:3 LCD 드라이버 제어회로(25), NTSC 확대 16:9 LCD 드라이버 제어회로(26), PAL 4:3 LCD 드라이버 제어회로(27), PAL16:9 LCD 드라이버 제어회로(28), HDTV 1080 LCD 드라이버 제어회로(29), HDTV 1035 LCD 드라이버 제어회로(30), 스위칭회로(31)를 내장하고 있다.

상기 V 카운터(5)의 출력(V_C) 및 H 카운터(6)의 출력(H_C)이, 상기 각 LCD 드라이버 제어회로(23 ∼ 30)에 입력되고 있고, 각 LCD 드라이버 제어회로(23 ∼ 30)의 출력은, 상기 스위칭회로(31)에 입력되고 있다. 스위칭회로(31)에는, 상기 4:3/16:9 스위칭신호(K1), 노말/확대 스위칭신호(K2), HDTV 스위칭신호(K3), 1080/1035 스위칭신호(K4), 자동판별신호(AD)도 입력되고 있다. 스위칭회로(31)로부터는, 소스드라이버 제어신호, 게이트드라이버 제어신호가 출력되고, 이들의 출력은, 각각 상기 소스드라이버(8), 게이트드라이버(9)에 입력되고 있다.

다음으로, 도 1 을 참조하여, 본 실시예의 동작을 설명한다. 자동판별회로(1)는, 1 V기간, 즉 수직동기신호(VD)의 상승부터 다음의 하강까지의 기간에, 수평동기신호(HD)가 몇회 하강하는지를 카운트하여, 영상표시장치에 입력된 신호가 NTSC 인지 PAL 인지를 판단한다.

도 2 를 참조하여, 상기 자동판별회로(1)내부의 상세한 동작을 설명한다. 수직동기신호(VD)의 하강이 카운터(16)에 입력되면, 이 카운터(16)는 리세트되고, 이 리세트후, 동일하게 이 카운터(16)에 입력되는 HD 신호의, 하강회수의 카운트를 개시한다. 카운트수는, 디코더(17)에 보내지고, 여기에서 디코드된다. 디코더(17)는, 예를 들면, 카운터(16)에 의한 카운트수가 1 로 되면 로우레벨을 출력하고, 카운트수가 310 으로 되면 하이레벨을 출력한다. 이 출력은, 래치(18)에 입력되고, 이 래치(18)는, 디코더(17)의 출력을, 수직동시신호(VD)의 하강으로 래치한다.

영상표시장치에 입력되는 신호가 NTSC 의 경우에는, 이 NTSC 는 인터레이스신호이고, 1 V기간에 있어서의 수평동기신호(HD)의 하강회수는, 영상기간의 주사선개수 485개에 블랭킹기간의 주사선개수 40개를 더한 525개의 약 절반의 272회이므로, 상기 디코더(17)의 출력은, 1 V기간종료시점(수직동기신호(VD)의 상승시점)에서 로우레벨로 된다. 이 로우레벨이, 래치(18)에 의해, 수직동기신호(VD)다음의 하강으로 래치되므로, 이 래치(18)의 출력인 자동판별신호(AD)는 로우레벨로 된다.

또, 영상표시장치에 입력되는 신호가 PAL 인 경우에는, 1 V기간에 있어서의 수평동기신호(HD)의 하강회수는, 영상기간의 주사선개수 575개에 블랭킹기간의 주사선을 더한 합계의 주사선개수의 약절반의 320회이므로, 디코더(17)의 출력은, 1 V기간종료시점(수직동기신호(VD)의 상승시점)에서 하이레벨로 된다. 이 하이레벨이, 래치(18)에 의해, 수직동기신호(VD)다음의 하강으로 래치되므로, 이래치(18)의 출력인 자동판별신호(AD)는 하이레벨로 된다.

다음으로, 도 1 로 되돌아가, PLL 제어 신호발생회로(2) 및 PLL 회로(4)의 동작을 설명한다. PLL 제어 신호발생회로(2)에 의해, 1 H기간(1 수평기간)에 몇클럭의 카운트를 행하는지가 검출되고, 이 검출에 근거하여, PLL 회로(4)가 출력하는 클럭신호(CLK)의 주파수가 결정된다.

TFT-LCD(10)는, 횡방향으로 960화소, 종방향으로 540화소를 갖는다. 이 화면에, 화소수 또는 애스팩트비가 다른 영상을 표시시키면, 영상이 표시되지않는 여백 영역이 발생한다.

영상표시장치에 입력되는 영상신호의 종류에는, NTSC, PAL, HDTV 가 있다. 또한, HDTV 에는, 주사선개수가 1080개인 것과 1035개인 것이 있다.

또, TFT-LCD(10)에 영상을 표시시킬 때의 선택적 사항로서, NTSC 가 입력된 경우에는, 입력된 영상을 그대로 표시시키는 방법, 즉, 노말표시와, 확대하여 표시시키는 방법, 즉 확대표시가 있다. 또, NTSC 또는 PAL 이 입력된 경우에는, 애스팩트비를 4:3 의 상태로 표시시키는지, 또는 16:9 로 표시시키는지가 선택된다.

도 4 에, 상기의 입력신호의 종류와 표시방법과의 조합, 즉 NTSC 노말 4:3, NTSC 노말 16:9, NTSC 확대 4:3, NTSC 확대 16:9, PAL 4:3, PAL 16:9, HDTV 1080, HDTV 1035 에 대한 화소수, 주사선개수, 주사선변경방법, 클럭 주파수, 클럭 분주수의 일람표를 나타낸다.

NTSC 노말 4:3 표시에서의 여백영역의 표시방법에 대하여 설명한다. 도 5 에 NTSC 의 수평동기신호(HD)와 영상신호(VS)와의 관계를 나타낸다. NTSC 의수직방향의 유효주사선수는 485개이고, 애스팩트비 4:3 으로부터 환산하면 수평방향의 유효화소수는, 485 X 4 / 3 = 647화소이다. 따라서, 도 5 에 있어서의 영상기간 52.656㎲ 에, 647화소분의 데이터를 샘플링하는데 필요한 클럭주기는, 1 화소를 1 클럭으로 샘플링하는 것으로 가정한 경우, 52.656㎲ / 647화소 = 81.38㎱ 이다.

따라서, 영상을 표시하지 않은 여백영역의 화소수는, 960 - 647 = 313화소이다. 이 화소를, 상기의 클럭주기 81.38㎱ 를 갖는 클럭으로 샘플링하면, 81.38㎱ X 313화소 = 25.47㎲ 의 시간이 필요하게 된다. 그러나, 1 수평기간 63.556㎲ 로부터 영상기간 52.656㎲ 를 제외한 나머지의 기간인 수평 블랭킹 기간은 10.9㎲ 이고, 이 수평블랭킹 기간에 모든 여백영역을 샘플링할 수는 없다.

여백영역 313화소를 수평블랭킹기간 10.9㎲ 의 사이에 표시시키기 위해서는, 여백영역에 있어서의 클럭의 주기를 10.9㎲ / 313화소 = 34.8㎱ 보다 짧게 하면 된다. 여백영역에 있어서의 샘플링클럭의 주파수를, 영상기간의 샘플링클럭의 3 배로 설정하면, 이 클럭의 주기는, 81.38㎱ / 3 = 27.13㎱ 로 되어, 상기 34.8㎱ 보다 짧아진다. 즉, 여백영역의 샘플링에 필요한 시간은, 27.13㎱ X 313화소 = 8.49㎲ 이고, 이것은, 상기 수평블랭킹기간 10.9㎲ 내에 들어간다.

따라서, NTSC 노말 4:3 표시의 경우에는, 클럭신호(CLK)의 주기를 27.13㎱ 에 설정하여, 여백영역의 샘플링, 즉 수평블랭킹기간에는, 이 클럭신호(CLK)를 그대로 사용하고, 영상기간에는, 상기 클럭신호(CLK)를, 분주클럭스위칭회로(7)로 3 분주하여, 주기가 81.38㎱ 인 분주클럭을 사용한다. 1 수평기간의 클럭수는,63.556㎲ / 27.13㎱ = 2343 클럭으로 된다. 클럭신호(CLK)주기의 설정은, 상기 PLL 제어 신호발생회로(2)에 의해 행해진다.

다음으로, NTSC 노말 16:9 표시에서의 여백영역의 표시방법에 대하여 설명한다. NTSC 이기 때문에, 상기 4:3 표시의 경우와 동일하게, 수직방향의 유효주사선수는 485개이다. 애스팩트비 16:9 로부터 환산하면, 수평방향의 유효화소수는, 485 X 16 / 9 = 862화소이다. 1 화소를 1 클럭으로 샘플링하는 것으로 가정하면, 샘플링클럭의 주기는, 52.656㎲ / 862화소 = 61.09㎱ 이다.

이 클럭을 그대로 사용하여, 여백영역에 있어서의 샘플링도 행하는 것으로 하면, 이 샘플링에 필요한 시간은, 여백영역의 화소가 960 - 862 = 98화소이므로, 61.09㎱ X 98화소 = 5.99㎲ 로 되어, 수평블랭킹기간 10.9㎲ 내에 여백영역의 전체 화소를 샘플링하는 것이 가능하다. 따라서, NTSC 노말 16:9 표시인 경우에는, 영상기간과 수평블랭킹 기간으로 공통의 클럭을 사용하는 것이 가능하다.

단, 상기 NTSC 노말 4:3 표시인 경우의 클럭주파수는, 1 / 27.13㎱ = 36.86㎒ 이다. 이에 대하여. 16:9 표시의 클럭주파수를, 1 / 61.09㎱ = 16.37㎒ 로 하면, 이 주파수는, 4:3 표시의 주파수의 1/2 이하로 된다. 주파수의 변경은 PLL 회로(4)에 의해 행해지지만, 일반적으로, PLL 회로(4)로부터 출력되는 클럭신호(CLK)의 주파수 가변범위를 넓게 하면, PLL 회로(4)의 안정성이 나빠진다. 따라서, NTSC 노말 16:9 표시인 경우의 클럭신호(CLK)의 주파수는, 16.37㎒ 의 2배인 32.74㎒ 에 설정하고, 1 화소를 2 클럭으로 샘플링하는 것으로 한다.

다음으로, HDTV 1080 표시인 경우에 대하여 설명한다. 이 경우, 수직방향의 유효주사선수는 1080개이고, TFT-LCD(10)의 화면 세로방향의 화소수 540 을 초과하고 있으므로, 홀수필드와 짝수필드를 중복기입하여, 주사선을 540개로 줄여 표시한다. 애스팩트비는 16:9 이므로, 수평방향의 유효화소수는, 540 X 16 / 9 = 960화소로 되고, 1 화소를 1 클럭으로 샘플링하는 것으로 가정한 경우의 샘플링클럭의 주기는, HDTV 의 규격에 의하면, 1 수평기간내의 영상기간이 25.86㎲ 이므로, 25.86㎲ / 960화소 = 26.94㎱, 즉 샘플링클럭의 주파수는 1 / 26.94㎱ = 37.125㎒ 로 된다. 이 주파수는, 상기 NTSC 노말 4:3 표시의 경우와 대략 동일하고, 또한, 여백을 표시할 필요가 없으므로, 분주하지 않고 37.125㎒ 의 클럭을 사용한다.

동일한 사고방식으로, 그 외의 표시, 즉 NTSC 확대 4:3, NTSC 확대 16:9, PAL 4:3, PAL 16:9, HDTV 1035 의 샘플링클럭의 주파수도 결정된다. 각 표시에 있어서의 샘플링클럭의 주파수는 도 5 에 표시되어 있다.

다음으로, TFT-LCD 드라이버 제어회로(3), V 카운터(5), H 카운터(6) 및 분주클럭스위칭회로(7)의 동작을 설명한다. V 카운터(5)는, 1 V 주기의 HD 의 펄스수를 카운트하고, H 카운터(6)는, 1 H기간의 CLK 의 상승의 수의 펄스수를 카운트한다. V 카운터(5) 및 H 카운터(6)는, 이들의 카운터에서의 카운트수에 근거하여 TFT-LCD 드라이버 제어회로(3)를 제어한다.

다음으로, 도 3 을 참조하여, TFT-LCD 드라이버 제어회로(3)내부의 동작을 설명한다. 상기 V 카운터(5)의 출력(V_C) 및 H 카운터(6)의 출력(H_C)이, 각 LCD 드라이버 제어회로(23 ∼ 30)에 입력된다. 각 LCD 드라이버 제어회로(23∼ 30)는, 각 표시형식에 따른 드라이버 제어신호를 출력한다. 이들의 드라이버 제어신호는, 전부, 스위칭회로(31)에 입력된다. 스위칭회로(31)에서는, 입력된 드라이버 제어신호 중에서, 원하는 드라이버 제어신호만이 선택되어 출력된다.

드라이버 제어신호의 선택은, 스위칭회로(31)에 입력되는 4:3/16:9 스위칭신호(K1), 노말/확대 스위칭신호(K2), HDTV 스위칭신호(K3), 1080/1035 스위칭신호(K4), 자동판별신호(AD)에 근거하여 행해진다. 스위칭회로(31)로부터의 출력은, 소스드라이버 제어신호와 게이트드라이버 제어신호로 분할되어 출력되고, 이들의 출력은, 각각 소스드라이버(8)와 게이트드라이버(9)에 입력된다.

TFT-LCD 드라이버 제어회로(3)는, 예를 들면, 수평방향의 표시개시위치를 결정하기 위해, 소스드라이버(8)에 스타트 펄스를 보낸다. 소스드라이버(8)는, 1 수평기간 중의 스타트 펄스가 입력된 시점으로부터 여백영역의 묘화를 개시한다.

스타트 펄스 출력타이밍의 스위칭방법에 대하여 설명한다. TFT-LCD 드라이버 제어회로(3)가 내장하는 각 LCD 드라이버 제어회로(23 ∼ 30)는, 모든 표시방식에 대응한 스타트 펄스를 작성한다. 이들의 스타트 펄스 중으로부터, 표시하는 형식에 맞는 스타트 펄스가, 도 7 에 나타난, 스위칭회로(31)가 내장하는 멀티 플랙서(19)에 의해 선택된다. 선택된 스타트 펄스는, 소스드라이버 제어신호로서, 소스드라이버(8)에 보내진다.

멀티 플렉서(19)로, 도 6 의 플로차트에 나타낸 스위칭동작이 가능한 바와 같이, 도 7 에 나타낸, 역시 스위칭회로(31)에 내장된 게이트회로(20)에 의해, 이회로에 입력되는 스위칭신호(K1 ∼ K4) 및 자동판별신호(AD)를, 멀티플렉서 제어신호(SEL1 ∼ SEL3)로 변환하고, 이들의 신호를 상기 멀티플랙서(19)로 보낸다. 멀티 플렉서(19)는, 보내진 SEL1 ∼ SEL3에 근거하여, 복수 종류 입력되어 있는 스타트 펄스 중으로부터, 하나의 스타트 펄스를 선택한다. 멀티 플렉서 제어신호(SEL1 ∼ SEL3)와, 선택되는 스타트 펄스와의 관계를 도 8 에 나타낸다.

이상과 같은 스위칭을, 소스드라이버(8) 및 게이트드라이버(9)의, 모든 제어신호에 적용하여, 표시를 스위칭한다.

또한, 각 스위칭신호(K1 ∼ K4)는, PLL 제어 신호발생회로(4)에도 입력되고, 이 PLL 제어 신호발생회로(4)가 출력하는 PLL 제어신호(CNT)가 스위칭되고, 이 스위칭에 의해, PLL 회로(4)가 출력하는 클럭신호(CLK)의 주파수가 스위칭된다.

다음으로, 도 6 에 나타낸 플로차트를 참조하여, 표시방식을 스위칭하는 동작을 설명한다. 또한, 이하의 문중에서의 S1 등은, 플로차트중의 스텝을 나타내고 있다.

먼저, 자동판별회로(1)가 출력하는 자동판별신호(AD)의 레벨이 조사되고, 이 자동판별신호(AD)가 하이레벨이면, 영상표시장치에 입력되고 있는 영상신호의 형식은 PAL 또는 HDTV 이므로, S2 로 진행한다. 자동판별신호가 로우레벨이면, 영상신호의 형식은 NTSC 또는 HDTV 이므로, S5 로 진행한다.

S2 에서는, HDTV 스위칭신호(K3)의 레벨이 조사되고, 이 HDTV 스위칭신호(K3)가 하이레벨이면, 영상신호의 형식은 HDTV 이므로, S3 으로 진행한다. HDTV 스위칭신호(K3)가 로우레벨이면, 영상신호의 형식은 PAL 이므로 S4로 진행한다.

S3 에서는, 1080/1035 스위칭신호(K4)가 조사되고, 이 1080/1035 스위칭신호 (K4)가 하이레벨이면, 영상신호의 형식은 HDTV 1035 인 것이 판명되므로, 이 표시방식으로 스위칭된다. 1080/1035 스위칭신호(K4)가 로우레벨이면, 영상신호의 형식은 HDTV 1080 인 것이 판명되므로, 이 표시방식으로 스위칭된다.

S4 에서는, 4:3/16:9 스위칭신호(K1)가 조사되고, 이 4:3/16:9 스위칭신호(K1)가 하이레벨이면, 영상신호의 형식은 PAL 로, 이 신호를 애스팩트비 16:9 로 표시시키는 것이 판명되므로, 이 표시방식으로 스위칭된다. 4:3/16:9 스위칭신호(K1)가 로우레벨이면, 영상신호의 형식은 PAL 로, 이 신호를 애스팩트비 4:3 으로 표시시키는 것이 판명되므로, 이 표시방식으로 스위칭된다.

S5 에서는, HDTV 스위칭신호(K3)가 조사되고, 이 HDTV 스위칭신호(K3)가 하이레벨이면, 영상신호의 형식은 HDTV 이므로, S6 으로 진행한다. HDTV 스위칭신호(K3)가 로우레벨이면, 영상신호의 형식은 NTSC 이므로, S7 로 진행한다.

S6 에서는, 1080/1035 스위칭신호(K4)가 조사되어, 이 1080/1035 스위칭신호(K4)가 하이레벨이면, 영상신호의 형식은 HDTV 1035 인 것이 판명되므로, 이 표시방식으로 스위칭된다. 1080/1035 스위칭신호(K4)가 로우레벨이면, 영상신호의 형식은 HDTV 1080인 것이 판면되므로, 이 표시방식으로 스위칭된다.

S7 에서는, 4:3/16:9 스위칭신호(K1)가 조사되어, 이 4:3/16:9 스위칭신호(K1)가 하이레벨이면, 영상신호의 형식은 NTSC 로, 이 신호를 애스팩트비 16:9 로 표시시키는 것이 판명되므로 S8 로 진행한다. 4:3/16:9 스위칭신호(K1)가 로우레벨이면, 영상신호의 형식은 NTSC 로, 이 신호를 애스팩트비 4:3 으로 표시시키는 것이 판명되므로 S9 로 진행한다.

S8 에서는, 노말/확대 스위칭신호(K2)가 조사되고, 이 노말/확대 스위칭신호(K2)가 하이레벨이면, 영상의 확대표시를 행하므로, NTSC 16:9 의 확대표시로 되어, 이 표시방식으로 스위칭된다. 노말/확대 스위칭신호(K2)가 로우레벨이면, 영상은 확대되지 않고, 노말표시가 행해지므로, NTSC 16:9 의 노말표시로 되어, 이 표시방식으로 스위칭된다.

S9 에서는, 노말/확대 스위칭신호(K2)가 조사되고, 이 노말/확대 스위칭신호(K2)가 하이레벨이면, 영상의 확대표시를 행하므로, NTSC 4:3 의 확대표시로 되어, 이 표시방식으로 스위칭된다. 노말/확대 스위칭신호(K2)가 로우레벨이면, 영상은 확대되지 않고, 노말표시가 행해지므로, NTSC 4:3 의 노말표시로 되어, 이 표시방식으로 스위칭된다.

본 발명에 의하면, 대용량의 메모리를 사용하지 않고, 영상표시장치에 각종형식의 영상을 표시시킬 수 있으므로, 장치의 비용을 저감시키고, 또 소비전력을 저감시킬 수 있다.

Claims

입력영상신호를, 상기 입력영상신호의 형식과 다른 형식의 영상으로서, 복수의 화소가 매트릭스배치된 표시패널에 표시시키는 영상표시장치에 있어서,

상기 입력영상신호를 디지털신호로 변환함과 동시에, 변환된 디지털신호를 처리하는 영상신호처리회로;

상기 영상신호처리회로의 클럭신호를 생성하는 PLL 회로;

상기 입력영상신호로부터, 입력영상신호의 형식을 판별하는 판별수단;

상기 표시패널에 표시시키는 영상의 형식을 지정하는 지정수단;

상기 표시패널에 표시시키는 영상의 형식에 대응시켜, 상기 표시패널을 구동하는 게이트드라이버의 제어신호 및 상기 표시패널을 구동하는 소스드라이버의 제어신호를 생성하는 드라이버 제어신호 발생수단;

상기 판별수단에 의한 입력영상신호의 형식판별 및 상기 지정수단에 의한 표시형식의 지정에 근거하여, 상기 드라이버 제어신호 발생수단으로부터 출력되는 게이트드라이버의 제어신호 및 소스드라이버의 제어신호를 선택하는 드라이버 제어신호 스위칭수단; 및

상기 판별수단에 의한 입력영상신호의 형식판별 및 상기 지정수단에 의한 표시형식의 지정에 근거하여 상기 PLL 회로의 클럭신호를 제어하는 PLL 신호제어수단을 구비한 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,

상기 판별수단이, 입력영상신호의 애스팩트비 및 주사선의 개수로부터 입력영상신호의 형식을 판별하는 것을 특징으로 하는 영상표시장치.
제 2 항에 있어서,

상기 판별수단은, 입력되는 영상신호가 NTSC 방식인지, PAL 방식인지, 또는 HDTV 방식인지를 판별하는 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,

상기 지정수단이, 표시패널에 표시시키는 영상의 형식을 애스팩트비 또는 주사선의 개수에 의해 지정하는 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,

상기 영상신호처리회로가, 상기 디지털신호의 영상기간과 이 영상기간이외의 기간에 있어서, 서로 다른 주기의 클럭신호에 의해 처리되는 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,

상기 표시패널을 구동하는 소스드라이버가, 상기 디지털신호의 영상기간과 이 영상기간이외의 기간에 있어서, 서로 다른 주기의 클럭신호에 의해 구동되는 것을 특징으로 하는 영상표시장치.