KR100327480B1 - Fram - Google Patents

Fram Download PDF

Info

Publication number
KR100327480B1
KR100327480B1 KR1019950033975A KR19950033975A KR100327480B1 KR 100327480 B1 KR100327480 B1 KR 100327480B1 KR 1019950033975 A KR1019950033975 A KR 1019950033975A KR 19950033975 A KR19950033975 A KR 19950033975A KR 100327480 B1 KR100327480 B1 KR 100327480B1
Authority
KR
South Korea
Prior art keywords
mosfet
data
drain
data storage
memory cell
Prior art date
Application number
KR1019950033975A
Other languages
Korean (ko)
Other versions
KR970018544A (en
Inventor
유인경
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019950033975A priority Critical patent/KR100327480B1/en
Publication of KR970018544A publication Critical patent/KR970018544A/en
Application granted granted Critical
Publication of KR100327480B1 publication Critical patent/KR100327480B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A ferroelectric random access memory(FRAM) is provided to increase integration by making a corresponding memory cell share each bitline and wordline and unifying the bitline and wordline corresponding to each cell. CONSTITUTION: A data storage metal field semiconductor field effect transistor(MOSFET)(Fnm) has a ferroelectric capacitor(Cf) between a gate and a channel region. The source or drain of a discharge MOSFET(Snm) is connected to the lower electrode of the capacitor. The source or drain of a data reading MOSFET(Tnm) is connected to the drain or source of the data storage MOSFET. Each memory cell of the FRAM includes the data storage MOSFET, the discharge MOSFET and the data reading MOSFET. The wordlines or bitlines of the discharge MOSFET and the data reading MOSFET is unified.

Description

강유전체 램{FRAM}Ferroelectric RAM {FRAM}

본 발명은 강유전체 램(强誘電體 램, FRAM, Ferroelectric Random Access Memory)에 관한 것으로서, 특히 비파괴적으로 데이터(data)의 판독(Read) 및 기록(Write)이 가능한 비파괴-강유전체 램(NDFRAM, Non-Destructive FRAM)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to ferroelectric random access memory (FRAM), and in particular, to non-destructive non-destructive ferroelectric RAM (NDFRAM) that can read and write data. Destructive FRAM).

강유전체란, 자발 분극(自發 分極)이 없는 상유전체(常誘電體)에 반대되는 성질의 물질로서, 자발 분극을 지니고 그 분극 방향이 전계로 인하여 반전하는 물질을 말한다. 최근 개발이 진행되고 있는 강유전체 램(FRAM)의 특징은, 기억 셀(Memory cell)의 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 게이트(Gate)와 채널 영역(Channel region) 사이에 강유전체 캐페시터(Ferroelectric capacitor)가 있다는 점이다. 특히 이와 같은 강유전체 캐페시터를 파괴하지 않고 데이터(data)를 판독(Read) 및 기록(Write)할 수 있는 비파괴-강유전체 램(NDFRAM)이 개발되고 있다.A ferroelectric is a substance having a property opposite to an ordinary dielectric without spontaneous polarization, and refers to a substance having spontaneous polarization and inverting its polarization direction due to an electric field. Ferroelectric RAM (FRAM), which is being developed recently, is characterized by a ferroelectric capacitor between a gate and a channel region of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) for data storage of a memory cell. (Ferroelectric capacitor) is present. In particular, non-destructive-ferroelectric RAMs (NDFRAMs) capable of reading and writing data without destroying such ferroelectric capacitors have been developed.

제1도는 종래의 비파괴-강유전체 램(NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다. 제1도에 도시된 바와 같이 종래의 비파괴-강유전체 램(NDFRAM)의셀은, 데이터 저장용 MOSFET(Fnm) 및 방전용 MOSFET(Snm)으로 이루어져 있다. 상기한 바와 같이 데이터 저장용 MOSFET(Fnm)의 게이트와 채널 영역 사이에는 강유전체 캐페시터(Ferroelectric capacitor, Cf)가 있다. 제1도에서 부호 Wm은 n행(row) m열(column) 데이터 저장용 MOSFET(Fnm)의 워드 라인(Word line), Wsm은 n행 m열 방전용 MOSFET(Snm)의 워드 라인, Bsn은 n행 m열 방전용 MOSFET(Snm)의 비트 라인(Bit line), Bn은 n행 m열 데이터 저장용 MOSFET(Fnm)의 비트 라인, 그리고 S는 데이터 감지 라인(Data Sensing line)을 나타내고 있다.1 is a circuit diagram showing a memory cell of a conventional non-destructive-ferroelectric RAM (NDFRAM). As shown in FIG. 1, a conventional non-destructive ferroelectric RAM (NDFRAM) cell is composed of a data storage MOSFET (Fnm) and a discharge MOSFET (Snm). As described above, there is a ferroelectric capacitor (Cf) between the gate and the channel region of the data storage MOSFET (Fnm). In FIG. 1, symbol Wm denotes a word line of an n-row m-column data storage MOSFET (Fnm), Wsm denotes an n-row m-column discharge MOSFET (Snm), and Bsn denotes a A bit line of the n-row m-column MOSFET (Snm), Bn represents a bit line of the n-row m-column data storage MOSFET (Fnm), and S represents a data sensing line.

제1도를 중심으로 종래의 비파괴 기록/판독(NDWR, Non-Destructive Write and Read) 방법을 살펴보기로 한다.With reference to FIG. 1, a conventional non-destructive write and read (NDWR) method will be described.

먼저 n행 m열에 위치한 기억 셀(Memory cell)의 데이터 저장용 MOSFET(Fnm)에 데이터 '1'을 기록하려면, n행 m열 방전용 MOSFET(Snm)의 비트 라인(Bsn) 및 n행 m열 데이터 저장용 MOSFET(Fnm)의 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하고 방전용 MOSFET(Snm)을 온(On)시키면 된다. 즉, 방전용 MOSFET(Snm)이 온(On)되어도 n행 m열 방전용 MOSFET(Snm)의 비트 라인(Bsn)이 '하이(High)' 상태이므로 상기 비트 라인(Bsn)측으로 전류가 흐르지 않고 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전(charging)될 수 있다. 여기서 방전용 MOSFET을 오프(Off)시켜도 데이터 '1'의 기록이 가능하지만, 이러한 경우 특정 셀을 방전용 MOSFET의 비트 라인으로써 선택할 수 없게 된다.First, to write the data '1' into the data storage MOSFET (Fnm) of the memory cell located in the n-row m-column, the bit lines (Bsn) and n-row m-column of the n-row m-discharge MOSFET (Snm) A predetermined 'high' signal may be applied to the word line Wm of the data storage MOSFET Fnm, and the discharge MOSFET Snm may be turned on. That is, even when the discharging MOSFET Snm is turned on, no current flows to the bit line Bsn because the bit line Bsn of the n-row m-column discharge MOSFET Snm is in a high state. The ferroelectric capacitor Cf of the data storage MOSFET Fnm may be charged. Although the data '1' can be written even if the discharge MOSFET is turned off, in this case, a specific cell cannot be selected as the bit line of the discharge MOSFET.

방전용 MOSFET(Snm)이 n 채널 MOSFET(n-channel MOSFET)이면, 방전용 MOSFET(Snm)의 워드 라인(Wsm)에 소정의 '하이(High)' 신호를 인가함으로써 방전용MOSFET(Snm)을 온(On)시킬 수 있다. 만약 방전용 MOSFET(Snm)이 P 채널 MOSFET(p-channel MOSFET)이면, 방전용 MOSFET(Snm)의 워드 라인(Wsm)에 소정의 '로우(Low)' 신호를 인가함으로써 방전용 MOSFET(Snm)을 온(On)시킬 수 있다. 이와 같이 n행 m열 방전용 MOSFET(Snm)의 비트 라인(Bsn) 및 n행 m열 데이터 저장용 MOSFET(Fnm)의 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하고 방전용 MOSFET(Snm)을 온(On)시키면, 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전(charging)됨으로써 데이터 '1'이 기록될 수 있다.If the discharge MOSFET (Snm) is an n-channel MOSFET, the discharge MOSFET (Snm) is applied by applying a predetermined 'high' signal to the word line Wsm of the discharge MOSFET (Snm). It can be turned on. If the discharge MOSFET (Snm) is a P-channel MOSFET (p-channel MOSFET), the discharge MOSFET (Snm) is applied by applying a predetermined 'low' signal to the word line Wsm of the discharge MOSFET (Snm). Can be turned on. In this manner, a predetermined 'high' signal is applied to the bit line Bsn of the n-row m-row discharge MOSFET (Snm) and the word line Wm of the n-row m-column data storage MOSFET (Fnm). When the dedicated MOSFET Snm is turned on, the data '1' may be written by charging the ferroelectric capacitor Cf of the data storage MOSFET Fnm.

다음에 데이터 저장용 MOSFET(Fnm)에 데이터 '0'을 기록하려면, n행 m열 방전용 MOSFET(Snm)의 비트 라인(Bsn)에 소정의 '로우(Low)' 신호를 인가하고, 방전용 MOSFET(Snm)을 온(On)시킨 상태에서 n행 m열 데이터 저장용 MOSFET(Fnm)의 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다. 이에 따라 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 방전용 MOSFET(Snm)의 비트 라인(Bsn)을 통하여 방전(discharging)됨으로써, 데이터 '0'이 기록될 수 있다.Next, in order to write data "0" into the data storage MOSFET (Fnm), a predetermined "low" signal is applied to the bit line Bsn of the n-row m-column discharge MOSFET (Snm), and the discharge is performed. A predetermined 'high' signal may be applied to the word line Wm of the n-row m-column data storage MOSFET (Fnm) while the MOSFET (Snm) is turned on. Accordingly, since the ferroelectric capacitor Cf of the data storage MOSFET Fnm is discharged through the bit line Bsn of the discharge MOSFET Snm, data '0' may be recorded.

다음에 데이터 저장용 MOSFET(Fnm)에 기록된 데이터를 판독(Read)하려면, 방전용 MOSFET(Snm)을 오프(Off)시킨 상태에서, 데이터 저장용 MOSFET(Fnm)의 비트 라인(Bn)에 소정의 전압을 인가하면 된다. 예를 들어, 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전된 경우, 소오스(Source)와 드레인(Drain) 사이에 채널(channel)이 형성되고, 데이터 저장용 MOSFET(Fnm)의 비트 라인(Bn)으로부터 데이터 감지 라인(S)측으로 전류가 흐름에 따라 데이터 '1'을 판독할 수 있다.Next, in order to read the data recorded in the data storage MOSFET (Fnm), it is prescribed to the bit line Bn of the data storage MOSFET (Fnm) with the discharge MOSFET (Snm) turned off. It is sufficient to apply a voltage of. For example, when the ferroelectric capacitor Cf of the data storage MOSFET Fnm is charged, a channel is formed between the source and the drain, and a bit of the data storage MOSFET Fnm is formed. As the current flows from the line Bn to the data sensing line S, data '1' can be read.

이와 반대로 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전되지 않은 경우, 소오스(Sourse)와 드레인(Drain) 사이에 채널(channel)이 형성되지 못하고, 데이터 저장용 MOSFET(Fnm)의 비트 라인(Bn)으로부터 데이터 감지 라인(S)측으로 전류가 흐르지 않음에 따라 데이터 '0'을 판독할 수 있다.In contrast, when the ferroelectric capacitor Cf of the data storage MOSFET Fnm is not charged, a channel is not formed between the source and the drain, and the bit of the data storage MOSFET Fnm is not formed. As no current flows from the line Bn to the data sensing line S, data '0' can be read.

상기와 같은 종래의 비파괴-강유전체 램(NDFRAM)의 경우, 각 기억 셀(Memory cell)마다 데이터 저장용 MOSFET(Fnm)의 비트 라인(Bn)이 별도로 인출되어야 한다. 만일 데이터 저장용 MOSFET(Fnm)의 비트 라인(Bn)을 동일한 행(row)의 기억 셀(Memory cell)과 공유한다면, 데이터 판독(Read)시 특정 셀을 선택할 수 없기 때문이다. 이에 따라 인출되는 각 비트 라인이 차지하는 공간이 커지게 되어 제품의 집적화에 지장을 초래하게 된다.In the conventional non-destructive-ferroelectric RAM (NDFRAM) as described above, the bit line Bn of the MOSFET for data storage (Fnm) must be separately drawn out for each memory cell. If the bit line Bn of the data storage MOSFET Fnm is shared with a memory cell of the same row, it is because a specific cell cannot be selected during data read. As a result, the space occupied by each bit line drawn out becomes large, which causes a problem in integration of the product.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 각 비트 라인 및 워드 라인을 해당 기억 셀(Memory cell)들이 공유할 수 있을 뿐만 아니라, 각 기억 셀 당 해당되는 비트 라인 또는 워드라인을 단일화 할 수 있는 강유전체 램(FRAM)을 제공하는 것에 그 목적이 있다.The present invention was devised to solve the above problems, and the memory cells can share each bit line and word line, as well as unify the corresponding bit line or word line for each memory cell. An object of the present invention is to provide a ferroelectric RAM (FRAM).

상기 목적을 달성하기 위하여 본 발명에 의한 강유전체 램(FRAM)은, 각 기억 셀(Memory cell)이,In order to achieve the above object, a ferroelectric RAM (FRAM) according to the present invention is characterized in that each memory cell,

게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor);A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions;

그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And

그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET:을 갖춘 강유전체 램(FRAM)에 있어서,In a ferroelectric RAM (FRAM) having a data read MOSFET: connected to a drain or source of the data storage MOSFET, the source or drain thereof,

상기 방전용 MOSFET 및 데이터 판독용 MOSFET의 워드 라인(Word line) 또는 비트 라인(Bit line)이 서로 결합되어 한 라인으로 형성된 것을 그 특징으로 한다.A word line or a bit line of the discharge MOSFET and the data read MOSFET may be coupled to each other to form a single line.

이하 첨부된 도면들을 참조하면서 본 발명에 따른 바람직한 실시예를 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

제2도는 본 발명에 따른 공통 워드 라인형 비파괴-강유전체 램(Common Word line type NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다. 제2도에 도시된 바와 같이 본 발명에 따른 공통 워드 라인형 비파괴-강유전체 램(NDFRAM)의 셀은, 데이터 저장용 MOSFET(Fnm), 방전용 MOSFET(Snm), 및 드레인(Drain) 또는 소오스 (Source)가 상기 데이터 저장용 MOSFET(Fnm)의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET(Tnm)으로 이루어져 있다. 상기한 바와 같이 데이터 저장용 MOSFET(Fnm)의 게이트와 채널 영역 사이에는 강유전체 캐페시터(Ferroelectric capacitor, Cf)가 있다. 제2도에서 부호 Wm은 m열 데이터 저장용 워드 라인(Word line), Wcm은 m열 공통 워드 라인(Common Word line), Bsn은 n행 방전용 비트 라인(Bit line), Btn은 n행 데이터 판독용 비트 라인, 그리고 S는 데이터 감지 라인(Data Sensing line)을 나타내고 있다. 즉, 본 발명에 따른 공통 워드 라인형 비파괴-강유전체 램은, 각 기억 셀(Memory cell)의 방전용 워드 라인과 데이터 판독용 워드 라인이 서로 연결되어 공통 워드 라인(Common Word line)을 형성한 점에 그 특징이 있다.2 is a circuit diagram showing a memory cell of a common word line type non-destructive-ferroelectric RAM according to the present invention. As shown in FIG. 2, a cell of a common word line non-destructive-ferroelectric RAM (NDFRAM) according to the present invention includes a data storage MOSFET (Fnm), a discharge MOSFET (Snm), and a drain or source ( Source) consists of a data reading MOSFET (Tnm) connected to the drain or source of the data storage MOSFET (Fnm). As described above, there is a ferroelectric capacitor (Cf) between the gate and the channel region of the data storage MOSFET (Fnm). In FIG. 2, the symbol Wm is a m line data storage word line, Wcm is a m column common word line, Bsn is an n row discharge bit line, and Btn is n row data The read bit line, and S represents a data sensing line. That is, in the common word line type non-destructive-ferroelectric RAM according to the present invention, a discharge word line and a data read word line of each memory cell are connected to each other to form a common word line. Has its features.

제3도는 제2도의 공통 워드 라인형 비파괴-강유전체 램의 기억 셀에 데이터'1'을 기록하는 방법을 나타낸 타이밍도(Timing Diagram)이다. 제3도에 도시된 바와 같이 본 발명에 따른 공통 워드 라인형 비파괴-강유전체 램의 n행 m열 기억 셀에 데이터 '1'을 기록하려면, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m, Tnm)을 오프(Off)시키고, n행 방전용 비트 라인(Bsn) 및 데이터 판독용 비트 라인(Btn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다.FIG. 3 is a timing diagram showing a method of writing data '1' into memory cells of the common word line type non-destructive-ferroelectric RAM of FIG. As shown in FIG. 3, in order to write data '1' into an n-row m-column memory cell of a common word line type non-destructive-ferroelectric RAM according to the present invention, a MOSFET for m-column discharge (S 1 m ... S n m) and the data read MOSFETs (T 1 m, T n m) are turned off, and a predetermined 'low' is applied to the n-row discharge bit line Bsn and the data read bit line Btn. In the state in which the signal is applied, a predetermined 'high' signal may be applied to the m-line data storage word line Wm.

제3도에 도시된 기록 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET(n-channel MOSFET)인 경우에 해당된다. 만약 p 채널 MOSFET(p-channel MOSFET)인 경우에는, m열 공통 워드 라인(Wcm)에 소정의 '하이(High)' 신호를 인가함으로써 m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시킬 수 있다. 이와 같이 m열 방전용 MOSFET (S1m...nm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시키고, n행 방전용 비트 라인(Bsn) 및 데이터 판독용 비트 라인(Btn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면, n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전 (charging)됨으로써 데이터 '1'이 기록될 수 있다.The writing method shown in FIG. 3 is characterized in that the discharge MOSFETs (S 1 m ... S n m) and the data reading MOSFETs (T 1 m ... T n m) are n-channel MOSFETs (n-channel MOSFETs). This is the case. In the case of a p-channel MOSFET, a m-high discharge MOSFET (S 1 m ... S n m is applied by applying a predetermined 'high' signal to the m-column common word line (Wcm). ) And the data reading MOSFETs (T 1 m ... T n m) can be turned off. In this manner, the m-row discharge MOSFETs (S 1 m ... nm) and the data read-out MOSFETs (T 1 m ... T n m) are turned off, and the n-row discharge bit lines Bsn and data are turned off. When a predetermined 'high' signal is applied to the m-column data storage word line Wm while a predetermined 'low' signal is applied to the read bit line Btn, n rows m Data '1' may be written by charging the ferroelectric capacitor Cf of the MOSFET Fnm for thermal data storage.

제4도는 제2도의 공통 워드 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '0'을 기록하는 방법을 나타낸 타이밍도이다. 제4도에 도시된 바와 같이 본 발명에따른 공통 워드 라인형 비파괴-강유전체 램의 n행 m열 기억 셀에 데이터 '0'을 기록하려면, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시키고, n행 방전용 비트 라인(Bsn) 및 데이터 판독용 비트 라인(Btn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다. 제4도에 도시된 기록 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 공통 워드 라인(Wcm)에 소정의 '로우(Low)' 신호를 인가함으로써 m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시킬 수 있다. 이에 따라 n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 n행 방전용 비트 라인(Bsn)을 통하여 방전(discharging)됨으로써, 데이터 '0'이 기록될 수 있다. 여기서 순간적 충전에 따른 회로의 오동작을 방지하기 위하여, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 온(On)되는 시간이 상기 워드 라인(Wm)의 '하이(High)' 신호보다 길어야 한다.FIG. 4 is a timing diagram showing a method of writing data '0' in a memory cell of the common word line type non-destructive-ferroelectric RAM of FIG. As shown in FIG. 4, in order to write data '0' into an n-row m-column memory cell of a common word line type non-destructive-ferroelectric RAM according to the present invention, a MOSFET for m-column discharge (S 1 m ... S n m) and the MOSFET for data reading (T 1 m ... T n m) are turned on, and a predetermined 'low' is applied to the n-row discharge bit line Bsn and the data read bit line Btn. ')', The predetermined 'high' signal is applied to the m-line data storage word line (Wm). The write method shown in FIG. 4 corresponds to the case where the MOSFETs for discharge (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of a p-channel MOSFET, a m row discharge MOSFET (S 1 m ... S n m) and a data read MOSFET are applied by applying a predetermined 'low' signal to the m column common word line (Wcm). (T 1 m ... T n m) can be turned on. Accordingly, since the ferroelectric capacitor Cf of the n-row m-column data storage MOSFET Fnm is discharged through the n-row discharge bit line Bsn, data '0' can be written. Here, in order to prevent the circuit malfunction due to instant charging, the m thermal discharge MOSFETs (S 1 m ... S n m) and the data reading MOSFETs (T 1 m ... T n m) are turned on The time required to be longer than the 'high' signal of the word line Wm.

제5도는 제2도의 공통 워드 라인형 비파괴-강유전체 램의 기억 셀에 저장된 데이터를 판독하는 방법을 나타낸 타이밍도이다. 제5도에 도시된 바와 같이 본 발명에 따른 공통 워드 라인형 비파괴-강유전체 램의 n행 m열 기억 셀에 저장된 데이터를 판독하려면, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시키고, n행 방전용 비트 라인(Bsn) 및 데이터 저장용 워드 라인(Wm)에 소정의 '로우(Low)' 신호를 인가한 상태에서, n행 데이터 판독용 비트 라인(Btn)에 소정의 '하이(High)' 신호를 인가하면 된다. 제5도에 도시된 판독 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 공통 워드 라인(Wcm)에 소정의 '로우(Low)' 신호를 인가함으로써 m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시킬 수 있다. 예를 들어, n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전된 경우, n행 m열 데이터 저장용 MOSFET(Fnm)의 소오스(Source)와 드레인(Drain) 사이에 채널(channel)이 형성되고, n행 데이터 판독용 비트 라인(Btn)으로부터 데이터 감지 라인(S)측으로 전류가 흐름에 따라 데이터 '1'을 판독할 수 있다. 이와 반대로 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전되지 않은 경우, n행 m열 데이터 저장용 MOSFET(Fnm)의 소오스(Source)와 드레인(Drain) 사이에 채널(channel)이 형성되지 못하고, 데이터 판독용 비트 라인(Btn)으로부터 데이터 감지 라인(S)측으로 전류가 흐르지 않음에 따라 데이터 '0'을 판독할 수 있다.FIG. 5 is a timing diagram showing a method of reading data stored in a memory cell of the common word line type non-destructive-ferroelectric RAM of FIG. As shown in FIG. 5, in order to read the data stored in the n-row m-column memory cells of the common word line type non-destructive-ferroelectric RAM according to the present invention, MOSFETs for m-column discharges (S 1 m ... S n m) And turn on the data read MOSFETs (T 1 m ... T n m) and apply a predetermined 'low' to the n-row discharge bit line (Bsn) and the data storage word line (Wm). In the state where the signal is applied, a predetermined 'high' signal may be applied to the n-row data read bit line Btn. The read method shown in FIG. 5 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of a p-channel MOSFET, a m row discharge MOSFET (S 1 m ... S n m) and a data read MOSFET are applied by applying a predetermined 'low' signal to the m column common word line (Wcm). (T 1 m ... T n m) can be turned on. For example, when the ferroelectric capacitor Cf of the n-row m-column data storage MOSFET (Fnm) is charged, a channel is formed between the source and the drain of the n-row m-column data storage MOSFET (Fnm). A channel is formed, and as the current flows from the n-row data reading bit line Btn to the data sensing line S side, data '1' can be read. In contrast, when the ferroelectric capacitor Cf of the data storage MOSFET (Fnm) is not charged, a channel is formed between the source and the drain of the n-row m-column data storage MOSFET (Fnm). If the current does not flow from the data read bit line Btn to the data sense line S, data '0' may be read.

제6도는 본 발명에 따른 공통 비트 라인형 비파괴-강유전체 램(Common Bit line type NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다. 제6도에 도시된 바와 같이 본 발명에 따른 공통 워드 라인형 비파괴-강유전체 램(NDFRAM)의 셀은, 데이터 저장용 MOSFET(Fnm), 방전용 MOSFET(Snm), 및 드레인(Drain) 또는 소오스(Source)가 상기 데이터 저장용 MOSFET(Fnm)의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET(Tnm)으로 이루어져 있다. 상기한 바와 같이 데이터 저장용 MOSFET(Fnm)의 게이트와 채널 영역 사이에는 강유전체 캐페시터(Ferroelectric capacitor, Cf)가 있다. 제6도에서 부호 Wm은 m열 데이터 저장용 워드 라인, Wsm은 m열 방전용 워드 라인, Wtm은 m열 데이터 판독용 워드 라인, Bcn은 n행 공통 비트 라인(Common Bit line), 그리고 S는 데이터 감지 라인(Data Sensing line)을 나타내고 있다. 즉, 본 발명에 따른 공통 비트 라인형 비파괴-강유전체 램은, 각 기억 셀(Memory cell)의 방전용 비트 라인과 데이터 판독용 비트 라인이 서로 연결되어 공통 비트 라인(Common Bit line)을 형성한 점에 그 특징이 있다.6 is a circuit diagram showing a memory cell of a common bit line non-destructive-ferroelectric RAM according to the present invention. As shown in FIG. 6, a cell of a common word line type non-destructive-ferroelectric RAM (NDFRAM) according to the present invention includes a data storage MOSFET (Fnm), a discharge MOSFET (Snm), and a drain or source (Drain). Source) consists of a data reading MOSFET (Tnm) connected to the drain or source of the data storage MOSFET (Fnm). As described above, there is a ferroelectric capacitor (Cf) between the gate and the channel region of the data storage MOSFET (Fnm). In FIG. 6, the symbol Wm is a m line data storage word line, Wsm is an m column discharge word line, Wtm is an m column data reading word line, Bcn is an n row common bit line, and S is The data sensing line is shown. That is, in the common bit line type non-destructive-ferroelectric RAM according to the present invention, a discharge bit line and a data read bit line of each memory cell are connected to each other to form a common bit line. Has its features.

제7도는 제6도의 공통 비트 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '1'을 기록하는 방법을 나타낸 타이밍도이다. 제7도에 도시된 바와 같이 본 발명에 따른 공통 비트 라인형 비파괴-강유전체 램의 n행 m열 기억 셀에 데이터 '1'을 기록하려면, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시키고, n행 공통 비트 라인(Bcn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다.FIG. 7 is a timing diagram showing a method of writing data '1' into memory cells of the common bit line type non-destructive-ferroelectric RAM of FIG. As shown in FIG. 7, in order to write data '1' into an n-row m-column memory cell of a common bit line type non-destructive-ferroelectric RAM according to the present invention, a MOSFET for m-column discharge (S 1 m ... S n m) and m (T 1 m ... T n m) are turned off and a predetermined 'Low' signal is applied to the n-row common bit line Bcn, m A predetermined 'high' signal may be applied to the word line Wm for storing the column data.

제7도에 도시된 기록 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 방전용 워드 라인(Wsm) 및 데이터 판독용 워드 라인(Wtm)에 소정의 '하이(High)' 신호를 인가함으로써 m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시킬 수 있다. 이와 같이 m열 방전용 MOSFET (S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off) 시키고, n행 공통 비트 라인(Bcn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면, n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전(charging)됨으로써 데이터 '1'이 기록될 수 있다.The write method shown in FIG. 7 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of the p-channel MOSFET, the m-column discharge MOSFET (S 1 m .. m) is applied by applying a predetermined 'high' signal to the m-column discharge word line Wsm and the data read word line Wtm. .S n m) and the MOSFETs for reading data (T 1 m ... T n m) can be turned off. In this way, the m-row discharge MOSFETs (S 1 m ... Snm) and the data read-out MOSFETs (T 1 m ... T n m) are turned off and a predetermined number of n-row common bit lines Bcn are given. When a predetermined 'high' signal is applied to the m-line data storage word line Wm while the 'low' signal is applied, the ferroelectric of the n-row m-column data storage MOSFET (Fnm) Data '1' may be recorded by charging the capacitor Cf.

제8도는 제6도의 공통 비트 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '0'을 기록하는 방법을 나타낸 타이밍도이다. 제8도에 도시된 바와 같이 본 발명에 따른 공통 비트 라인형 비파괴-강유전체 램의 n행 m열 기억 셀에 데이터 '0'을 기록하려면, m열 방전용 MOSFET(S1m...Snm)을 온(On), m열 데이터 판독용 MOSFET (T1m...Tnm)을 오프(Off)시키고, n행 공통 비트 라인(Bcn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다. 제8도에 도시된 기록 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 방전용 워드 라인(Wsm)에 소정의 '로우(Low)' 신호를 인가하고, m열 데이터 판독용 워드 라인(Wtm)에 소정의 '하이(High)' 신호를 인가함으로써, m열 방전용 MOSFET(S1m...Snm)을 온(On)시키고, m열 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시킬 수 있다. 이에 따라 n행 m열 데이터 저장용 MOSFET (Fnm)의 강유전체 캐페시터(Cf)가 n행 공통 비트 라인(Bcn)을 통하여 방전(discharging) 됨으로써, 데이터 '0'이 기록될 수 있다. 여기서 순간적 충전에 따른 회로의 오동작을 방지하기 위하여, m열 방전용 MOSFET(S1m...Snm)이 온(On)되는 시간이 상기 워드 라인(Wm)의 '하이(High)' 신호보다 길어야 한다.FIG. 8 is a timing diagram showing a method of writing data '0' in a memory cell of the common bit line type non-destructive-ferroelectric RAM shown in FIG. As shown in FIG. 8, in order to write data '0' into an n-row m-column memory cell of a common bit line type non-destructive-ferroelectric RAM according to the present invention, a MOSFET for m-column discharge (S 1 m ... S n m) is On, m-row data readout MOSFETs (T 1 m ... T n m) are turned off, and a predetermined 'low' signal is applied to the n-row common bit line Bcn. In this state, a predetermined 'high' signal may be applied to the m-line data storage word line Wm. The write method shown in FIG. 8 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of a p-channel MOSFET, a predetermined 'low' signal is applied to the m-column discharge word line Wsm, and a predetermined 'high' is applied to the m-column data read word line Wtm. By applying the signal, the m-row discharge MOSFETs (S 1 m ... S n m) are turned on, and the m-row data reading MOSFETs (T 1 m ... T n m) are turned off. You can. Accordingly, since the ferroelectric capacitor Cf of the n-row m-column data storage MOSFET Fnm is discharged through the n-row common bit line Bcn, data '0' may be written. In this case, in order to prevent a malfunction of the circuit due to the instant charging, the time during which the m thermal discharge MOSFETs (S 1 m ... S n m) are turned on is 'high' of the word line (Wm). It must be longer than the signal.

제9도는 제6도의 공통 비트 라인형 비파괴-강유전체 램의 기억 셀에 저장된 데이터를 판독하는 방법을 나타낸 타이밍도이다. 제9도에 도시된 바와 같이 본 발명에 따른 공통 비트 라인형 비파괴-강유전체 램의 n행 m열 기억 셀에 저장된 데이터를 판독하려면, m열 방전용 MOSFET(S1m...Snm)을 오프(Off), m열 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시키고, 데이터 저장용 워드 라인(Wm)에 소정의 '로우(Low)' 신호를 인가한 상태에서, n행 공통 비트 라인(Bcn)에 소정의 '하이(High)' 신호를 인가하면 된다. 제5도에 도시된 판독 방법은 방전용 MOSFET (S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 방전용 워드 라인(Wsm)에 소정의 '하이(High)' 신호를 인가하고, m열 데이터 판독용 워드 라인(Wtm)에 소정의 '로우(Low)' 신호를 인가함으로써, m열 방전용 MOSFET(S1m...Snm)을 오프(Off)시키고 m열 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시킬 수 있다. 예를 들어, n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전된 경우, n행 m열데이터 저장용 MOSFET(Fnm)의 소오스(Source)와 드레인(Drain) 사이에 채널 (channel)이 형성되고, n행 공통 비트 라인(Btn)으로부터 데이터 감지 라인(S)측으로 전류가 흐름에 따라 데이터 '1'을 판독할 수 있다.FIG. 9 is a timing diagram showing a method of reading data stored in a memory cell of the common bit line type non-destructive-ferroelectric RAM of FIG. As shown in FIG. 9, in order to read the data stored in the n-row m-column memory cells of the common bit line type non-destructive-ferroelectric RAM according to the present invention, MOSFETs for m-column discharges (S 1 m ... S n m) Off, the m-row data readout MOSFETs (T 1 m ... T n m) are turned on, and a predetermined 'low' signal is applied to the data storage word line (Wm). In one state, a predetermined 'high' signal may be applied to the n-row common bit line Bcn. The read method shown in FIG. 5 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of a p-channel MOSFET, a predetermined 'high' signal is applied to the m column discharge word line Wsm, and a predetermined 'low' is applied to the m column data read word line Wtm. The signal is applied to turn off the m-row discharge MOSFETs (S 1 m ... S n m) and turn on the m-row data reading MOSFETs (T 1 m ... T n m). Can be. For example, when the ferroelectric capacitor Cf of the n-row m-column data storage MOSFET (Fnm) is charged, a channel is formed between the source and the drain of the n-row m-column data storage MOSFET (Fnm). A channel is formed, and as the current flows from the n-row common bit line Btn to the data sensing line S side, data '1' can be read.

이와 반대로 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전되지 않은 경우, n행 m열 데이터 저장용 MOSFET(Fnm)의 소오스(Source)와 드레인(Drain) 사이에 채널(channel)이 형성되지 못하고, 데이터 판독용 비트 라인(Btn)으로부터 데이터 감지 라인(S)측으로 전류가 흐르지 않음에 따라 데이터 '0'을 판독할 수 있다.In contrast, when the ferroelectric capacitor Cf of the data storage MOSFET (Fnm) is not charged, a channel is formed between the source and the drain of the n-row m-column data storage MOSFET (Fnm). If the current does not flow from the data read bit line Btn to the data sense line S, data '0' may be read.

제10도는 본 발명에 따른 보완형 비파괴-강유전체 램(Complementary type NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다. 제10도에 도시된 바와 같이 본 발명에 따른 보완형 비파괴-강유전체 램(NDFRAM)의 셀은, 데이터 저장용 MOSFET(Fnm), 방전용 MOSFET(Snm), 및 드레인(Drain) 또는 소오스(Source)가 상기 데이터 저장용 MOSFET(Fnm)의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET(Tnm)으로 이루어져 있다. 상기한 바와 같이 데이터 저장용 MOSFET(Fnm)의 게이트와 채널 영역 사이에는 강유전체 캐페시터(Ferroelectric capacitor, Cf)가 있다. 제10도에서 부호 Wm은 m열 데이터 저장용 워드 라인, Wsm은 m열 방전용 워드 라인, Wtm은 m열 데이터 판독용 워드 라인, Bn은 n행 비트 라인, 그리고 S는 데이터 감지 라인을 나타내고 있다. 도시된 바와 같이 본 발명에 따른 보완형 비파괴-강유전체 램은, 데이터 저장용 MOSFET(Fnm), 방전용 MOSFET(Snm), 및 데이터 판독용 MOSFET(Tnm)의 각 드레인 또는 소오스가 서로 공통 연결되고, 각 기억 셀 당 한비트 라인(Bn)이 형성된 점에 그 특징이 있다.10 is a circuit diagram showing a memory cell of a complementary non-destructive-ferroelectric RAM (Complementary type NDFRAM) according to the present invention. As shown in FIG. 10, a cell of a complementary non-destructive ferroelectric RAM (NDFRAM) according to the present invention includes a data storage MOSFET (Fnm), a discharge MOSFET (Snm), and a drain or source. Is a data read MOSFET (Tnm) connected to the drain or source of the data storage MOSFET (Fnm). As described above, there is a ferroelectric capacitor (Cf) between the gate and the channel region of the data storage MOSFET (Fnm). In FIG. 10, the symbol Wm denotes an m-line data storage word line, Wsm denotes an m-column discharge word line, Wtm denotes an m-column data reading word line, Bn denotes an n-row bit line, and S denotes a data sensing line. . As shown, in the complementary non-destructive-ferroelectric RAM according to the present invention, each drain or source of the data storage MOSFET (Fnm), the discharge MOSFET (Snm), and the data reading MOSFET (Tnm) is commonly connected to each other, The characteristic is that one bit line Bn is formed for each memory cell.

제11도는 제10도의 보완형 비파괴-강유전체 램의 기억 셀에 데이터 '1'을 기록하는 방법을 나타낸 타이밍도이다. 제11도에 도시된 바와 같이 본 발명에 따른 보완형 비파괴-강유전체 램의 n행 m열 기억 셀에 데이터 '1'을 기록하려면, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시키고, n행 비트 라인(Bn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다. 제7도에 도시된 기록 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 방전용 워드 라인(Wsm) 및 데이터 판독용 워드 라인(Wtm)에 소정의 '하이(High)' 신호를 인가함으로써 m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off)시킬 수 있다. 이와 같이 m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 오프(Off) 시키고, n행 비트 라인(Bn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면, n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전(charging)됨으로써 데이터 '1'이 기록될 수 있다.FIG. 11 is a timing diagram showing a method of writing data '1' into a memory cell of the complementary non-destructive-ferroelectric RAM of FIG. As shown in FIG. 11, to write data '1' into an n-row m-column memory cell of a complementary non-destructive-ferroelectric RAM according to the present invention, a MOSFET for m-column discharge (S 1 m ... S n m) And storing m-column data with the data reading MOSFETs (T 1 m ... T n m) off and a predetermined 'low' signal applied to the n-row bit line Bn. A predetermined 'high' signal may be applied to the word line Wm. The write method shown in FIG. 7 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of the p-channel MOSFET, the m-column discharge MOSFET (S 1 m .. m) is applied by applying a predetermined 'high' signal to the m-column discharge word line Wsm and the data read word line Wtm. .S n m) and the MOSFETs for reading data (T 1 m ... T n m) can be turned off. In this manner, the m-row discharge MOSFETs (S 1 m ... S n m) and the data read-out MOSFETs (T 1 m ... Tnm) are turned off, and the n row bit lines Bn have a predetermined ' When a predetermined 'high' signal is applied to the m-column data storage word line Wm while the Low 'signal is applied, the ferroelectric capacitor of the n-row m-column data storage MOSFET (Fnm) is applied. The data '1' can be recorded by charging (Cf).

제l2도는 제10도의 보완형 비파괴-강유전체 램의 기억 셀에 데이터 '0'을 기록하는 방법을 나타낸 타이밍도이다. 제l2도에 도시된 바와 같이 본 발명에 따른보완형 비파괴-강유전체 램의 n행 m열 기억 셀에 데이터 '0'을 기록하려면, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시키고, n행 비트 라인(Bn)에 소정의 '로우(Low)' 신호를 인가한 상태에서, m열 데이터 저장용 워드 라인(Wm)에 소정의 '하이(High)' 신호를 인가하면 된다. 제8도에 도시된 기록 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET(T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 방전용 워드 라인(Wsm) 및 m열 데이터 판독용 워드 라인(Wtm)에 소정의 '로우(Low)' 신호를 인가함으로써, m열 방전용 MOSFET(S1m...Snm) 및 m열 데이터 판독용 MOSFET (T1m...Tnm)을 온(On)시킬 수 있다. 이에 따라 n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 n행 비트 라인(Bn)을 통하여 방전(discharging) 됨으로써, 데이터 '0'이 기록될 수 있다. 여기서 순간적 충전에 따른 회로의 오동작을 방지하기 위하여, m열 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET (T1m...Tnm)이 온(On)되는 시간이 상기 워드 라인(Wm)의 '하이(High)' 신호보다 길어야 한다.FIG. 12 is a timing diagram showing a method of writing data '0' in a memory cell of the complementary non-destructive-ferroelectric RAM of FIG. As shown in FIG. 2, in order to write data '0' into an n-row m-column memory cell of the complementary non-destructive-ferroelectric RAM according to the present invention, a MOSFET for m-column discharge (S 1 m ... S n m) And storing m-column data with the data read-out MOSFETs (T 1 m ... T n m) turned on and a predetermined 'low' signal applied to the n-row bit line Bn. A predetermined 'high' signal may be applied to the word line Wm. The write method shown in FIG. 8 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... T n m) are n-channel MOSFETs. In the case of the p-channel MOSFET, the m-row discharge MOSFET S 1 is applied by applying a predetermined 'low' signal to the m-row discharge word line Wsm and the m-column data read word line Wtm. m ... S n m) and MOSFETs for reading m-row data (T 1 m ... Tnm) can be turned on. Accordingly, since the ferroelectric capacitor Cf of the n-row m-column data storage MOSFET Fnm is discharged through the n-row bit line Bn, data '0' may be written. Here, in order to prevent circuit malfunction due to instant charging, the m thermal discharge MOSFETs (S 1 m ... S n m) and the data reading MOSFETs (T 1 m ... T n m) are turned on The time required to be longer than the 'high' signal of the word line Wm.

제13도는 제10도의 보완형 비파괴-강유전체 램의 기억 셀에 저장된 데이터를 판독하는 방법을 나타낸 타이밍도이다. 제13도에 도시된 바와 같이 본 발명에 따른 보완형 비파괴-강유전체 램의 n행 m열 기억 셀에 저장된 데이터를 판독하려면, m열 방전용 MOSFET(S1m...Snm)을 오프(Off), m열 데이터 판독용 MOSFET(T1m...Tnm)을온(On)시키고, 데이터 저장용 워드 라인(Wm)에 소정의 '로우(Low)' 신호를 인가한 상태에서, n행 비트 라인(Bn)에 소정의 '하이(High)' 신호를 인가하면 된다. 제5도에 도시된 판독 방법은 방전용 MOSFET(S1m...Snm) 및 데이터 판독용 MOSFET (T1m...Tnm)이 n 채널 MOSFET인 경우에 해당된다. 만약 p 채널 MOSFET인 경우에는, m열 방전용 워드 라인(Wsm)에 소정의 '하이(High)' 신호를 인가하고, m열 데이터 판독용 워드 라인(Wtm)에 소정의 '로우(Low)' 신호를 인가함으로써, m열 방전용 MOSFET(S1m...Snm)을 오프(Off)시키고 m열 데이터 판독용 MOSFET(T1m...Tnm)을 온(On)시킬 수 있다. 예를 들어, n행 m열 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전된 경우, n행 m열 데이터 저장용 MOSFET(Fnm)의 소오스 (Source)와 드레인(Drain) 사이에 채널(channel)이 형성되고, n행 공통 비트 라인(Btn)으로부터 데이터 감지 라인(S)측으로 전류가 흐름에 따라 데이터 '1'을 판독할 수 있다. 이와 반대로 데이터 저장용 MOSFET(Fnm)의 강유전체 캐페시터(Cf)가 충전되지 않은 경우, n행 m열 데이터 저장용 MOSFET(Fnm)의 소오스(Source)와 드레인(Drain) 사이에 채널(channel)이 형성되지 못하고, 데이터 판독용 비트 라인(Btn)으로부터 데이터 감지 라인(S)측으로 전류가 흐르지 않음에 따라 데이터 '0'을 판독할 수 있다.FIG. 13 is a timing diagram showing a method of reading data stored in a memory cell of the complementary non-destructive-ferroelectric RAM of FIG. To read the data stored in the n-row m-column memory cells of the complementary non-destructive-ferroelectric RAM according to the present invention as shown in FIG. 13, the m-discharge MOSFETs (S 1 m ... S n m) are turned off. (Off), while the m-row data reading MOSFETs (T 1 m ... T n m) are turned on and a predetermined 'low' signal is applied to the data storage word line Wm. In this case, a predetermined 'high' signal may be applied to the n-row bit line Bn. The read method shown in FIG. 5 corresponds to the case where the discharge MOSFETs (S 1 m ... S n m) and the data read MOSFETs (T 1 m ... Tnm) are n-channel MOSFETs. In the case of a p-channel MOSFET, a predetermined 'high' signal is applied to the m column discharge word line Wsm, and a predetermined 'low' is applied to the m column data read word line Wtm. The signal is applied to turn off the m-row discharge MOSFETs (S 1 m ... S n m) and turn on the m-row data reading MOSFETs (T 1 m ... T n m). Can be. For example, when the ferroelectric capacitor Cf of the n-row m-column data storage MOSFET (Fnm) is charged, a channel is formed between the source and the drain of the n-row m-column data storage MOSFET (Fnm). A channel is formed, and as the current flows from the n-row common bit line Btn to the data sensing line S side, data '1' can be read. In contrast, when the ferroelectric capacitor Cf of the data storage MOSFET (Fnm) is not charged, a channel is formed between the source and the drain of the n-row m-column data storage MOSFET (Fnm). If the current does not flow from the data read bit line Btn to the data sense line S, data '0' may be read.

본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 이용 및 개량이 가능하다.The present invention is not limited to the above embodiment, and its use and improvement are possible at the level of those skilled in the art.

이상 설명된 바와 같이 본 발명에 따른 강유전체 램(FRAM)에 의하면, 각 비트 라인 및 워드 라인을 해당 기억 셀(Memory cell)들이 공유할 뿐만 아니라, 각 셀 당 해당되는 비트 라인 또는 워드라인을 단일화 할 수 있음에 따라, 제품의 집적화를 증진시킬 수 있다.As described above, according to the ferroelectric RAM (FRAM) according to the present invention, not only the memory cells share the bit lines and the word lines, but also the corresponding bit lines or word lines for each cell can be unified. As can be, the integration of the product can be promoted.

제1도는 종래의 비파괴-강유전체 램(NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다.1 is a circuit diagram showing a memory cell of a conventional non-destructive-ferroelectric RAM (NDFRAM).

제2도는 본 발명에 따른 공통 워드 라인형 비파괴-강유전체램(Common Word line type NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다.2 is a circuit diagram showing a memory cell of a common word line type non-destructive-ferroelectric RAM according to the present invention.

제3도는 제2도의 공통 워드 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '1'을 기록하는 방법을 나타낸 타이밍도(Timing Diagram)이다.FIG. 3 is a timing diagram showing a method of writing data '1' into memory cells of the common word line type non-destructive-ferroelectric RAM shown in FIG.

제4도는 제2도의 공통 워드 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '0'을 기록하는 방법을 나타낸 타이밍도이다.FIG. 4 is a timing diagram showing a method of writing data '0' in a memory cell of the common word line type non-destructive-ferroelectric RAM of FIG.

제5도는 제2도의 공통 워드 라인형 비파괴-강유전체 램의 기억 셀에 저장된 데이터를 판독하는 방법을 나타낸 타이밍도이다.FIG. 5 is a timing diagram showing a method of reading data stored in a memory cell of the common word line type non-destructive-ferroelectric RAM of FIG.

제6도는 본 발명에 따른 공통 비트 라인형 비파괴-강유전체 램(Common Bit line type NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다.6 is a circuit diagram showing a memory cell of a common bit line non-destructive-ferroelectric RAM according to the present invention.

제7도는 제6도의 공통 비트 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '1'을 기록하는 방법을 나타낸 타이밍도이다.FIG. 7 is a timing diagram showing a method of writing data '1' into memory cells of the common bit line type non-destructive-ferroelectric RAM of FIG.

제8도는 제6도의 공통 비트 라인형 비파괴-강유전체 램의 기억 셀에 데이터 '0'을 기록하는 방법을 나타낸 타이밍도이다.FIG. 8 is a timing diagram showing a method of writing data '0' in a memory cell of the common bit line type non-destructive-ferroelectric RAM shown in FIG.

제9도는 제6도의 공통 비트 라인형 비파괴-강유전체 램의 기억 셀에 저장된 데이터를 판독하는 방법을 나타낸 타이밍도이다.FIG. 9 is a timing diagram showing a method of reading data stored in a memory cell of the common bit line type non-destructive-ferroelectric RAM of FIG.

제10도는 본 발명에 따른 보완형 비파괴-강유전체 램(Complementary type NDFRAM)의 기억 셀(Memory cell)을 나타낸 회로도이다.10 is a circuit diagram showing a memory cell of a complementary non-destructive-ferroelectric RAM (Complementary type NDFRAM) according to the present invention.

제11도는 제10도의 보완형 비파괴-강유전체 램의 기억 셀에 데이터 '1'을 기록하는 방법을 나타낸 타이밍도이다.FIG. 11 is a timing diagram showing a method of writing data '1' into a memory cell of the complementary non-destructive-ferroelectric RAM of FIG.

제12도는 제10도의 보완형 비파괴-강유전체 램의 기억 셀에 데이터 '0'을 기록하는 방법을 나타낸 타이밍도이다.FIG. 12 is a timing diagram showing a method of writing data '0' in a memory cell of the complementary non-destructive-ferroelectric RAM of FIG.

제13도는 제10도의 보완형 비파괴-강유전체 램의 기억 셀에 저장된 데이터를 판독하는 방법을 나타낸 타이밍도이다.FIG. 13 is a timing diagram showing a method of reading data stored in a memory cell of the complementary non-destructive-ferroelectric RAM of FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

Fnm...데이터 저장용 MOSFET, Snm...방전용 MOSFET,Fnm ... MOSFET for data storage, Snm ... MOSFET

Tnm...데이터 판독용 MOSFET,Tnm ... MOSFET for reading data,

Cf...강유전체 캐페시터(Ferroelectric capacitor),Cf ... ferroelectric capacitor,

Wm...m열 데이터 저장용 워드 라인(Word line),Wm ... m Word line for storing column data,

Wcm...m열 공통 워드 라인(Common Word line),Common word line, Wcm ... m

Bsn...n행 방전용 비트 라인(Bit line),Bit line for Bsn ... n row discharge,

Btn...n행 데이터 판독용 비트 라인,Btn ... n bit line for reading row data,

S...데이터 감지 라인(Data Sensing line),S ... Data Sensing line,

Wsm...m열 방전용 워드 라인,Wsm ... m word line for thermal discharge,

Wtm...m열 데이터 판독용 워드 라인,Wtm ... m word line for reading column data,

Bcn...n행 공통 비트 라인(Common Bit line),Bcn ... n row common bit line,

Bn...n행 비트 라인.Bn ... n row bit line.

Claims (16)

각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor);A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET: 및A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; and 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET:을 갖춘 강유전체 램(FRAM)에 있어서,In a ferroelectric RAM (FRAM) having a data read MOSFET: connected to a drain or source of the data storage MOSFET, the source or drain thereof, 상기 방전용 MOSFET 및 데이터 판독용 MOSFET의 워드 라인(Word line) 또는 비트 라인(Bit line)이 서로 결합되어 한 라인으로 형성된 것을 그 특징으로 하는 강유전체 램(FRAM).And a word line or a bit line of the discharging MOSFET and the data reading MOSFET are coupled to each other to form a single line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor);A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET:을 갖춘 강유전체 램(FRAM)에 있어서,In a ferroelectric RAM (FRAM) having a data read MOSFET: connected to a drain or source of the data storage MOSFET, the source or drain thereof, 상기 기억 셀(Memory cell)의 방전용 워드 라인과 데이터 판독용 워드 라인이 서로 연결되어 공통 워드 라인(Common Word line)을 형성한 것을 그 특징으로 하는 강유전체 램(FRAM).A ferroelectric RAM (FRAM), wherein a discharge word line and a data read word line of the memory cell are connected to each other to form a common word line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor);A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET: 및A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; and 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET:을 갖춘 강유전체 램(FRAM)에 있어서,In a ferroelectric RAM (FRAM) having a data read MOSFET: connected to a drain or source of the data storage MOSFET, the source or drain thereof, 상기 기억 셀(Memory cell)의 방전용 비트 라인과 데이터 판독용 비트 라인이 서로 연결되어 공통 비트 라인(Common Bit line)을 형성한 것을 그 특징으로 하는 강유전체 램(FRAM).A ferroelectric RAM (FRAM), wherein a discharge bit line and a data read bit line of the memory cell are connected to each other to form a common bit line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) :Metal Oxide Semiconductor Field Effect Transistors (MOSFETs) for data storage with ferroelectric capacitors between the gate and channel regions: 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용MOSFET; 및A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖춘 강유전체 램(FRAM)에 있어서,A ferroelectric RAM (FRAM) having a source or a drain thereof, and a data read MOSFET connected to a drain or a source of the data storage MOSFET. 상기 데이터 저장용 MOSFET, 방전용 MOSFET, 및 데이터 판독용 MOSFET의 각 드레인 또는 소오스가 서로 공통 연결되고, 각 기억 셀 당 한 비트 라인이 형성된 것을 그 특징으로 하는 강유전체 램(FRAM).A ferroelectric RAM (FRAM), characterized in that each drain or source of the data storage MOSFET, the discharge MOSFET, and the data read MOSFET are commonly connected to each other, and one bit line is formed for each memory cell. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET: 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 기억 셀(Memory cell)의 방전용 워드 라인과 데이터 판독용 워드 라인이 서로 연결되어 공통 워드 라인(Common Word line)이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; and a data reading MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET; In a ferroelectric RAM (FRAM) in which a dedicated word line and a data reading word line are connected to each other to form a common word line, 상기 기억 셀에 데이터 '1'을 기록하는 방법은,The method of writing data '1' in the memory cell, 해당되는 열(column)의 방전용 MOSFET 및 데이터 판독용 MOSFET을 오프(Off)시키고, 해당되는 방전용 비트 라인 및 데이터 판독용 비트 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 저장용 워드 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.In a state in which the corresponding discharging MOSFET and data reading MOSFET are turned off and a predetermined 'low' signal is applied to the corresponding discharging bit line and the data reading bit line, A method of writing a ferroelectric RAM (FRAM), characterized in that a predetermined 'high' signal is applied to a corresponding data storage word line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 기억 셀(Memory cell)의 방전용 워드 라인과 데이터 판독용 워드 라인이 서로 연결되어 공통 워드 라인(Common Word line)이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein the discharge word line and the data read word line of the memory cell are connected to each other to form a common word line. In ferroelectric RAM (FRAM) in which (Common Word line) is formed, 상기 기억 셀에 데이터 '0'을 기록하는 방법은,The method of writing the data '0' in the memory cell, 해당되는 열(column)의 방전용 MOSFET 및 데이터 판독용 MOSFET을 온(On)시키고, 해당되는 방전용 비트 라인 및 데이터 판독용 비트 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 저장용 워드 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.In a state in which the corresponding discharging MOSFET and the data reading MOSFET are turned on and a predetermined 'low' signal is applied to the corresponding discharging bit line and the data reading bit line, A method of writing a ferroelectric RAM (FRAM), characterized in that a predetermined 'high' signal is applied to a corresponding data storage word line. 제6항에 있어서, 상기 방전용 MOSFET 및 데이터 판독용 MOSFET이 온(On)되는 시간은,The method of claim 6, wherein the discharge MOSFET and the data read MOSFET are turned on. 상기 데이터 저장용 워드 라인의 '하이(High)' 신호보다 긴 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.A method of writing a ferroelectric RAM (FRAM), characterized in that it is longer than a "high" signal of the data storage word line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor): 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 기억 셀(Memory cell)의 방전용 워드 라인과 데이터 판독용 워드 라인이 서로 연결되어 공통 워드 라인(Common Word line)이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (FET) having a ferroelectric capacitor between a gate and a channel region: a discharge MOSFET whose source or drain is connected to a lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein the discharge word line and the data read word line of the memory cell are connected to each other to form a common word line. In ferroelectric RAM (FRAM) in which (Common Word line) is formed, 상기 기억 셀의 데이터를 판독하는 방법은,The method of reading the data of the memory cell, 해당되는 열(column)의 방전용 MOSFET 및 데이터 판독용 MOSFET을 온(On)시키고, 해당되는 방전용 비트 라인 및 데이터 저장용 워드 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 판독용 비트 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 판독방법.In a state in which the corresponding discharging MOSFET and data reading MOSFET are turned on and a predetermined 'low' signal is applied to the corresponding discharging bit line and the data storing word line, A method of reading a ferroelectric RAM (FRAM), characterized in that a predetermined 'high' signal is applied to a corresponding data read bit line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor);그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 기억 셀(Memory cell)의 방전용 비트 라인과 데이터 판독용 비트 라인이 서로 연결되어 공통 비트 라인(Common Bit line)이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) having a ferroelectric capacitor between the gate and channel regions; a discharge MOSFET whose source or drain is connected to a lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein the discharge bit line and the data read bit line of the memory cell are connected to each other to form a common bit line. In ferroelectric RAM (FRAM) in which (Common Bit line) is formed, 상기 기억 셀에 데이터 '1'을 기록하는 방법은,The method of writing data '1' in the memory cell, 해당되는 열(column)의 방전용 MOSFET 및 데이터 판독용 MOSFET을 오프(Off)시키고, 해당되는 공통 비트 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 저장용 워드 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.The corresponding data storage word line is turned off while the corresponding column discharge MOSFET and data read MOSFET are turned off and a predetermined 'low' signal is applied to the corresponding common bit line. A method of writing a ferroelectric RAM (FRAM), characterized by applying a predetermined "high" signal to the. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 기억 셀(Memory cell)의 방전용 비트 라인과 데이터 판독용 비트 라인이 서로 연결되어 공통 비트 라인(Common Bit line)이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein the discharge bit line and the data read bit line of the memory cell are connected to each other to form a common bit line. In ferroelectric RAM (FRAM) in which (Common Bit line) is formed, 상기 기억 셀에 데이터 '0'을 기록하는 방법은,The method of writing the data '0' in the memory cell, 해당되는 열(column)의 방전용 MOSFET을 온(On), 해당되는 열(column)의 데이터 판독용 MOSFET을 오프(Off)시키고, 해당되는 공통 비트 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 저장용 워드 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.Turn on the corresponding MOSFET for the column discharge, turn off the MOSFET for reading the data in the corresponding column, and apply a predetermined 'low' signal to the corresponding common bit line. A method of writing a ferroelectric RAM (FRAM), characterized by applying a predetermined 'high' signal to a corresponding data storage word line in an applied state. 제10항에 있어서, 상기 방전용 MOSFET이 온(On)되는 시간은,The method of claim 10, wherein the discharge MOSFET is On (On), 상기 데이터 저장용 워드 라인의 '하이(High)' 신호보다 긴 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.A method of writing a ferroelectric RAM (FRAM), characterized in that it is longer than a "high" signal of the data storage word line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐패시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 기억 셀(Memory cell)의 방전용 비트 라인과 데이터 판독용 비트 라인이 서로 연결되어 공통 비트 라인(Common Bit line)이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for storing data having a ferroelectric capacitor between the gate and channel regions; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein the discharge bit line and the data read bit line of the memory cell are connected to each other to form a common bit line. In ferroelectric RAM (FRAM) in which (Common Bit line) is formed, 상기 기억 셀의 데이터를 판독하는 방법은,The method of reading the data of the memory cell, 해당되는 열(column)의 방전용 MOSFET을 오프(Off), 해당되는 열(column)의데이터 판독용 MOSFET을 온(On)시키고, 해당되는 데이터 저장용 워드 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 공통 비트 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 판독방법.Turn off the corresponding MOSFET for the column discharge, turn on the MOSFET for reading the data of the corresponding column, and set a predetermined 'low' in the corresponding data storage word line. A method of reading a ferroelectric RAM (FRAM), characterized in that a predetermined 'high' signal is applied to a corresponding common bit line while a signal is applied. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 데이터 저장용 MOSFET, 방전용 MOSFET, 및 데이터 판독용 MOSFET의 각 드레인 또는 소오스가 서로 공통 연결되며, 각 기억 셀 당 한 비트 라인이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein each drain or source of the data storage MOSFET, the discharge MOSFET, and the data read MOSFET is commonly connected to each other. In a ferroelectric RAM (FRAM) in which one bit line is formed for each memory cell, 상기 기억 셀에 데이터 '1'을 기록하는 방법은,The method of writing data '1' in the memory cell, 해당되는 열(column)의 방전용 MOSFET 및 데이터 판독용 MOSFET을 오프(Off)시키고, 해당되는 비트 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 저장용 워드 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.In a state in which the corresponding MOSFET for data discharge is turned off and a predetermined 'low' signal is applied to the corresponding bit line, the corresponding MOSFET for data storage word line A method of writing a ferroelectric RAM (FRAM), characterized by applying a predetermined 'high' signal. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를 갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET;을 갖추고, 상기 데이터 저장용 MOSFET, 방전용 MOSFET, 및 데이터 판독용 MOSFET의 각 드레인 또는 소오스가 서로 공통 연결되며, 각 기억 셀 당 한 비트 라인이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for data storage with a ferroelectric capacitor between the gate and channel regions; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And a data read MOSFET whose source or drain is connected to the drain or source of the data storage MOSFET, wherein each drain or source of the data storage MOSFET, the discharge MOSFET, and the data read MOSFET is commonly connected to each other. In a ferroelectric RAM (FRAM) in which one bit line is formed for each memory cell, 상기 기억 셀에 데이터 '0'을 기록하는 방법은,The method of writing the data '0' in the memory cell, 해당되는 열(column)의 방전용 MOSFET 및 데이터 판독용 MOSFET을 온(On)시키고, 해당되는 비트 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 데이터 저장용 워드 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.With the corresponding column discharge MOSFET and data read MOSFET ON and a predetermined 'low' signal applied to the corresponding bit line, the corresponding word line for data storage A method of writing a ferroelectric RAM (FRAM), characterized by applying a predetermined 'high' signal. 제14항에 있어서, 상기 방전용 MOSFET 및 데이터 판독용 MOSFET이 온(On)되는 시간은,The method of claim 14, wherein the discharge MOSFET and the data read MOSFET are turned on. 상기 데이터 저장용 워드 라인의 '하이(High)' 신호보다 긴 것을 그 특징으로 하는 강유전체 램(FRAM)의 기록방법.A method of writing a ferroelectric RAM (FRAM), characterized in that it is longer than a "high" signal of the data storage word line. 각 기억 셀(Memory cell)이,Each memory cell, 게이트와 채널 영역 사이에 강유전체 캐페시터(Ferroelectric capacitor)를갖춘 데이터 저장용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor); 그 소오스 또는 드레인이 상기 캐페시터의 하부 전극과 연결된 방전용 MOSFET; 및 그 소오스 또는 드레인이 상기 데이터 저장용 MOSFET의 드레인 또는 소오스와 연결된 데이터 판독용 MOSFET:을 갖추고, 상기 데이터 저장용 MOSFET, 방전용 MOSFET, 및 데이터 판독용 MOSFET의 각 드레인 또는 소오스가 서로 공통 연결되며, 각 기억 셀 당 한 비트 라인이 형성된 강유전체 램(FRAM)에 있어서,A metal oxide semiconductor field effect transistor (MOSFET) for storing data having a ferroelectric capacitor between the gate and the channel region; A discharging MOSFET whose source or drain is connected to the lower electrode of the capacitor; And a data read MOSFET, whose source or drain is connected to the drain or source of the data storage MOSFET, wherein each drain or source of the data storage MOSFET, the discharge MOSFET, and the data read MOSFET is commonly connected to each other. In a ferroelectric RAM (FRAM) in which one bit line is formed for each memory cell, 상기 기억 셀의 데이터를 판독하는 방법은,The method of reading the data of the memory cell, 해당되는 열(column)의 방전용 MOSFET을 오프(Off), 해당되는 열(column)의 데이터 판독용 MOSFET을 온(On)시키고, 해당되는 데이터 저장용 워드 라인에 소정의 '로우(Low)' 신호를 인가한 상태에서, 해당되는 비트 라인에 소정의 '하이(High)' 신호를 인가하는 것을 그 특징으로 하는 강유전체 램(FRAM)의 판독방법.Turn off the corresponding discharge MOSFET for the column, turn on the MOSFET for reading the data in the corresponding column, and set a predetermined 'low' in the corresponding data storage word line. A method of reading a ferroelectric RAM (FRAM), characterized in that a predetermined 'high' signal is applied to a corresponding bit line while a signal is applied.
KR1019950033975A 1995-09-30 1995-09-30 Fram KR100327480B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033975A KR100327480B1 (en) 1995-09-30 1995-09-30 Fram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033975A KR100327480B1 (en) 1995-09-30 1995-09-30 Fram

Publications (2)

Publication Number Publication Date
KR970018544A KR970018544A (en) 1997-04-30
KR100327480B1 true KR100327480B1 (en) 2002-06-29

Family

ID=37478417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033975A KR100327480B1 (en) 1995-09-30 1995-09-30 Fram

Country Status (1)

Country Link
KR (1) KR100327480B1 (en)

Also Published As

Publication number Publication date
KR970018544A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
US7733693B2 (en) Semiconductor memory device and method of operating same
US4725983A (en) Nonvolatile semiconductor memory device
KR100282045B1 (en) Nonvolatile Dynamic Random Access Memory with Ferroelectric Capacitors
US4813018A (en) Nonvolatile semiconductor memory device
JP2953316B2 (en) Non-volatile ferroelectric memory
KR100520016B1 (en) Ferroelectric semiconductor memory
EP0938096B1 (en) Ferroelectric memory device
JPH08203266A (en) Ferroelectric memory device
US4760556A (en) Nonvolatile semiconductor memory device
US4086662A (en) Memory system with read/write control lines
KR20000048350A (en) Sense amplifier circuit, memory device using the circuit and method for reading the memory device
JP2000113683A (en) Semiconductor device
US5757693A (en) Gain memory cell with diode
EP0068116B1 (en) Memory array
US6717840B2 (en) Nonvolatile ferroelectric memory device
US4079462A (en) Refreshing apparatus for MOS dynamic RAMs
CN115171750A (en) Memory, access method thereof and electronic equipment
US5453950A (en) Five transistor memory cell with shared power line
KR100323985B1 (en) Semiconductor memory device
KR100428652B1 (en) FeRAM FOR HAVING ADJACENT CELLS SHARING CELL PLATE
US7420833B2 (en) Memory
JP2001076493A (en) Ferroelectric storage device
KR100327480B1 (en) Fram
KR960006880B1 (en) Semiconductor memory device
JPH06326272A (en) Semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee