KR100308393B1 - Semiconductor Package and Manufacturing Method - Google Patents

Semiconductor Package and Manufacturing Method Download PDF

Info

Publication number
KR100308393B1
KR100308393B1 KR1019980055911A KR19980055911A KR100308393B1 KR 100308393 B1 KR100308393 B1 KR 100308393B1 KR 1019980055911 A KR1019980055911 A KR 1019980055911A KR 19980055911 A KR19980055911 A KR 19980055911A KR 100308393 B1 KR100308393 B1 KR 100308393B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat spreader
circuit board
input
board sheet
Prior art date
Application number
KR1019980055911A
Other languages
Korean (ko)
Other versions
KR20000040323A (en
Inventor
김선희
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980055911A priority Critical patent/KR100308393B1/en
Publication of KR20000040323A publication Critical patent/KR20000040323A/en
Application granted granted Critical
Publication of KR100308393B1 publication Critical patent/KR100308393B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 비교적 넓은 히트스프레더상에 다수의 반도체칩을 접착한 채 나머지 제조 공정을 실시함으로써 반도체칩의 손상을 방지하고, 제조 공정중 자재 취급이 용이하며, 뛰어난 방열 효과를 얻기 위해, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 그 반도체칩의 저면 넓이보다 넓은 평판형으로서, 접착제가 개재되어 접착된 히트스프레더와; 상기 반도체칩의 상면에 접착된 접착제와; 상기 접착제 상면에 폴리이미드층이 접착되고, 상기 폴리이미드층상에는 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 상면이 커버코오트로 코팅되어 이루어진 회로기판시트와; 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 연결하는 도전성와이어와; 상기 반도체칩의 입출력패드, 도전성와이어 및 회로기판시트의 본드핑거 등을 외부 환경으로부터 보호하기 위해 그 상면에 봉지된 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 반도체칩의 신호를 외부로 입출력하는 솔더볼을 포함하여 이루어진 것을 특징으로 함.The present invention relates to a semiconductor package and a method of manufacturing the same, and to attaching a plurality of semiconductor chips on a relatively wide heat spreader and performing the rest of the manufacturing process to prevent damage to the semiconductor chip, easy handling of materials during the manufacturing process, A semiconductor chip having a plurality of input / output pads formed on an upper surface thereof in order to obtain an excellent heat dissipation effect; A heat spreader on the bottom of the semiconductor chip, the plate being wider than the bottom of the semiconductor chip, the adhesive being interposed with an adhesive; An adhesive bonded to an upper surface of the semiconductor chip; The polyimide layer is bonded to the upper surface of the adhesive, the circuit pattern of the bond finger, the connecting portion and the solder borland is formed on the polyimide layer, the circuit board sheet is coated on the top surface except for the bond finger and solder borland Wow; Conductive wires connecting the input / output pads of the semiconductor chip and the bond fingers of the circuit board sheets; An encapsulant encapsulated on an upper surface of the semiconductor chip to protect the input / output pad, the conductive wire, the bond finger of the circuit board sheet, and the like from an external environment; It is characterized in that it comprises a solder ball fused to the solder ball land of the circuit board sheet to input and output the signal of the semiconductor chip to the outside.

Description

반도체패키지 및 그 제조 방법Semiconductor package and manufacturing method

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 비교적 넓은 히트스프레더상에 다수의 반도체칩을 접착하여 나머지 제조 공정을 실시함으로써 방열성이 우수하고, 반도체칩의 손상을 방지하며, 자재 취급이 용이한 반도체패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same. More specifically, by bonding a plurality of semiconductor chips on a relatively wide heat spreader to perform the remaining manufacturing process, it is excellent in heat dissipation and prevents damage to the semiconductor chip. It relates to a semiconductor package that is easy to handle materials and a method of manufacturing the same.

일반적으로 반도체패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호함과 동시에 상기 반도체칩의 성능을 최적화, 극대화시키기 위해 리드프레임, 인쇄회로기판 또는 회로기판시트 등을 이용해 메인보드로의 신호 인출 단자를 형성하고 봉지재 등을 이용하여 봉지한 것을 말한다.In general, a semiconductor package protects a semiconductor chip such as a single device, an integrated circuit, or a hybrid circuit in which various electronic circuits and wiring are formed from various external environments such as dust, moisture, electrical, and mechanical loads, and at the same time improves the performance of the semiconductor chip. In order to optimize and maximize, it refers to the use of lead frame, printed circuit board or circuit board sheet, etc. to form signal outgoing terminals to the main board and encapsulation using encapsulant.

이러한 반도체패키지는 최근 반도체칩의 경박단소화 추세에 따라 그 반도체패키지의 크기도 반도체칩의 크기와 유사한 칩싸이즈 형태로 전환되고 있으며, 또한 리드프레임이나 인쇄회로기판보다 회로패턴이 미세하고 두께가 얇은 회로기판시트를 이용하여 제조하고 있다.The semiconductor package has been converted into a chip size similar to that of a semiconductor chip, and the circuit pattern has a thinner and thinner circuit pattern than a lead frame or a printed circuit board. It is manufactured using a circuit board sheet.

상기한 칩싸이즈형 반도체패키지의 일례를 도1a 및 도1b에 도시하였으며, 이것의 구조 및 제조 방법을 간단히 설명하면 다음과 같다.An example of the above chip sized semiconductor package is illustrated in FIGS. 1A and 1B, and the structure and manufacturing method thereof will be described below.

먼저 도1a에 도시된 바와 같이 종래의 반도체패키지(100')는 상면에 다수의 입출력패드(11')가 구비된 반도체칩(10')과, 상기 반도체칩(10')의 상면에 접착된 접착제(70')와, 상기 접착제(70') 상면에 폴리이미드층(21')이 접착되고, 상기 폴리이미드층(21')상에는 본드핑거(22'), 연결부(23') 및 솔더볼랜드(24')의 회로패턴이 형성되어 있으며, 상기 본드핑거(22') 및 솔더볼랜드(24')를 제외한 상면이 커버코오트(25')로 코팅되어 이루어진 회로기판시트(20')와, 상기 반도체칩(10')의 입출력패드(11')와 회로기판시트(20')의 본드핑거(22')를 연결하는 도전성와이어(30')와, 상기 회로기판시트(20')의 본드핑거(22') 부분에서부터 도전성와이어(30') 및 반도체칩(10')의 측면을 감싸는 봉지재(50')와, 상기 회로기판시트(20')의 솔더볼랜드(24')에 융착된 다수의 솔더볼(60')로 이루어져 있다.First, as shown in FIG. 1A, a conventional semiconductor package 100 ′ is bonded to a semiconductor chip 10 ′ having a plurality of input / output pads 11 ′ on an upper surface thereof, and to an upper surface of the semiconductor chip 10 ′. An adhesive 70 'and a polyimide layer 21' are attached to an upper surface of the adhesive 70 ', and a bond finger 22', a connecting portion 23 'and a solder borland are formed on the polyimide layer 21'. A circuit board sheet 20 'having a circuit pattern of 24', and having an upper surface except for the bond finger 22 'and the solder ball land 24' coated with a cover coat 25 '; A conductive wire 30 'connecting the input / output pad 11' of the semiconductor chip 10 'and the bond finger 22' of the circuit board sheet 20 'and the bond of the circuit board sheet 20'. An encapsulant 50 'covering the side surface of the conductive wire 30' and the semiconductor chip 10 'from the portion of the finger 22' and fused to the solder ball land 24 'of the circuit board sheet 20'. Consists of multiple solder balls (60 ') .

이러한 반도체패키지(100')의 제조 방법은 반도체칩(10')의 상면에 접착제(70')를 개재하여 본드핑거(22'), 연결부(23') 및 솔더볼랜드(24') 등의 회로패턴을 포함하는 회로기판시트(20')를 접착하는 단계와, 상기 회로기판시트(20')의 본드핑거(22')와 반도체칩(10')의 입출력패드(11')를 도전성와이어(30')로 본딩하는 단계와, 가요성(可撓性)의 테이프(40')상에 상기 회로기판시트(20')가 접착된 반도체칩(10')들의 저면을 접착하는 단계와, 상기 회로기판시트(20')의 본드핑거(22') 및 도전성와이어(30')에서 반도체칩(10')의 측면을 따라 하부의 테이프(40')가 위치하는 영역까지 봉지재(50')로 봉지하는 단계와, 상기 회로기판시트(20')의 솔더볼랜드(24')에 솔더볼(60')을 융착시키는 단계와, 상기 봉지재(50') 및 저면의 테이프(40')를 일체로 싱귤레이션하여 낱개의 반도체패키지(100')로 분리하는 단계와, 상기 낱개의 반도체패키지(100')에서 저면의 테이프(40')를 벗겨내는 단계로 이루어져 있다.In the method of manufacturing the semiconductor package 100 ', a circuit such as a bond finger 22', a connecting portion 23 ', a solder ball 24', and the like, is disposed on an upper surface of the semiconductor chip 10 'via an adhesive 70'. Adhering a circuit board sheet 20 'including a pattern, and bonding the bond finger 22' of the circuit board sheet 20 'and the input / output pad 11' of the semiconductor chip 10 'to conductive wires; Bonding to the bottom surface of the semiconductor chip 10 'to which the circuit board sheet 20' is bonded to the flexible tape 40 ', and The encapsulant 50 'from the bond finger 22' and the conductive wire 30 'of the circuit board sheet 20' to the area where the lower tape 40 'is located along the side surface of the semiconductor chip 10'. Encapsulating the solder ball 60 'to the solder ball land 24' of the circuit board sheet 20 ', and integrally encapsulating the encapsulant 50' and the tape 40 'at the bottom thereof. Single semiconductor package (1) 00 '), and peeling off the tape 40' on the bottom surface of the single semiconductor package 100 '.

그러나 이러한 반도체패키지는 반도체칩의 저면이 외부로 노출되어 있음으로써 취급시 반도체칩이 쉽게 손상되는 단점이 있으며, 또한 적절한 방열 수단이 개재되어 있지 않음으로써 반도체칩의 작동중 발생되는 열에 의해 그 전기적 성능이 대폭 저하되는 문제점이 있다.However, such a semiconductor package has a disadvantage that the semiconductor chip is easily damaged when the bottom surface of the semiconductor chip is exposed to the outside, and the electrical performance of the semiconductor package due to the heat generated during the operation of the semiconductor chip is not provided by appropriate heat dissipation means. This problem is greatly reduced.

또한 제조 공정중 다수의 반도체칩이 가요성(可撓性)의 테이프상에 접착된 채 이송됨으로써 상기 테이프가 쉽게 휘어져 자재 취급이 매우 불편한 문제점이 있으며, 또한 봉지재로 봉지공정이 완료된 후 상기 테이프를 반도체칩의 저면에서 다시 떼어내어야 하는 부가적인 공정이 필요하여 제조 공정이 복잡해지는 문제가 있다.In addition, since a plurality of semiconductor chips are transported while being bonded to a flexible tape during the manufacturing process, the tape is easily bent, and thus the handling of materials is very inconvenient. Also, after the sealing process is completed with an encapsulant, the tape is finished. There is a problem in that the manufacturing process is complicated because an additional process that needs to be removed again from the bottom of the semiconductor chip.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 비교적 넓은 히트스프레더상에 다수의 반도체칩을 접착한 채 나머지 제조 공정을 실시함으로써 방열성이 우수하고, 반도체칩의 손상을 방지하며, 자재 취급이 용이한 반도체패키지 및 그 제조 방법을 제공하는데 있다.The present invention has been made to solve the above-mentioned conventional problems, and excellent heat dissipation by preventing the damage to the semiconductor chip by carrying out the rest of the manufacturing process while adhering a plurality of semiconductor chips on a relatively wide heat spreader, The present invention provides a semiconductor package that is easy to handle materials and a method of manufacturing the same.

도1a 및 도1b는 종래의 반도체패키지 및 제조 상태를 도시한 단면도이다.1A and 1B are cross-sectional views showing a conventional semiconductor package and a manufacturing state.

도2a 및 도2b는 본 발명에 의한 반도체패키지를 도시한 단면도이다.2A and 2B are cross-sectional views showing a semiconductor package according to the present invention.

도3a 내지 도3g는 본 발명에 의한 반도체패키지의 제조 공정을 도시한 상태도이다.3A to 3G are state diagrams illustrating a manufacturing process of a semiconductor package according to the present invention.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

100'; 종래의 반도체패키지100 '; Conventional Semiconductor Package

100,101; 본 발명에 의한 반도체패키지 10; 반도체칩100,101; A semiconductor package 10 according to the present invention; Semiconductor chip

11; 입출력패드(I/O pad)11; I / O pad

20; 회로기판시트(Circuit board sheet)20; Circuit board sheet

21; 폴리이미드층(Polyimide layer) 22; 본드핑거(Bond finger)21; Polyimide layer 22; Bond finger

23; 연결부23; Connection

24; 솔더볼랜드(Solder ball land)24; Solder ball land

25; 커버코오트(Cover coat) 30; 도전성와이어25; Cover coat 30; Conductive Wire

40; 히트스프레더(Heat spreader) 41; 유닛요홈40; Heat spreader 41; Unit groove

50; 봉지재 60; 솔더볼50; Encapsulant 60; Solder ball

70,71; 접착제70,71; glue

80; 싱귤레이션툴(Singulation tool)80; Singulation tool

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 그 반도체칩의 저면 넓이보다 넓은 평판형으로서, 접착제가 개재되어 접착된 히트스프레더와; 상기 반도체칩의 상면에 접착된 접착제와; 상기 접착제 상면에 폴리이미드층이 접착되고, 상기 폴리이미드층상에는 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 상면이 커버코오트로 코팅되어 이루어진 회로기판시트와; 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 연결하는 도전성와이어와; 상기 반도체칩의 입출력패드, 도전성와이어 및 회로기판시트의 본드핑거 등을 외부 환경으로부터 보호하기 위해 그 상면에 봉지된 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 반도체칩의 신호를 외부로 입출력하는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the semiconductor package according to the present invention comprises: a semiconductor chip having a plurality of input / output pads formed on an upper surface thereof; A heat spreader on the bottom of the semiconductor chip, the plate being wider than the bottom of the semiconductor chip, the adhesive being interposed with an adhesive; An adhesive bonded to an upper surface of the semiconductor chip; The polyimide layer is bonded to the upper surface of the adhesive, the circuit pattern of the bond finger, the connecting portion and the solder borland is formed on the polyimide layer, the circuit board sheet is coated on the top surface except for the bond finger and solder borland Wow; Conductive wires connecting the input / output pads of the semiconductor chip and the bond fingers of the circuit board sheets; An encapsulant encapsulated on an upper surface of the semiconductor chip to protect the input / output pad, the conductive wire, the bond finger of the circuit board sheet, and the like from an external environment; It is characterized in that it comprises a solder ball fused to the solder ball land of the circuit board sheet to input and output the signal of the semiconductor chip to the outside.

여기서, 상기 봉지재는 반도체칩의 측면을 감싸며, 반도체칩의 저면 외주연인 히트스프레더 상면에까지 봉지될 수 있다.Here, the encapsulant surrounds the side surface of the semiconductor chip, and may be encapsulated up to the heat spreader upper surface which is an outer circumference of the bottom of the semiconductor chip.

또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 저면에 수직으로 교차함으로써 대략 바둑판 모양의 유닛요홈이 다수개 형성되어 있는 히트스프레더를 구비하는 단계와; 상면에 입출력패드가 형성된 다수의 반도체칩을 상기 히트스프레더의 유닛요홈이 형성된 면의 반대면에 접착제로 접착하는 단계와; 상기 반도체칩의 상면에 접착제를 개재하여 본드핑거, 연결부 및 솔더볼랜드 등의 회로패턴을 포함하는 회로기판시트를 접착하는 단계와; 상기 회로기판시트의 본드핑거와 반도체칩의 입출력패드를 도전성와이어로 본딩하는 단계와; 상기 반도체칩의 입출력패드, 도전성와이어 및 회로기판시트의 본드핑거 등으로 외부환경으로부터 보호하기 위해 그 상면에 봉지재를 봉지하는 단계와; 상기 회로기판시트의 솔더볼랜드에 솔더볼을 융착하는 단계와; 상기 히트스프레더를 싱귤레이션하여 낱개의 반도체패키지로 분리하는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the semiconductor package according to the present invention in order to achieve the above object is provided with a heat spreader having a plurality of substantially checkerboard unit grooves are formed by crossing perpendicular to the bottom surface; Bonding a plurality of semiconductor chips having input / output pads formed on an upper surface thereof to an opposite surface of the surface on which the unit grooves of the heat spreader are formed; Bonding a circuit board sheet including a circuit pattern, such as a bond finger, a connection part, and a solder ball land, through an adhesive to an upper surface of the semiconductor chip; Bonding the bond finger of the circuit board sheet and the input / output pad of the semiconductor chip with a conductive wire; Encapsulating an encapsulant on an upper surface of the semiconductor chip to protect it from an external environment with an input / output pad of the semiconductor chip, a conductive wire, and a bond finger of a circuit board sheet; Fusing the solder balls to the solder balls of the circuit board sheet; And singulating the heat spreader and separating the heat spreader into individual semiconductor packages.

여기서, 상기 봉지 단계는 반도체칩 저면의 외주연에 위치하는 히트스프레더 상면에까지 실시할 수 있다.Here, the encapsulation may be performed to the upper surface of the heat spreader located at the outer circumference of the bottom surface of the semiconductor chip.

또한 상기 싱귤레이션 단계는 봉지재 및 히트스프레더를 동시에 싱귤레이션 할 수 있으며, 이때 상기 히트스프레더가 용이하게 절단되도록 히트스프레더 저면의 유닛요홈을 따라서 싱귤레이션하는 것이 바람직하다.In addition, the singulation step may singulate the encapsulant and the heat spreader at the same time, and in this case, the heat spreader may be singulated along the unit groove of the bottom surface of the heat spreader so that the heat spreader is easily cut.

한편, 상기 히트스프레더상에 반도체칩을 접착하는 단계는 상황에 따라서는 반도체칩 상에 회로기판시트를 먼저 접착한 후 실시할 수 도 있다.On the other hand, the step of adhering the semiconductor chip on the heat spreader may be performed after adhering the circuit board sheet on the semiconductor chip first depending on the situation.

이와 같이 함으로써 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 반도체칩의 저면 전체에 히트스프레더가 접착되어 있음으로써 반도체칩의 작동중 발생하는 열이 상기 히트스프레더를 통하여 신속히 방출되어, 그 전기적 성능이 항상 최적으로 유지되도록 하며, 반도체칩의 상면 및 측면뿐만 아니라, 그 저면까지 외부와 차단됨으로써 반도체칩의 손상 위험이 최소화된다.In this way, according to the semiconductor package and the manufacturing method of the present invention, the heat spreader is adhered to the entire bottom surface of the semiconductor chip, so that heat generated during operation of the semiconductor chip is rapidly released through the heat spreader, and the electrical performance This is always maintained optimally, and the risk of damage to the semiconductor chip is minimized by blocking not only the top and side surfaces of the semiconductor chip, but also the bottom of the semiconductor chip.

또한 제조 공정중 다수의 반도체칩이 딱딱한 금속성의 히트스프레더에 접착된 채 이송 및 운반됨으로써 자재 취급이 용이해지며, 더불어 봉지 공정이 완료된 후에는 종래와 같이 반도체칩 저면에 접착된 테이프와 같은 이물질을 떼어내어야 하는 부가적인 공정이 필요없게 된다.In addition, as the semiconductor chips are transported and transported while being bonded to a hard metallic heat spreader during the manufacturing process, the material handling is easy, and after the sealing process is completed, foreign substances such as tape adhered to the bottom of the semiconductor chips are conventionally removed. There is no need for an additional process to remove.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

먼저 도2a 및 도2b는 본 발명에 의한 반도체패키지(100,101)를 도시한 단면도이다.2A and 2B are cross-sectional views illustrating semiconductor packages 100 and 101 according to the present invention.

중앙에 위치되는 반도체칩(10)은 그 입출력패드(11)로서 도2a에 도시된 바와 같이 에지패드(Edge pad)가 형성되어 있거나 또는 도2b에 도시된 바와 같이 센터패드(Center pad)가 형성된 것이 사용된다.The semiconductor chip 10 located at the center is an input / output pad 11 of which the edge pad is formed as shown in FIG. 2A or the center pad is formed as shown in FIG. 2B. Is used.

상기 반도체칩(10)의 저면에는 그 반도체칩(10)의 작동중 발생하는 열을 외부로 발산시키기 위해 상기 반도체칩(10)의 저면 넓이보다 더 넓은 평판형으로서, 접착제(71)로 히트스프레더(40)가 접착 및 고정되어 있다.The bottom surface of the semiconductor chip 10 is a flat plate wider than the bottom area of the semiconductor chip 10 in order to dissipate heat generated during operation of the semiconductor chip 10 to the outside, and is a heat spreader with an adhesive 71. 40 is bonded and fixed.

여기서, 상기 히트스프레더(40)는 바람직하기로 구리(Cu), 텅스텐(W), 니켈(Ni) 또는 이들의 합금을 이용한다. 또한 상기 히트스프레더(40)의 저면에는 일정두께의 니켈(Ni) 도금층(도시되지 않음)을 형성하여 히트스프레더(40)의 공기중 산화를 방지하도록 하였다.Here, the heat spreader 40 preferably uses copper (Cu), tungsten (W), nickel (Ni), or an alloy thereof. In addition, a nickel (Ni) plating layer (not shown) having a predetermined thickness is formed on the bottom of the heat spreader 40 to prevent oxidation of the heat spreader 40 in the air.

이어서, 상기 반도체칩(10)의 상면에는 그 입출력패드(11)를 덮지 않는 상태로 접착제(70)가 접착되어 있고, 그 접착제(70)의 상면에는 회로기판시트(20)가 접착되어 있다. 마찬가지로 상기 회로기판시트(20) 역시 입출력패드(11)를 덮지 않도록 디자인되어 있다. 여기서 상기 접착제(70)는 양면접착테이프 또는 에폭시를 사용한다.Subsequently, the adhesive 70 is bonded to the upper surface of the semiconductor chip 10 without covering the input / output pad 11, and the circuit board sheet 20 is adhered to the upper surface of the adhesive 70. Likewise, the circuit board sheet 20 is also designed not to cover the input / output pad 11. Here, the adhesive 70 uses a double-sided adhesive tape or epoxy.

상기 회로기판시트(20)는 최저면에 절연성의 폴리이미드층(21)이 위치하여 상기 접착제(70)에 접착되어 있고, 상기 폴리이미드층(21)상에는 도전성 바람직하기로는 구리박막으로서 본드핑거(22), 연결부(23) 및 솔더볼랜드(24)로 이루어지는 회로패턴이 형성되어 있으며, 상기 본드핑거(22) 및 솔더볼랜드(24)를 제외한 상면은 절연성의 커버코오트(25)로 코팅되어 있다.The circuit board sheet 20 has an insulating polyimide layer 21 on the lowest surface thereof and is bonded to the adhesive 70. On the polyimide layer 21, a conductive film, preferably a copper foil, 22), a circuit pattern consisting of the connecting portion 23 and the solder borland 24 is formed, the upper surface except for the bond finger 22 and the solder borland 24 is coated with an insulating cover coat (25). .

상기 반도체칩(10)의 입출력패드(11)는 회로기판시트(20)의 본드핑거(22)와 도전성와이어(30) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)로 연결됨으로써 반도체칩(10)의 입출력패드(11)가 회로기판시트(20)와 전기적으로 통전 가능하게 되어 있다.The input / output pad 11 of the semiconductor chip 10 is connected to the bond finger 22 and the conductive wire 30 of the circuit board sheet 20 by using gold wire or aluminum wire. The input / output pad 11 of the semiconductor chip 10 can be electrically energized with the circuit board sheet 20.

한편, 상기 반도체칩(10)의 입출력패드(11), 도전성와이어(30) 및 회로기판시트(20)의 본드핑거(22) 등은 외부의 먼지, 습기, 전기적 및 기계적 부하로부터 보호되도록, 그 상면이 봉지재(50)로 봉지되어 있다. 물론 봉지 상태는 도2a에 도시된 바와 같이 반도체칩(10)이 입출력패드(11)로서 에지패드를 갖는 경우에는 봉지재(50)가 반도체칩(10)의 측면을 감싸면서 저면의 히트스프레더(40) 상면에까지 봉지되어 있고, 도2b에 도시된 바와 같이 반도체칩(10)이 입출력패드(11)로서 센터패드를 갖는 경우에는 반도체칩(10)의 상부에만 봉지재(50)가 봉지되어 있다.Meanwhile, the input / output pad 11, the conductive wire 30, and the bond finger 22 of the circuit board sheet 20 of the semiconductor chip 10 may be protected from external dust, moisture, electrical and mechanical loads. The upper surface is sealed with the sealing material 50. Of course, in the encapsulation state, as shown in FIG. 2A, when the semiconductor chip 10 has an edge pad as the input / output pad 11, the encapsulant 50 surrounds the side surface of the semiconductor chip 10 while the heat spreader ( 40) It is sealed to the upper surface, and as shown in FIG. 2B, when the semiconductor chip 10 has a center pad as the input / output pad 11, the encapsulant 50 is sealed only on the upper portion of the semiconductor chip 10. .

여기서 상기 봉지재(50)는 금형을 이용하여 봉지 작업을 실시하는 에폭시몰딩컴파운드(Epoxy molding compound)나, 디스펜서(Dispenser)를 이용하여 봉지 작업을 실시하는 액상봉지재(50)(Glop top)를 이용한다.Here, the encapsulant 50 includes an epoxy molding compound for encapsulating using a mold or a liquid encapsulant 50 for performing encapsulation using a dispenser. I use it.

또한 상기 회로기판시트(20)의 솔더볼랜드(24)에는 납(Pb) 및 주석(Sn)으로 이루어진 솔더볼(60)이 융착됨으로서 반도체칩(10)의 입출력패드(11)가 상기 솔더볼(60)까지 통전 가능하게 되어 있으며, 상기 솔더볼(60)은 차후 마더보드에 실장됨으로써 반도체칩(10)과 마더보드가 소정의 전기적 신호를 주고받을 수 있게 된다.In addition, the solder ball 60 made of lead (Pb) and tin (Sn) is fused to the solder ball land 24 of the circuit board sheet 20, so that the input / output pad 11 of the semiconductor chip 10 is the solder ball 60. The solder ball 60 is mounted on the motherboard later, so that the semiconductor chip 10 and the motherboard can exchange predetermined electrical signals.

한편, 도3a 내지 도3g는 본 발명에 의한 반도체패키지(100,101)의 제조 공정을 도시한 상태도이며, 여기서는 반도체칩(10)이 입출력패드(11)로서 에지패드를 갖든지 센터패드를 갖든지 간에 그 제조 공정은 모두 유사하므로, 에지패드를 갖는 경우에 한하여 설명하기로 한다.3A to 3G are state diagrams illustrating a manufacturing process of the semiconductor packages 100 and 101 according to the present invention. Herein, whether the semiconductor chip 10 has an edge pad or a center pad as the input / output pad 11 is shown. Since the manufacturing processes are similar, only the case having the edge pad will be described.

먼저, 저면에 상호 수직 또는 십자형으로 교차하여 대략 바둑판 모양의 유닛요홈(41)이 다수개 형성되어 있는 히트스프레더(40)를 구비한다.(도3a)First, a heat spreader 40 having a plurality of unit grooves 41 having a substantially checkerboard shape is formed on the bottom surface and intersected with each other perpendicularly or crosswise (FIG. 3A).

여기서 상기 유닛요홈(41)의 크기는 대략 차후 부착되는 반도체칩(10)의 저면 넓이보다 약간 넓게 형성되어 있으며, 형성 방법은 통상적인 화학적 에칭(Etching), 기계적 스탬핑(Stamping) 또는 레이저(Laser) 등을 이용한다.Here, the size of the unit recess 41 is formed to be slightly wider than the width of the bottom surface of the semiconductor chip 10 attached later, and the forming method is conventional chemical etching, mechanical stamping, or laser. Etc.

이어서, 상면에 입출력패드(11)가 형성된 다수의 반도체칩(10)을 상기 히트스프레더(40)의 유닛요홈(41)이 형성된 면의 반대면에 접착제(71)를 개재하여 접착한다.(도3b)Subsequently, the plurality of semiconductor chips 10 having the input / output pads 11 formed thereon are adhered to the surface opposite to the surface on which the unit recess 41 of the heat spreader 40 is formed via the adhesive 71. 3b)

이어서, 상기 반도체칩(10)의 상면에 접착제(70)를 개재하되, 입출력패드(11)가 덮혀지지 않도록 하며, 본드핑거(22), 연결부(23) 및 솔더볼랜드(24) 등의 회로패턴을 포함하는 회로기판시트(20)를 상기 접착제(70)상에 접착한다.(도3c)Subsequently, the adhesive 70 is interposed on the upper surface of the semiconductor chip 10 to prevent the input / output pad 11 from being covered, and circuit patterns such as the bond finger 22, the connection part 23, and the solder ball land 24. The circuit board sheet 20 including the adhesive is bonded onto the adhesive 70. (Fig. 3c)

이어서, 상기 회로기판시트(20)의 본드핑거(22)와 반도체칩(10)의 입출력패드(11)는 도전성와이어(30) 바람직하기로는 골드와이어 또는 알루미늄와이어 등을 이용하여 서로 본딩시킨다.(도3d)Subsequently, the bond finger 22 of the circuit board sheet 20 and the input / output pad 11 of the semiconductor chip 10 are bonded to each other using a conductive wire 30, preferably a gold wire or an aluminum wire. 3d)

이어서, 상기 반도체칩(10)의 입출력패드(11), 도전성와이어(30) 및 회로기판시트(20)의 본드핑거(22) 등이 외부 환경으로부터 보호될 수 있도록, 그 상면을 봉지재(50) 즉, 에폭시몰딩 컴파운드나 액상봉지재(50)를 이용하여 봉지한다.(도3e)Subsequently, the upper surface of the encapsulant 50 may be protected so that the input / output pad 11, the conductive wire 30, and the bond finger 22 of the circuit board sheet 20 may be protected from the external environment. That is, it is encapsulated using an epoxy molding compound or a liquid encapsulant 50 (Fig. 3e).

이때 상기 봉지재(50)는 반도체칩(10) 저면 외주연에 위치하는 히트스프레더(40) 상면에까지 충진함으로써 반도체칩(10)의 측면까지 봉지하게 된다. 물론, 도2b에서와 같이 반도체칩(10)이 센터패드를 갖는 경우에는 반도체칩(10)의 상면에만 봉지재(50)가 봉지된다.At this time, the encapsulant 50 is filled up to the upper surface of the heat spreader 40 positioned at the outer circumference of the bottom surface of the semiconductor chip 10 to encapsulate the side surface of the semiconductor chip 10. Of course, when the semiconductor chip 10 has a center pad as shown in FIG. 2B, the encapsulant 50 is encapsulated only on the upper surface of the semiconductor chip 10.

이어서, 상기 회로기판시트(20)의 솔더볼랜드(24)에는 끈끈한 플럭스(Flux)를 돗팅하여 솔더볼(60)을 가접착(假接着)시킨 후, 고온의 퍼니스(Furnace)에 투입함으로써 솔더볼(60)이 솔더볼랜드(24)에 융착되도록 한다.(도3f)Subsequently, the solder ball 60 is temporarily attached to the solder ball land 24 of the circuit board sheet 20 by attaching a sticky flux to the solder ball land 24, and then the solder ball 60 is put into a high temperature furnace. ) Is welded to the solder ball land 24 (FIG. 3F).

마지막으로, 상기 히트스프레더(40)를 싱귤레이션툴(80) 바람직하기로는 소잉블레이드(Sawing blade), 펀치(Punch) 또는 레이저에 의해 낱개의 반도체패키지(100)로 분리한다.(도3g)Finally, the heat spreader 40 is separated into a single semiconductor package 100 by means of a singing blade 80, preferably a sawing blade, a punch or a laser (FIG. 3G).

이때, 도3g에서와 같이 상기 히트스프레더(40)상에 봉지재(50)가 위치하는 경우에는 봉지재(50) 및 히트스프레더(40)를 동시에 싱귤레이션하게 되지만, 도2b에서와 같은 센터패드를 갖는 경우에는 히트스프레더(40)만을 싱귤레이션하게 된다.At this time, when the encapsulant 50 is positioned on the heat spreader 40 as shown in FIG. 3g, the encapsulant 50 and the heat spreader 40 are simultaneously regulated, but the center pad as shown in FIG. In the case of having only the heat spreader 40 is singulated.

또한 상기 싱귤레이션 단계에서는 금속성의 히트스프레더(40)가 용이하게 절단될 수 있도록 히트스프레더(40) 저면의 유닛유홈을 따라서 싱귤레이션하게 된다.In the singulation step, the metal heat spreader 40 is singulated along the unit groove of the bottom surface of the heat spreader 40 so that the metal heat spreader 40 can be easily cut.

한편, 상기의 설명에서는 히트스프레더(40)상에 다수의 반도체칩(10)을 접착한 후 나머지 제조공정을 실시하였지만, 먼저 회로기판시트(20) 저면에 접착제(70)를 이용하여 다수의 반도체칩(10)을 접착한 후 반도체칩(10)의 저면에 접착제(71)를 개재하여 상기와 같은 대략 판상의 히트스프레더(40)를 접착하여 나머지 제조 공정을 실시할 수도 있다.Meanwhile, in the above description, the plurality of semiconductor chips 10 are adhered to the heat spreader 40 and the remaining manufacturing processes are performed. However, first, a plurality of semiconductors are used by using the adhesive 70 on the bottom surface of the circuit board sheet 20. After adhering the chip 10, the remaining plate-like heat spreader 40 may be adhered to the bottom surface of the semiconductor chip 10 via an adhesive 71 to perform the remaining manufacturing process.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명이 범주와 사상을 벗어나지 않는 범위내에서 여러 가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modifications may be made without departing from the scope and spirit of the present invention.

따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 반도체칩의 저면 전체에 히트스프레더가 접착되어 있음으로써 반도체칩의 작동중 발생하는 열이 상기 히트스프레더를 통하여 외부로 신속히 방출되어, 그 전기적 성능이 항상 최적으로 유지되도록 하며, 또한 반도체칩의 상면 및 측면뿐만 아니라, 그 저면까지 외부와 차단됨으로써 반도체칩의 손상 위험이 최소화되는 효과가 있다.Therefore, according to the semiconductor package and the manufacturing method thereof according to the present invention, the heat spreader is adhered to the entire bottom surface of the semiconductor chip so that heat generated during operation of the semiconductor chip is quickly released to the outside through the heat spreader, and the electrical performance This is to be optimally maintained at all times, and the risk of damage to the semiconductor chip is minimized by blocking not only the top and side surfaces of the semiconductor chip, but also the bottom of the semiconductor chip.

또한 제조 공정중 다수의 반도체칩이 딱딱한 금속성의 히트스프레더에 접착된 채 이송 및 운반됨으로써 자재 취급이 용이해지며, 봉지 공정이 완료된 후 종래와 같이 반도체칩 저면의 테이프와 같은 이물질을 떼어내어야 하는 부가적인 공정이 필요없게 되어 제조 공정이 간단해지는 효과가 있다.In addition, as the semiconductor chips are transported and transported while being bonded to a hard metallic heat spreader during the manufacturing process, materials handling is easy, and after the encapsulation process is completed, foreign materials such as tape on the bottom of the semiconductor chip must be removed. There is no need for a conventional process, thereby simplifying the manufacturing process.

Claims (8)

상면에 다수의 입출력패드가 형성된 반도체칩과;A semiconductor chip having a plurality of input / output pads formed on an upper surface thereof; 상기 반도체칩의 저면에 그 반도체칩의 저면 넓이보다 넓은 평판형으로서, 접착제가 개재되어 접착된 히트스프레더와;A heat spreader on the bottom of the semiconductor chip, the plate being wider than the bottom of the semiconductor chip, the adhesive being interposed with an adhesive; 상기 반도체칩의 상면에 접착된 접착제와;An adhesive bonded to an upper surface of the semiconductor chip; 상기 접착제 상면에 폴리이미드층이 접착되고, 상기 폴리이미드층상에는 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 상면이 커버코오트로 코팅되어 이루어진 회로기판시트와;The polyimide layer is bonded to the upper surface of the adhesive, the circuit pattern of the bond finger, the connecting portion and the solder borland is formed on the polyimide layer, the circuit board sheet is coated on the top surface except for the bond finger and solder borland Wow; 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 연결하는 도전성와이어와;Conductive wires connecting the input / output pads of the semiconductor chip and the bond fingers of the circuit board sheets; 상기 반도체칩의 입출력패드, 도전성와이어 및 회로기판시트의 본드핑거 등을 외부 환경으로부터 보호하기 위해 그 상면에 봉지된 봉지재와;An encapsulant encapsulated on an upper surface of the semiconductor chip to protect the input / output pad, the conductive wire, the bond finger of the circuit board sheet, and the like from an external environment; 상기 회로기판시트의 솔더볼랜드에 융착되어 반도체칩의 신호를 외부로 입출력하는 솔더볼을 포함하여 이루어진 반도체패키지.A semiconductor package comprising a solder ball fused to the solder ball land of the circuit board sheet to input and output signals of the semiconductor chip to the outside. 제1항에 있어서, 상기 봉지재는 반도체칩의 측면을 감싸며, 반도체칩의 저면 외주연인 히트스프레더 상면까지 봉지하는 것을 특징으로 하는 반도체패키지.The semiconductor package of claim 1, wherein the encapsulant encapsulates a side surface of the semiconductor chip and encapsulates the upper surface of the heat spreader, which is an outer circumference of the bottom surface of the semiconductor chip. 대략 판상의 히트스프레더를 구비하는 단계와;Providing a substantially plate-shaped heat spreader; 상면에 입출력패드가 형성된 다수의 반도체칩을 상기 히트스프레더 일면에 접착제로 접착하는 단계와;Bonding a plurality of semiconductor chips having an input / output pad formed on an upper surface thereof with an adhesive to one surface of the heat spreader; 상기 반도체칩의 상면에 접착제를 개재하여 본드핑거, 연결부 및 솔더볼랜드 등의 회로패턴을 포함하는 회로기판시트를 접착하는 단계와;Bonding a circuit board sheet including a circuit pattern, such as a bond finger, a connection part, and a solder ball land, through an adhesive to an upper surface of the semiconductor chip; 상기 회로기판시트의 본드핑거와 반도체칩의 입출력패드를 도전성와이어로 본딩하는 단계와;Bonding the bond finger of the circuit board sheet and the input / output pad of the semiconductor chip with a conductive wire; 상기 반도체칩의 입출력패드, 도전성와이어 및 회로기판시트의 본드핑거 등을 외부환경으로부터 보호하기 위해 그 상면에 봉지재를 봉지하는 단계와;Encapsulating an encapsulant on an upper surface of the semiconductor chip to protect the input / output pad, the conductive wire, and the bond finger of the circuit board sheet from the external environment; 상기 회로기판시트의 솔더볼랜드에 솔더볼을 융착하는 단계와;Fusing the solder balls to the solder balls of the circuit board sheet; 상기 히트스프레더를 싱귤레이션하여 낱개의 반도체패키지로 분리하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.And a step of singulating the heat spreader and separating the heat spreader into individual semiconductor packages. 제3항에 있어서, 상기 히트스프레더 구비 단계는 일면에 수직으로 교차하여 대략 바둑판 모양의 유닛요홈(41)을 다수개 형성하여 구비하는 것을 특징으로 하는 반도체패키지의 제조 방법.The method of manufacturing a semiconductor package according to claim 3, wherein the step of providing the heat spreader comprises a plurality of unit grooves (41) having a substantially checkerboard shape crossing vertically on one surface. 제3항에 있어서, 상기 봉지 단계는 반도체칩 저면의 외주연에 위치하는 히트스프레더 상면에까지 실시하는 것을 특징으로 하는 반도체패키지의 제조 방법.The method of claim 3, wherein the encapsulation is performed on an upper surface of a heat spreader positioned at an outer circumference of a bottom surface of the semiconductor chip. 제3항에 있어서, 상기 싱귤레이션 단계는 봉지재 및 히트스프레더를 동시에 소잉하여 이루어지는 것을 특징으로 하는 반도체패키지의 제조 방법.The method of claim 3, wherein the singulation step is performed by simultaneously sawing the encapsulant and the heat spreader. 제3항에 있어서, 상기 히트스프레더상에 반도체칩을 접착하는 단계는 반도체칩 상에 회로기판시트를 접착한 후 실시하는 것을 특징으로 하는 반도체패키지의 제조 방법.The method of claim 3, wherein the bonding of the semiconductor chip on the heat spreader is performed after adhering the circuit board sheet on the semiconductor chip. 제3항 또는 제6항 중 어느 한 항에 있어서, 상기 싱귤레이션 단계는 히트스프레더가 용이하게 절단되도록 히트스프레더 저면에 미리 유닛요홈이 형성된 것을 이용하고, 상기 유닛요홈을 따라서 싱귤레이션함을 특징으로 하는 반도체패키지의 제조 방법.The method according to any one of claims 3 to 6, wherein the singulation step uses a unit groove formed on the bottom surface of the heat spreader so that the heat spreader is easily cut, and singulates along the unit groove. A method for producing a semiconductor package.
KR1019980055911A 1998-12-17 1998-12-17 Semiconductor Package and Manufacturing Method KR100308393B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055911A KR100308393B1 (en) 1998-12-17 1998-12-17 Semiconductor Package and Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055911A KR100308393B1 (en) 1998-12-17 1998-12-17 Semiconductor Package and Manufacturing Method

Publications (2)

Publication Number Publication Date
KR20000040323A KR20000040323A (en) 2000-07-05
KR100308393B1 true KR100308393B1 (en) 2001-12-17

Family

ID=19563554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055911A KR100308393B1 (en) 1998-12-17 1998-12-17 Semiconductor Package and Manufacturing Method

Country Status (1)

Country Link
KR (1) KR100308393B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098186A (en) * 1995-06-22 1997-01-10 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
KR19980083734A (en) * 1997-05-17 1998-12-05 김영환 Thin Film Ball Grid Array Package with Improved Thermal Dissipation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098186A (en) * 1995-06-22 1997-01-10 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
KR19980083734A (en) * 1997-05-17 1998-12-05 김영환 Thin Film Ball Grid Array Package with Improved Thermal Dissipation

Also Published As

Publication number Publication date
KR20000040323A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
JP5227501B2 (en) Stack die package and method of manufacturing the same
KR100260997B1 (en) Semiconductor package
JP3032964B2 (en) Ball grid array semiconductor package and manufacturing method
US6790710B2 (en) Method of manufacturing an integrated circuit package
KR100347706B1 (en) New molded package having a implantable circuits and manufacturing method thereof
US6830955B2 (en) Semiconductor package and method for manufacturing the same
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US20020140065A1 (en) Semiconductor package and method for manufactruing the same
KR100265566B1 (en) Ship stack package
US5757068A (en) Carrier film with peripheral slits
US11469156B2 (en) Semiconductor package for discharging heat generated by semiconductor chip
JPS6042620B2 (en) Semiconductor device encapsulation
US6576988B2 (en) Semiconductor package
US6339253B1 (en) Semiconductor package
KR100308393B1 (en) Semiconductor Package and Manufacturing Method
KR100401018B1 (en) attaching method of wafer for semiconductor package
KR100388287B1 (en) back grinding method of wafer and semiconductor package thereof and its manufacturing method
KR100437821B1 (en) semiconductor package and metod for fabricating the same
KR100549312B1 (en) Semiconductor package and its manufacturing method
KR100712499B1 (en) Multi chip package increasing efficiency of heat dissipation and method for manufacturing the same
KR100388293B1 (en) Semiconductor package
KR100533762B1 (en) Semiconductor package
KR20060006431A (en) Chip package having improved heat dissipating ability

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150812

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 17

EXPY Expiration of term