KR100305892B1 - Survival Memory Circuit in Cable Modem Decoder - Google Patents
Survival Memory Circuit in Cable Modem Decoder Download PDFInfo
- Publication number
- KR100305892B1 KR100305892B1 KR1019980052666A KR19980052666A KR100305892B1 KR 100305892 B1 KR100305892 B1 KR 100305892B1 KR 1019980052666 A KR1019980052666 A KR 1019980052666A KR 19980052666 A KR19980052666 A KR 19980052666A KR 100305892 B1 KR100305892 B1 KR 100305892B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- exclusive
- gates
- cable modem
- bits
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2801—Broadband local area networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Communication Control (AREA)
Abstract
본 발명은 케이블 모뎀에 관한 것으로, 케이블 모뎀이 CMTS로부터 데이터를 다운로드하여 디코딩할 때 트렐리스 디코딩(trellis decoding)을 위한 역추적(traceback)을 실행하는 서바이벌 메모리(Survival Memory)의 회로를 스펙(spec.)에 맞추어 설계한 케이블 모뎀 디코더의 서바이벌 메모리 회로를 제공하는데 그 목적이 있다.The present invention relates to a cable modem, comprising a circuit of Survival Memory that performs a traceback for trellis decoding when the cable modem downloads and decodes data from the CMTS. It is an object of the present invention to provide a survival memory circuit of a cable modem decoder designed according to the specification.
이와같은 목적은 입력되는 I(또는 Q)신호의 16비트 값을 쉬프트시켜 저장하는 소정 갯수의 레지스터(310-1,310-2,...,310-D-1,310-D); 각 스텝의 입력 스테이트값을 저장하는 입력버퍼(330-1,...,330-D); 상기 입력버퍼(330-1,...,330-D)에 저장된 스테이트값에 의해 상기 각 레지스터(310-1,310-2,...,310-D-1,310-D)의 출력을 선택적으로 인가받는 멀티플렉서(320-1,...,32-D); 상기 입력버퍼(330-1,...,330-D)에 저장된 스테이트값의 세번째와 네번째 비트를 인가받아 이를 연산하는 익스클루시브 오아 게이트(340-1,...,340-D); 상기 입력버퍼(330-1,...,330-D)에 저장된 스테이트값의 첫번째와 두번째 비트를 인가받아 이를 연산하는 익스클루시브 오아 게이트(350-1,...,350-D); 상기 익스클루시브 오아 게이트(340-1,...,340-D)의 각 출력과 익스클루시브 오아 게이트(350-1,...,350-D)의 각 출력을 인가받아 이를 연산하는 익스클루시브 오아 게이트(360-1,...,360-D); 상기 멀티플렉서(320-1,...,320-D)의 각 출력과 익스클루시브 오아 게이트(350-1,...,350-D)의 각 출력을 인가받아 이를 연산하는 익스클루시브 오아 게이트(370-1,...,370-D); 상기 입력버퍼(330-1,...,330-D)의 하위 3비트를 입력받아 상위 3비트로 저장하고, 상기 익스클루시브 오아 게이트(370-1,...,370-D)의 출력을 하위 1비트로 하여 이를 저장한 다음 출력하는 출력버퍼(380-1,...,380-D)로 구성됨으로써 달성된다.This purpose is to provide a predetermined number of registers 310-1, 310-2, ..., 310-D-1, 310-D for shifting and storing a 16-bit value of an input I (or Q) signal; Input buffers 330-1, ..., 330-D which store input state values of each step; The output of each of the registers 310-1, 310-2, ..., 310-D-1, 310-D is selectively applied by the state values stored in the input buffers 330-1, ..., 330-D. Receiving multiplexers 320-1, ..., 32-D; Exclusive ora gates 340-1,..., 340 -D that receive the third and fourth bits of the state value stored in the input buffers 330-1,. An exclusive oar gate 350-1,..., 350 -D that receives the first and second bits of the state value stored in the input buffers 330-1,. Each output of the exclusive oar gates 340-1,..., 340 -D and each output of the exclusive oar gates 350-1,. Exclusive ora gates 360-1, ..., 360-D; Exclusive ora to receive each output of the multiplexer (320-1, ..., 320-D) and each output of the exclusive oar gate (350-1, ..., 350-D) Gates 370-1, ..., 370-D; The lower 3 bits of the input buffers 330-1, ..., 330-D are received and stored as the upper 3 bits, and the outputs of the exclusive ora gates 370-1, ..., 370-D are output. Is achieved by configuring an output buffer (380-1, ..., 380-D) which stores and outputs it as the lower 1 bit.
Description
본 발명은 케이블 모뎀에 관한 것으로, 특히 다운로드 데이터를 디코딩할 때의 서바이벌 메모리(Survival Memory)의 회로를 스펙(spec.)에 맞추어 설계한 케이블 모뎀 디코더의 서바이벌 메모리 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cable modem, and more particularly to a survival memory circuit of a cable modem decoder in which a circuit of a surviving memory when decoding download data is designed in accordance with a spec.
현재 가정이나 사무실등에서 컴퓨터를 이용하여 수많은 정보를 습득하기 위한 방법으로 컴퓨터 통신을 적극적으로 이용하고 있다.Currently, computer communication is actively used as a method for acquiring a lot of information using a computer at home or office.
이러한 컴퓨터 통신을 통해 텍스트 정보는 물론 영상 정보, 음성 정보등을 습득할 수 있고, 또한 필요로 하는 정보를 상대방과의 통신에 의하여 주고 받을 수 있게 되었다.Through such computer communication, it is possible to acquire not only text information but also image information, audio information, and the like, and to send and receive necessary information by communication with a counterpart.
더 나아가서는 상대방과 직접 얼굴을 대면하면서 통신을 행할 수 있는 화상 통신까지 발전하게 되었고, 향후 주문형 비디오(Video On Demand)등의 영역까지 확장된다.Furthermore, video communication that can communicate while face-to-face with the other party has been developed, and in the future, it will be extended to areas such as video on demand.
현재 가장 폭넓게 사용되고 있는 컴퓨터 통신의 방안으로는 도 1 에 도시한 바와같이, 컴퓨터(100)에 아날로그 모뎀(110)을 내장 또는 외장하여 전화선(120)을 통해 전화국(130)에 연결하고, 그 전화국(130)은 통신 서비스를 담당하는 서비스 회사로 연결되어 통신이 행해진다.As one of the most widely used computer communication schemes, as shown in FIG. 1, an analog modem 110 is built in or external to the computer 100 and connected to the telephone station 130 through the telephone line 120. 130 is connected to a service company in charge of a communication service to perform communication.
즉, 사용자가 컴퓨터 통신을 원하고자 컴퓨터(100)를 통해 서비스 회사의 전화번호를 입력하게 되면, 아날로그 모뎀(110)은 이를 다이얼링하여 전화선(120)을 통해 전화국(130)에 전화번호를 송출하게 된다.That is, when the user enters the telephone number of the service company through the computer 100 in order to communicate with the computer, the analog modem 110 dials it and transmits the telephone number to the telephone station 130 through the telephone line 120. do.
전화국(130)은 사용자가 다이얼링한 전화번호에 해당하는 통신 서비회사에 접속시켜 컴퓨터(100)와 서비스 회사간에 회선을 연결하게 되는 것이다.The telephone station 130 connects a line between the computer 100 and the service company by connecting to a communication service company corresponding to the telephone number dialed by the user.
이후, 사용자가 송신하고자 하는 데이터를 컴퓨터(100)를 통해 입력하면, 아날로그 모뎀(110)은 이를 아날로그 신호로 변환하여 전화선(120)을 통해 전화국(130)으로 송신한다.Then, when the user inputs the data to be transmitted through the computer 100, the analog modem 110 converts it into an analog signal and transmits it to the telephone station 130 through the telephone line 120.
그러므로, 전화국(130)은 통신 서비스 회사로 사용자로부터 입력되는 데이터를 송신하여 다른 사용자와 접속시키게 된다.Therefore, the telephone station 130 transmits data input from the user to the communication service company to connect with other users.
한편, 사용자가 상대방으로부터의 데이터를 수신받는 경우 전화국(130)과 연결된 전화선(120)을 통해 아날로그 모뎀(110)이 데이터를 수신받은 다음, 수신된 데이터를 디지털 신호로 변환함으로써 사용자가 컴퓨터(100)를 통해 수신된 데이터를 확인할 수 있게 된다.Meanwhile, when the user receives data from the other party, the analog modem 110 receives the data through the telephone line 120 connected to the telephone station 130, and then converts the received data into a digital signal so that the user can enter the computer 100. ), You can check the received data.
그런데, 이와같이 아날로그 모뎀(110)을 이용하여 전화선(130)을 통해 통신을 행하는 경우에 그 통신속도가 한정되어 많은 양의 데이터를 빠르게 주고 받을 수 있는데는 많은 제약이 따르게 된다.By the way, when performing the communication through the telephone line 130 using the analog modem 110 as described above, the communication speed is limited, so that a large amount of data can be quickly exchanged, and there are many restrictions.
즉, 전화선(130)을 통해 데이터를 송수신할 수 있는 최고 속도는 그 특성상 56kbps가 한계이므로, 영상 정보 특히 향후 주문형 비디오등의 데이터를 주고 받을 때 지연되는 시간이 증대되므로 서비스 자체가 불가능한 문제점이 발생한다.That is, the maximum speed that can transmit and receive data through the telephone line 130 is 56kbps is limited because of its characteristics, so the delay time is increased when sending and receiving video information, especially on-demand video, such as the service itself is impossible do.
따라서, 이러한 문제점을 해결하고자 하여 최근에는 케이블 모뎀(Cable Modem)에 의한 통신 방안이 강구되고 있다.Therefore, in order to solve such a problem, a communication scheme using a cable modem has recently been devised.
케이블 모뎀은 고속의 전용 케이블과 연결되는 것으로, 일예를 들어 현재 가정등에서 시청하고 있는 케이블 텔레비젼의 전용 케이블등을 이용하여 통신을 행할 수 있게 되는 것이다.The cable modem is connected to a high-speed dedicated cable, for example, to be able to communicate by using a dedicated cable of a cable television currently being watched at home.
도 2 는 이러한 케이블 모뎀을 이용한 통신 상태를 설명하기 위한 개략도로서, CMTS(Cable Modem Termination System)(240)과 케이블 모뎀(220)은 케이블(230)로 연결되고, 상기 케이블 모뎀(220)과 컴퓨터(200-1, 200-2,...,200-n)는 에더넷 버스(210)로 연결된다.2 is a schematic diagram illustrating a communication state using the cable modem. A cable modem termination system (CMTS) 240 and a cable modem 220 are connected by a cable 230, and the cable modem 220 and the computer are connected to each other. 200-1, 200-2,..., 200-n are connected to the Ethernet bus 210.
먼저, 컴퓨터(200-1, 200-2,...,200-n)로부터 에더넷 버스(210)을 통하여 케이블 모뎀(220)으로 데이터를 송신 즉 업 로드하는 경우에 대하여 설명하면, 컴퓨터(200-1)에서 업로드할 데이터 페킷을 에더넷 버스(210)상으로 올린 다음 이를 다시 수신받게 된다.First, a description will be given of the case where data is transmitted from, or uploaded to, the cable modem 220 from the computers 200-1, 200-2, ..., 200-n via the Ethernet bus 210. The data packet to be uploaded from 200-1) is uploaded onto the Ethernet bus 210 and then received again.
이렇게 송신한 데이터 패킷을 다시 수신받는 과정중에 그 송신된 데이터 패킷과 수신된 데이터 패킷에 에러가 발생하였으면 이는 에더넷 버스(210)를 통하여 다른 컴퓨터(200-2,...,200-n)가 현재 데이터 패킷을 업로드하는 경우가 된다.If an error occurs in the transmitted data packet and the received data packet during the process of receiving the transmitted data packet again, it is transmitted through the Ethernet bus 210 to another computer (200-2, ..., 200-n). Is the case of uploading the current data packet.
즉, 만일 컴퓨터(200-2)에서 먼저 데이터 패킷을 에더넷 버스(210)로 업로드하였다면 컴퓨터(200-2)가 마스터가 되고 다른 컴퓨터(200-2,...,200-n)는 슬레이브가 되어 컴퓨터(200-2)가 우선권을 갖게되는 것이다.That is, if the computer 200-2 first uploaded a data packet to the Ethernet bus 210, the computer 200-2 becomes the master and the other computers 200-2, ..., 200-n are slaves. Computer 200-2 has priority.
따라서, 상기 컴퓨터(200-2)가 하나의 데이터 패킷의 업로드를 완료하면 컴퓨터(200-1)가 마스터가 되고, 컴퓨터(200-2)는 슬레이브가 된다.Therefore, when the computer 200-2 completes uploading one data packet, the computer 200-1 becomes a master and the computer 200-2 becomes a slave.
다시말하면, 컴퓨터(200-1, 200-2,...,200-n)에서 케이블 모뎀(220)으로 에더넷 버스(210)를 이용하여 데이터를 전송하는 경우에 DMA(Direct Memory Access) 방식을 사용하여 데이터를 전송한다는 것이다.In other words, the direct memory access (DMA) method in the case of transmitting data using the Ethernet bus 210 from the computer (200-1, 200-2, ..., 200-n) to the cable modem 220 Is to transfer data using.
그러므로 케이블 모뎀(220)는 에더넷 버스(210)상에 올려진 데이터를 패킷 단위로 케이블(230)을 통해 CMTS(240)로 전송하는 것이다.Therefore, the cable modem 220 transmits the data loaded on the Ethernet bus 210 to the CMTS 240 through the cable 230 in packet units.
한편, CMTS(240)로부터 데이터를 수신받는 경우에 대하여 설명하면, 케이블 모뎀(220)은 케이블(230)을 통해 수신받은 데이터를 패킷 단위로 에더넷 버스(210)상으로 올리게 된다.In the meantime, the case where the data is received from the CMTS 240 will be described. The cable modem 220 uploads the data received through the cable 230 onto the Ethernet bus 210 in units of packets.
컴퓨터(200-1, 200-2,...,200-n)는 상기 에더넷 버스(210)상으로 올려진 데이터 패킷의 헤더를 분석하여 자신의 데이터인지를 판단하게 되는데, 만일 인터넷 통신을 행하는 경우 IP 어드레스(Internet Protocol address)를 비교하여 자신의 어드레스와 동일하면 이를 수신하고, 동일하지 않으면 이를 거부하게 된다.Computers 200-1, 200-2, ..., 200-n analyze the headers of the data packets loaded on the Ethernet bus 210 to determine whether they are their own data. In case of doing so, IP address (Internet Protocol address) is compared, and if it is the same as its own address, it is received.
이렇게 수신된 데이터는 디코더(도시하지 않음)에 의해 디코딩되어 원래의 신호로 복원되는 것이다.The data thus received is decoded by a decoder (not shown) and restored to the original signal.
본 발명은, 케이블 모뎀이 CMTS로부터 데이터를 다운로드하여 디코딩할 때 트렐리스 디코딩(trellis decoding)을 위한 역추적(traceback)을 실행하는 서바이벌 메모리(Survival Memory)의 회로를 스펙(spec.)에 맞추어 설계한 케이블 모뎀 디코더의 서바이벌 메모리 회로를 제공하는데 그 목적이 있다.The present invention is directed to a circuit of Survival Memory that performs traceback for trellis decoding when the cable modem downloads and decodes data from the CMTS. The purpose is to provide a survival memory circuit of the designed cable modem decoder.
도 1 은 일반적인 전화선을 이용한 아날로그 모뎀의 통신 상태를 설명하기 위한 도.1 is a diagram for explaining a communication state of an analog modem using a general telephone line.
도 2 는 일반적인 케이블 모뎀을 이용한 통신 상태를 설명하기 위한 개략도.2 is a schematic diagram for explaining a communication state using a general cable modem.
도 3 은 본 발명 케이블 모뎀 디코더의 서바이벌 메모리 회로를 나타낸 도.3 is a diagram showing a survival memory circuit of the cable modem decoder of the present invention;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
310 : 레지스터 320 : 멀티플렉서310: Register 320: Multiplexer
330,380 : 버퍼330,380: Buffer
340,350,360,370 : 익스클루시브 오아 게이트340,350,360,370: Exclusive Oa Gate
본 발명 케이블 모뎀 디코더의 서바이벌 메모리 회로는 도 3 에 도시한 바와같이, 입력되는 I(또는 Q)신호의 16비트 값을 쉬프트시켜 저장하는 소정 갯수의 레지스터(310-1,310-2,...,310-D-1,310-D); 각 스텝 입력 스테이트값을 저장하는 입력버퍼(330-1,...,330-D); 상기 입력버퍼(330-1,...,330-D)에 저장된 스테이트값에 의해 상기 각 레지스터(310-1,310-2,...,310-D-1,310-D)의 출력을 선택적으로 인가받는 멀티플렉서(320-1,...,32-D); 상기 입력버퍼(330-1,...,330-D)에 저장된 스테이트값의 세번째와 네번째 비트를 인가받아 이를 연산하는 익스클루시브 오아 게이트(340-1,...,340-D); 상기 입력버퍼(330-1,...,330-D)에 저장된 스테이트값의 첫번째와 두번째 비트를 인가받아 이를 연산하는 익스클루시브 오아 게이트(350-1,...,350-D); 상기 익스클루시브 오아 게이트(340-1,...,340-D)의 각 출력과 익스클루시브 오아 게이트(350-1,...,350-D)의 각 출력을 인가받아 이를 연산하는 익스클루시브 오아 게이트(360-1,...,360-D); 상기 멀티플렉서(320-1,...,320-D)의 각 출력과 익스클루시브 오아 게이트(350-1,...,350-D)의 각 출력을 인가받아 이를 연산하는 익스클루시브 오아 게이트(370-1,...,370-D); 상기 입력버퍼(330-1,...,330-D)의 하위 3비트를 입력받아 상위 3비트로 저장하고, 상기 익스클루시브 오아 게이트(370-1,...,370-D)의 출력을 하위 1비트로 하여 이를 저장한 다음 출력하는 출력버퍼(380-1,...,380-D)로 구성됨을 특징으로 한다.As shown in FIG. 3, the survival memory circuit of the cable modem decoder of the present invention shifts a 16-bit value of an input I (or Q) signal and stores a predetermined number of registers 310-1, 310-2, ..., 310-D-1,310-D); Input buffers 330-1, ..., 330-D for storing each step input state value; The output of each of the registers 310-1, 310-2, ..., 310-D-1, 310-D is selectively applied by the state values stored in the input buffers 330-1, ..., 330-D. Receiving multiplexers 320-1, ..., 32-D; Exclusive ora gates 340-1,..., 340 -D that receive the third and fourth bits of the state value stored in the input buffers 330-1,. An exclusive oar gate 350-1,..., 350 -D that receives the first and second bits of the state value stored in the input buffers 330-1,. Each output of the exclusive oar gates 340-1,..., 340 -D and each output of the exclusive oar gates 350-1,. Exclusive ora gates 360-1, ..., 360-D; Exclusive ora to receive each output of the multiplexer (320-1, ..., 320-D) and each output of the exclusive oar gate (350-1, ..., 350-D) Gates 370-1, ..., 370-D; The lower 3 bits of the input buffers 330-1, ..., 330-D are received and stored as the upper 3 bits, and the outputs of the exclusive ora gates 370-1, ..., 370-D are output. It is characterized by consisting of an output buffer (380-1, ..., 380-D) to store and output it as the lower 1 bit.
이와같이 구성된 본 발명 케이블 모뎀 디코더의 서바이벌 메모리 회로를 첨부한 도면을 참조하여 상세히 설명한다.The survival memory circuit of the cable modem decoder of the present invention configured as described above will be described in detail with reference to the accompanying drawings.
먼저 I신호에 대한 처리과정을 설명한다.First, the processing of the I signal will be described.
디코딩 크기(Decoding Depth)가 D라고 하면 역추적을 위해 I의 값이 각각 디코딩 크기만큼 저장되어야 한다.If the decoding depth is D, the value of I must be stored as much as the decoding size for backtracking.
여기서 디코더는 16스테이크이므로 각 레지스터(310-1,310-2,..., 310-D-1,310-D)에 저장되는 I의 값은 각각 16비트씩이 된다.Since the decoder is 16 steaks, the values of I stored in the registers 310-1, 310-2, ..., 310-D-1, 310-D are 16 bits, respectively.
따라서, 입력되는 16비트의 I신호는 첫번째 레지스터(310-1)에 저장되고, 이 값은 16비트 단위로 쉬프트되면서 순차적으로 나머지 레지스터(310-2,..., 310-D-1,310-D)에 저장되는 것이다.Therefore, the input 16-bit I signal is stored in the first register 310-1, and this value is shifted in units of 16 bits, and the remaining registers 310-2, ..., 310-D-1, 310-D are sequentially ) Is stored.
결국, 마지막 레지스터(310-D)에는 처음 입력된 16비트 단위의 I의 신호가 저장되고, 첫번째 레지스터(310-1)에는 16번째로 입력되는 I의 신호가 저장되는 것이다.As a result, the first input signal of I is stored in the last register 310-D, and the first input signal of I is stored in the first register 310-1.
첫번째 입력버퍼(330-1)에는 초기 스테이트 값을 0000의 4비트 값으로 정하게 되는데, 이는 16 스테이트이므로 4비트로 표현할 수 있다.In the first input buffer 330-1, an initial state value is set as a 4-bit value of 0000. Since this is 16 states, it can be represented by 4 bits.
상기 첫번째 입력버퍼(330-1)에 저장된 초기 스테이트 값인 0000의 값이 멀티플렉서(320)로 인가되어 상기 첫번째 레지스터(320-1)로부터 인가되는 I신호의 값을 선택하게 되는데, 초기 스테이트 값이 0000의 값을 가지고 있으므로 상기 첫번째 레지스터(320-1)의 출력을 그 스테이트 값에 의해 선택적으로 인가받아 출력하게 되는 것이다.A value of 0000, which is an initial state value stored in the first input buffer 330-1, is applied to the multiplexer 320 to select a value of an I signal applied from the first register 320-1, and an initial state value of 0000 Since it has a value of, the output of the first register 320-1 is selectively applied by its state value to output.
한편, 상기 첫번째 입력버퍼(330-1)에 저장된 4비트의 스테이트의 값중 세번째와 네번째 비트의 값은 익스클루시브 오아 게이트(340-1)에 인가되어 배타적 논리합이 행해져 출력된다.On the other hand, the values of the third and fourth bits of the 4-bit state values stored in the first input buffer 330-1 are applied to the exclusive OR gate 340-1 to perform an exclusive OR and output.
또한 상기 첫번째 입력버퍼(330-1)에 저장된 4비트의 스테이트의 값중 첫번째번째와 두번째 비트의 값은 익스클루시브 오아 게이트(350-1)에 인가되어 배타적 논리합이 행해져 출력됨으로써 상기 익스클루시브 오아 게이트(340-1)의 출력과 익스클루시브 오아 게이트(350-1)의 출력은 익스클루시브 오아 게이트(360-1)로 인가되어 배타적 논리합이 행해지는 것이다.In addition, the first and second bit values of the 4-bit state stored in the first input buffer 330-1 are applied to the exclusive or gate 350-1 to perform an exclusive OR to output the exclusive OR. The output of the gate 340-1 and the output of the exclusive OR gate 350-1 are applied to the exclusive OR gate 360-1 to perform an exclusive OR.
상기 익스클루시브 오아 게이트(360-1)의 출력과 멀티플렉서(320-1)의 출력은 익스클루시브 오아 게이트(370-1)에 인가되어 다시한번 배타적 논리합이 행해짐으로써 그 결과값은 출력버퍼(380-1)의 최하위 비트로 설정되고, 상기 출력버퍼(380-1)의 상위 3비트는 입력버퍼(330-1)의 하위 3비트가 그대로 설정된다.The output of the exclusive oar gate 360-1 and the output of the multiplexer 320-1 are applied to the exclusive oar gate 370-1, and an exclusive OR is performed once again. 380-1) is set to the least significant bit, and the upper 3 bits of the output buffer 380-1 are set to the lower 3 bits of the input buffer 330-1.
결국 이 값은 이전 스테이트값이 되는 것이다.This value is then the previous state value.
상기 이전 스테이트 값은 다음 스텝의 입력버퍼(230-2)(도시하지 않음)의 스테이트 값으로 설정되어 상기에서 설명한 방식으로 최종 출력버퍼(380-D)의 스테이트 값이 구해진다.The previous state value is set to the state value of the input buffer 230-2 (not shown) of the next step, and the state value of the final output buffer 380-D is obtained in the manner described above.
이러한 규칙을 정리하면 다음 수학식으로 표현할 수 있다.These rules can be summarized as the following equation.
=(S3 XOR S2 XOR S1 XOR S1 XOR I, S3, S2, S1)= (S3 XOR S2 XOR S1 XOR S1 XOR I, S3, S2, S1)
즉, S2'= S3, S1'= S2, S0'= S1으로 하고,That is, S2 '= S3, S1' = S2, S0 '= S1,
S3'= S3 + S2 + S1 + S0 I 로 구한다.S3 '= S3 + S2 + S1 + S0I.
이와같은 방식으로 I신호의 처음 스텝의 스테이트부터 마지막 스텝의 스테이트까지의 값이 구해지면 마지막 출력버퍼(380-D)의 스테이트 값중 상위 1비트(S0')의 값을 I신호의 디코딩된 값(I')으로 출력하게 된다.In this way, if the value from the state of the first step of the I signal to the state of the last step is obtained, the value of the upper 1 bit (S0 ') of the state values of the last output buffer 380-D is decoded. I ').
결국 상기 I신호의 디코딩된 값(I')은 가장 이전의 값이 되는 것이다.As a result, the decoded value I 'of the I signal becomes the oldest value.
또한, Q신호에 대한 처리방식도 이와같이 I신호의 처리방식에 따라 수행함으로써 Q신호의 디코딩된 값(Q')으로 출력하게 된다.In addition, the processing method for the Q signal is also output in the decoded value Q 'of the Q signal by performing according to the processing method of the I signal.
이와같이 본 발명 케이블 모뎀의 서바이벌 메모리 회로는, 케이블 모뎀이 다운로드한 데이터를 디코딩할 때 트렐리스 디코딩을 위한 역추적을 실행하는 서바이벌 메모리의 회로를 설계함으로써 이를 효과적으로 케이블 모뎀에 적용할 수 있다.As described above, the survival memory circuit of the cable modem of the present invention can be effectively applied to the cable modem by designing a circuit of the survival memory that performs backtracking for trellis decoding when decoding the data downloaded by the cable modem.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980052666A KR100305892B1 (en) | 1998-12-02 | 1998-12-02 | Survival Memory Circuit in Cable Modem Decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980052666A KR100305892B1 (en) | 1998-12-02 | 1998-12-02 | Survival Memory Circuit in Cable Modem Decoder |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000037874A KR20000037874A (en) | 2000-07-05 |
KR100305892B1 true KR100305892B1 (en) | 2001-10-20 |
Family
ID=19561076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980052666A KR100305892B1 (en) | 1998-12-02 | 1998-12-02 | Survival Memory Circuit in Cable Modem Decoder |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100305892B1 (en) |
-
1998
- 1998-12-02 KR KR1019980052666A patent/KR100305892B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000037874A (en) | 2000-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5905882A (en) | Electronic-equipment control apparatus, electronic-equipment control method and electronic-equipment control system | |
US6247083B1 (en) | Method and apparatus for bi-directionally transferring data between an IEEE 1394 bus and a device to be controlled by a control signal transmitted via the bus | |
US6388591B1 (en) | Apparatus and method for receiving data serially for use with an advanced technology attachment packet interface (atapi) | |
US6388590B1 (en) | Apparatus and method for transmitting data serially for use with an advanced technology attachment packet interface (atapi) | |
CN101305351B (en) | Universal network interface for home network | |
US5570356A (en) | High bandwidth communications system having multiple serial links | |
JP4809405B2 (en) | Inverse multiplexing method | |
US8446921B2 (en) | Serial bus device and clock difference compensation method thereof | |
US7889763B2 (en) | Data transmission apparatus and data transmission method | |
JPH11252062A (en) | Method and device for effectively executing synchronization and cyclic redundancy check of signal in communication system | |
JP5947841B2 (en) | Real-time video transmission system | |
US6427179B1 (en) | System and method for protocol conversion in a communications system | |
KR100305892B1 (en) | Survival Memory Circuit in Cable Modem Decoder | |
US6771612B1 (en) | Full duplex interface apparatus for a high performance serial bus using a port switch | |
US20060038707A1 (en) | Coding and decoding method for a sequence of elements, signal, coder, decoder, corresponding computer programs and storage means | |
US6618781B1 (en) | Computer add-on card capable of outputting different type of digital TV signals | |
US8166219B2 (en) | Method and apparatus for encoding/decoding bus signal | |
JPH02226931A (en) | Data transmitting equipment and transmitter and receiver for the equipment | |
KR20070059852A (en) | Apparatus and method for making broadcast stream data into internet protocol packet | |
KR20000037877A (en) | Decoder of cable modem | |
EP0932104B1 (en) | Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and a device | |
US11663157B1 (en) | Joint electron devices engineering council (JESD)204-to-peripheral component interconnect express (PCIe) interface | |
WO2022116944A1 (en) | Scrambling method, descrambling method, scrambling circuit and descrambling circuit | |
US20050237998A1 (en) | Audio decoding apparatus and network telephone set | |
JPH0338943A (en) | Terminal adapter having many adlc communication channel receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080801 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |