KR100305641B1 - Semiconductor element formed on SOH substrate and its manufacturing method - Google Patents

Semiconductor element formed on SOH substrate and its manufacturing method Download PDF

Info

Publication number
KR100305641B1
KR100305641B1 KR1019980059143A KR19980059143A KR100305641B1 KR 100305641 B1 KR100305641 B1 KR 100305641B1 KR 1019980059143 A KR1019980059143 A KR 1019980059143A KR 19980059143 A KR19980059143 A KR 19980059143A KR 100305641 B1 KR100305641 B1 KR 100305641B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
field oxide
silicon layer
silicon
Prior art date
Application number
KR1019980059143A
Other languages
Korean (ko)
Other versions
KR20000042851A (en
Inventor
오정희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980059143A priority Critical patent/KR100305641B1/en
Publication of KR20000042851A publication Critical patent/KR20000042851A/en
Application granted granted Critical
Publication of KR100305641B1 publication Critical patent/KR100305641B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 정전기 방전 특성을 향상시킬 수 있는 SOI 기판에 형성되는 반도체 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 실리콘 기판내에 기판 표면으로 소정 높이만큼 돌출된 트랜치형 제 1 필드 산화막을 형성하는 단계와, 상기 실리콘 기판 및 트랜치형 필드 산화막 상부에 실리콘층을 형성하는 단계와, 상 제 1 필드 산화막 상부의 실리콘층내에 상기 제 1 필드 산화막의 폭보다 좁은 폭을 갖도록 제 2 필드 산화막을 형성하여, 凸자 형태의 필드 산화막을 형성하는 단계와, 상기 필드 산화막 양측의 실리콘층과 접촉되는 실리콘 기판에 불순물 영역을 형성하는 단계와, 상기 필드 산화막 사이의 실리콘층에 상기 불순물 영역과 반대 타입의 모스 트랜지스터를 형성하는 단계를 포함하여 이루어진다.The present invention discloses a semiconductor device formed on an SOI substrate capable of improving electrostatic discharge characteristics and a method of manufacturing the same. The present invention discloses a method of forming a trench-type first field oxide film protruding a predetermined height into a silicon substrate in a silicon substrate, forming a silicon layer on the silicon substrate and the trench-type field oxide film, and a phase first field. Forming a second field oxide film to have a width narrower than the width of the first field oxide film in the silicon layer on the oxide film, to form a U-shaped field oxide film, and to contact the silicon layer on both sides of the field oxide film. And forming a MOS transistor of a type opposite to that of the impurity region in the silicon layer between the field oxide film.

Description

에스오아이 기판에 형성되는 반도체 소자 및 그 제조방법Semiconductor element formed on SOH substrate and its manufacturing method

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 에스 오 아이(이하 SOI) 기판에 형성되는 반도체 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device and a method for manufacturing the same.

일반적으로 SOI(silicon on insulator) 기판은 반도체 디바이스의 기생 캐패시턴스에 의한 RC 지연 시간과 접합 영역의 누설 전류등을 방지하여, 저전력 및 고속의 디바이스를 형성하기 위한 기판으로 제공된다.In general, a silicon on insulator (SOI) substrate is provided as a substrate for forming devices of low power and high speed by preventing RC delay time due to parasitic capacitance of a semiconductor device and leakage current in a junction region.

이러한 SOI 기판은 절연막이 형성된 소자 기판과 핸들링 기판을 부착하는 방법과 실리콘 기판 내에 산소 이온을 깊숙히 주입하여, 형성하는 SIMOX(seperation by implanted oxygen) 방법등으로 제조된다.The SOI substrate is manufactured by attaching a device substrate and a handling substrate on which an insulating film is formed, and a SIMP (seperation by implanted oxygen) method in which oxygen ions are deeply implanted and formed in a silicon substrate.

도 1은 종래의 SOI 기판에 형성된 반도체 소자를 도시한 단면도이다. 도시된 바와 같이, 핸들링 기판(1)과 절연층(2) 및 소자가 형성될 실리콘층(3)으로 구성되는 SOI 기판(100)이 마련된다. 여기서, 실리콘층(3)은 제 1 전도 타입의 불순물이 도핑된 층이고, SOI 기판에 형성되는 모스 트랜지스터의 펀치 스루 및 단채널 효과등을 방지하기 위해 300 내지 1500Å의 두께로 형성된다. 상기 실리콘층(3)의 소정 부분에 액티브 영역을 한정하기 위한 필드 산화막(4)이 공지의 로코스(LOCOS) 방식에 의하여 형성된다. 이때, 상기 필드 산화막(4)은 절연층(2)과 접촉되도록 형성되며, 이것에 의해, 소자가 형성되는 액티브 영역은 완전히 분리된다. 상기 실리콘층(3)의 액티브 영역 상에 게이트 산화막(5)을 갖는 게이트 전극(6)이 형성된다. 소오스/드레인 영역(7)은 상기 게이트 전극(6) 양측의 실리콘층 영역 내에 제2전도 타입의 불순물이 이온 주입되어 형성된다. 이때, 상기 소오스/드레인영역(7)은 절연층(2)과접하도록 형성되며, 이에 따라, 접합 캐패시턴스와 누설 전류는 발생되지 않게 된다.1 is a cross-sectional view showing a semiconductor device formed on a conventional SOI substrate. As shown, an SOI substrate 100 is provided which is comprised of a handling substrate 1, an insulating layer 2, and a silicon layer 3 on which elements are to be formed. Here, the silicon layer 3 is a layer doped with impurities of the first conductivity type, and is formed to have a thickness of 300 to 1500 kPa to prevent punch through and short channel effects of the MOS transistor formed on the SOI substrate. A field oxide film 4 for defining an active region in a predetermined portion of the silicon layer 3 is formed by a known LOCOS method. At this time, the field oxide film 4 is formed in contact with the insulating layer 2, whereby the active region in which the element is formed is completely separated. A gate electrode 6 having a gate oxide film 5 is formed on the active region of the silicon layer 3. The source / drain regions 7 are formed by ion implantation of impurities of the second conductivity type into the silicon layer regions on both sides of the gate electrode 6. In this case, the source / drain region 7 is formed to contact the insulating layer 2, so that the junction capacitance and the leakage current are not generated.

층간 절연막(8)이 상기 결과물의 전체 상부에 소정 두께로 증착되고, 그런다음, 상기 소오스/드레인 영역(7)이 노출되도록 식각되며, 그리고나서, 상기 소오스/드레인 영역(7)과 콘택되는 금속 배선(9)이 형성된다.An interlayer insulating film 8 is deposited to a predetermined thickness over the entirety of the resultant, and then etched to expose the source / drain regions 7 and then metal contacted with the source / drain regions 7. The wiring 9 is formed.

그러나, 상기 SOI 기판에 반도체 소자는 접합 캐패시턴스가 작아서 저전압 소자로 유망하나, ESD(electrostatic discharge) 특성이 매우 취약하다.However, the semiconductor device on the SOI substrate is promising as a low voltage device due to the small junction capacitance, but the electrostatic discharge (ESD) characteristics are very weak.

즉, 통상의 반도체 소자에서는 실리콘 기판 내에 외부로부터 정전기 유입시에 내부 회로를 보호하기 위해 엔모스 트랜지스터 또는 씨모스 트랜지스터로 이루어진 정전기 방지 회로를 형성하여, 정전기 전류를 접지된 웰 또는 소오스 전극을 통해 배출되도록 하고 있다.That is, in a conventional semiconductor device, an antistatic circuit composed of NMOS transistors or CMOS transistors is formed in a silicon substrate to protect an internal circuit when static electricity flows from the outside, and discharges the static current through the grounded well or source electrode. I am trying to.

이에 반해, SOI 기판에 형성되는 모스 트랜지스터는 그의 소오스/드레인 영역이 매몰산화막, 즉, 절연층과 접하기 때문에, 소자 내부로 유입된 정전기 전류는 접합의 가장자리로 빠져나가기 어려우며, 이로 인하여, 통상의 벌크 소자에 비하여 전류가 집중되고, 열이 많이 발생하게 된다. 또한, 주입된 전하들이 접지부로 빠져 나가면서 열이 발생되는데, 이러한 SOI 구조에서는 열의 용이한 배출이 어렵다.In contrast, in the MOS transistor formed on the SOI substrate, since the source / drain region of the MOS transistor contacts the buried oxide film, that is, the insulating layer, the electrostatic current introduced into the device is difficult to escape to the edge of the junction. Current is concentrated and heat is generated as compared with bulk devices. In addition, heat is generated as the injected charges are discharged to the ground, which makes it difficult to easily discharge heat.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, ESD 특성을 향상시킬 수 있는 SOI 기판에 형성되는 반도체 소자 및 그 제조방법을 제공하는데, 그 목적이 있다..Accordingly, an object of the present invention is to provide a semiconductor device formed on an SOI substrate that can improve the ESD characteristics, and a method for manufacturing the same.

도 1은 종래의 에스오아이 기판에 형성되는 반도체 소자의 단면도.1 is a cross-sectional view of a semiconductor device formed on a conventional SOH substrate.

도 2a 내지 도 2i는 본 발명에 따른 SOI 기판에 형성되는 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도.2A to 2I are cross-sectional views of respective processes for explaining a method of manufacturing a semiconductor device formed on an SOI substrate according to the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

10 - 실리콘 기판 11a - 필드 산화막10-silicon substrate 11a-field oxide film

12 - 산화막 13 - 실리콘층12-Oxide 13-Silicon Layer

14,14a,18 - 포토레지스트 패턴 15 - 불순물 영역14,14a, 18-photoresist pattern 15-impurity region

16 - 게이트 산화막 17 - 게이트 전극16-gate oxide 17-gate electrode

19 - 소오스, 드레인 영역19-source, drain area

상기와 같은 목적을 달성하기 위한 본 발명의 일 견지에 따른 SOI 기판에 형성되는 반도체 소자는, 실리콘 기판; 상기 실리콘 기판 상에 적층된 실리콘층; 상기 실리콘 기판 및 실리콘층 내에 "凸"자 구조로 형성되어 반도체 소자가 형성될 액티브 영역을 한정하는 필드 산화막; 상기 필드 산화막에 의해 한정되어진 상기 실리콘층의 액티브 영역 상에 형성된 게이트 전극; 상기 게이트 전극 양측의 실리콘층 내에 형성된 소오스, 드레인 영역; 및 상기 필드 산화막 사이의 실리콘 기판과 실리콘층의 계면에 형성되며, 상기 소오스, 드레인 영역과 반대 타입을 갖는 불순물 영역을 포함하여 이루어진다.A semiconductor device formed on an SOI substrate according to an aspect of the present invention for achieving the above object, the silicon substrate; A silicon layer laminated on the silicon substrate; A field oxide film formed in the silicon substrate and the silicon layer in a “凸” shape to define an active region where a semiconductor device is to be formed; A gate electrode formed on the active region of the silicon layer defined by the field oxide film; Source and drain regions formed in the silicon layers on both sides of the gate electrode; And an impurity region formed at an interface between the silicon substrate and the silicon layer between the field oxide film and having a type opposite to that of the source and drain regions.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 다른 견지에 따른 SOI 기판에 형성되는 반도체 소자의 제조방법은, 실리콘 기판의 소정 영역들 내에 각각 기판 표면으로부터 소정 높이만큼 돌출되게 트랜치형 제1필드 산화막을 형성하는 단계; 상기 실리콘 기판과 트랜치형 제1필드 산화막들 상에 실리콘층을 형성하는 단계; 상기 제1필드 산화막 상부의 실리콘층 영역 내에 상기 제1필드 산화막의 폭보다 좁은 폭을 갖는 제2필드 산화막을 형성하여, "凸"자 구조의 필드 산화막들을 형성하는 단계; 상기 필드 산화막들 사이의 실리콘층 영역과 접촉되는 실리콘 기판 영역에 불순물 영역을 형성하는 단계; 및 상기 필드 산화막들 사이의 실리콘층 영역에 상기 불순물 영역과 반대 타입의 모스 트랜지스터를 형성하는 단계를 포함하여 이루어진다.In addition, a method of manufacturing a semiconductor device formed on an SOI substrate according to another aspect of the present invention for achieving the above object, the trench-type first field so as to protrude by a predetermined height from each surface in the predetermined region of the silicon substrate; Forming an oxide film; Forming a silicon layer on the silicon substrate and the trench-type first field oxide films; Forming a second field oxide film having a width narrower than the width of the first field oxide film in a silicon layer region over the first field oxide film, thereby forming field oxide films having a “凸” shape; Forming an impurity region in a silicon substrate region in contact with a silicon layer region between the field oxide films; And forming a MOS transistor of a type opposite to the impurity region in a silicon layer region between the field oxide layers.

여기서, 상기 제 1 필드 산화막을 형성하는 단계는, 상기 실리콘 기판의 소정 부분을 소정 깊이만큼 식각하여 트랜치를 형성하는 단계; 상기 트랜치내에 산화물을 매립하는 단계; 상기 트랜치 산화물 및 실리콘 기판 상부에 산화막을 소정 두께 만큼 형성하는 단계; 및 상기 산화막을 상기 트랜치 산화물 상에만 남도록 식각하는 단계를 포함한다.The forming of the first field oxide layer may include forming a trench by etching a predetermined portion of the silicon substrate by a predetermined depth; Buried oxide in the trench; Forming an oxide film on the trench oxide and the silicon substrate by a predetermined thickness; And etching the oxide layer so as to remain only on the trench oxide.

또한, 상기 실리콘층은 상기 실리콘 기판을 결정 성장시켜서 형성된다.The silicon layer is formed by crystal growth of the silicon substrate.

게다가, 상기 "凸" 구조의 필드 산화막을 형성하는 단계는 상기 실리콘층 상부에 상기 제 1 필드 산화막의 소정 부분이 노출될 수 있도록 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 상기 실리콘층 및 제 1 필드 산화막의 소정 부분을 식각하여 홀을 형성하는 단계; 상기 홀이 충분히 매립되도록 결과물 상부에 산화막을 형성하는 단계; 상기 산화막을 상기 홀내에 매립하도록, 상기 실리콘층 상부에 있는 산화막을 제거하는 단계를 포함한다.In addition, the forming of the field oxide film having the “VIII” structure may include forming a photoresist pattern on the silicon layer to expose a predetermined portion of the first field oxide film; Etching a predetermined portion of the silicon layer and the first field oxide layer using the photoresist pattern as a mask to form a hole; Forming an oxide film on the resultant portion so that the hole is sufficiently buried; Removing the oxide film on the silicon layer so as to embed the oxide film in the hole.

아울러, 상기 불순물 영역을 형성하는 단계는 상기 불순물 영역을 이루는 불순물 이온과 게르마늄 이온을 함께 이온주입하거나, 혹은, 상기 불순물 영역을 이루는 불순물 이온과 아르곤 또는 질소 원자를 함께 이온 주입하여 수행한다.In addition, the forming of the impurity region may be performed by ion implantation of impurity ions and germanium ions constituting the impurity region, or ion implantation of impurity ions and argon or nitrogen atoms constituting the impurity region together.

또한, 상기 모스 트랜지스터를 형성하는 단계는, 상기 필드 산화막 사이의 실리콘층 상부의 소정 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 측벽과 필드 산화막 사이의 실리콘층에 상기 불순물 영역을 이루는 불순물과 반대 타입의 불순물을 이온 주입하여 소오스, 드레인 영역을 형성하는 단계룰 포함한다.The forming of the MOS transistor may include forming a gate electrode on a predetermined portion of an upper portion of the silicon layer between the field oxide layers; And forming a source and a drain region by ion implanting impurities of a type opposite to that of the impurity region into the silicon layer between the sidewall of the gate electrode and the field oxide layer.

본 발명에 따르면, 실리콘 기판과 실리콘층의 적층 구조로 형성된 SOI 기판에서 필드 산화막을 "凸"자 구조로 형성하여 액티브 영역을 둘러싸도록 하며, 아울러, 필드 산화막들 사이의 실리콘 기판에는 불순물 영역을 형성한다. 이에 따라, 반도체 소자에 발생된 정전기 전류는 상기 불순물 영역을 통하여 쉽게 분산될 수 있으며, 그래서, 정전기 전류가 용이하게 방출되어, 전류 집중으로 인한 열 발생 현상이 제거된다.According to the present invention, in a SOI substrate formed of a stacked structure of a silicon substrate and a silicon layer, a field oxide film is formed in a “凸” shape to surround the active region, and an impurity region is formed in the silicon substrate between the field oxide films. do. Accordingly, the electrostatic current generated in the semiconductor element can be easily dispersed through the impurity region, so that the electrostatic current is easily released, thereby eliminating the phenomenon of heat generation due to current concentration.

(실시예)(Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 2a 내지 도 2i는 본 발명에 따른 SOI 기판에 형성되는 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.2A to 2I are cross-sectional views of respective processes for explaining a method of manufacturing a semiconductor device formed on an SOI substrate according to the present invention.

먼저, 도 2a에 도시된 바와 같이, 실리콘 기판(10)의 소정 깊이, 예를들어 약 100Å 정도 식각해내어 트랜치(도시되지 않음)를 형성한다음, 트랜치내에 산화막을 매립시키어, 제 1 필드 산화막(11)을 형성한다.First, as shown in FIG. 2A, a trench (not shown) is formed by etching a predetermined depth of the silicon substrate 10, for example, about 100 microseconds, and then embedding an oxide film in the trench to form a first field oxide film. (11) is formed.

그 다음으로, 도 2b에 도시된 바와 같이, 제 1 필드 산화막(11)과 실리콘 기판(10) 상부에 산화막(12)을 약 5 내지 15Å 정도로 형성한다.Next, as shown in FIG. 2B, the oxide film 12 is formed on the first field oxide film 11 and the silicon substrate 10 at about 5 to 15 kV.

그후, 도 2c에 도시된 바와 같이, 상기 산화막(12) 상에 필드 산화막(11) 부분을 덮도록 공지의 포토리소그라피 공정으로 제 1 포토레지스트 패턴(도시되지 않음)을 형성한다음, 제 1 포토레지스트 패턴을 마스크로 하여, 상기 산화막(12)의 노출된 부분을 식각한다. 이에따라, 제 1 필드 산화막(11)의 높이는 실리콘 기판(10) 표면으로부터 소정 두께 만큼 돌출되어 있게되고, 반도체 소자가 형성될 액티브 영역이 한정된다. 그다음, 결과물 표면을 결정 성장하여, 실리콘 기판(10) 및 필드 산화막(11) 상부에, 실리콘 기판(10)을 결정 성장시키어, 결정 성장 실리콘층(13)을 형성한다.Thereafter, as shown in FIG. 2C, a first photoresist pattern (not shown) is formed by a known photolithography process so as to cover the field oxide film 11 portion on the oxide film 12, and then the first photo. The exposed portion of the oxide film 12 is etched using the resist pattern as a mask. Accordingly, the height of the first field oxide film 11 protrudes from the surface of the silicon substrate 10 by a predetermined thickness, and the active region where the semiconductor element is to be formed is defined. Then, the surface of the resultant crystal is grown, and the silicon substrate 10 is crystal grown on the silicon substrate 10 and the field oxide film 11 to form a crystal growth silicon layer 13.

그 다음, 도 2d에 도시된 바와 같이, 공지의 포토리소그라피 공정을 이용해서 상기 실리콘층(13) 상에 제 1 필드 산화막(11)의 소정 부분이 노출될 수 있도록 제 2 포토레지스트 패턴(14)을 형성한다. 이때, 제 2 포토레지스트 패턴(14)에 의하여 노출되는 폭은 제 1 필드 산화막(11)의 폭보다 좁다. 그후, 제 2 포토레지스트 패턴(14)을 마스크로 하여, 결정 성장 실리콘층(13)을 패터닝하여, 필드 산화막(11)의 소정 부분을 오픈시키는 홀(h)을 형성한다.Next, as shown in FIG. 2D, the second photoresist pattern 14 may be exposed to a predetermined portion of the first field oxide film 11 on the silicon layer 13 using a known photolithography process. To form. At this time, the width exposed by the second photoresist pattern 14 is smaller than the width of the first field oxide film 11. Thereafter, the crystal growth silicon layer 13 is patterned using the second photoresist pattern 14 as a mask to form a hole h for opening a predetermined portion of the field oxide film 11.

이어, 도 2e에 도시된 바와 같이, 제 2 포토레지스트 패턴(15)을 제거하고, 연이어서, 도 2f에 도시된 것과 같이, 실리콘층(13) 상에 상기 홀(h)이 충분히 매립되도록 산화막을 증착한 후, 상기 실리콘층(13)의 표면이 노출되도록 상기 산화막을 에치백, 또는, 화학적 기계적 연마 공정으로 연마하여 상기 홀(h) 내에 제2필드 산화막(11')을 형성하고, 이것에 의해서, 최종적으로 "凸" 구조의 필드 산화막(11a)을 형성한다.Subsequently, as shown in FIG. 2E, the second photoresist pattern 15 is removed, and subsequently, as shown in FIG. 2F, the oxide layer is sufficiently embedded in the hole h on the silicon layer 13. After depositing, the oxide film is polished by an etch back or chemical mechanical polishing process so that the surface of the silicon layer 13 is exposed to form a second field oxide film 11 'in the hole h. As a result, the field oxide film 11a having a "凸" structure is finally formed.

계속해서, 도 2g에 도시된 바와 같이, 공지의 포토리소그라피 공정을 통해서 상기 결과물 상에 상기 필드 산화막(11a)을 가리는 제 3 포토레지스트 패턴(14)을 형성한다. 즉, 제 3 포토레지스트 패턴(14a)은 제1필드 산화막(11)의 폭과 동일하거나, 또는, 약간 큰 폭을 갖도록 형성한다. 이어서, 상기 제3포토레지스트 패턴(14a)을 이온주입 마스크로 이용하여 필드 산화막(11a) 양측의 실리콘 기판(10) 영역 내에, 예를 들어, P타입의 불순물을 고농도로 이온주입함으로써, 이 영역에 불순물 영역(15)을 형성한다. 이때 상기 불순물 영역(15)을 형성하기 위한 이온주입시에는 상기 불순물 영역(15)의 두께를 얕게 하기 위해, P 타입의 불순물에 게르마늄 이온을 첨가하여 수행하거나, 혹은 비활성 원자인 아르곤, 또는, 질소를 첨가하여 수행할 수 있다. 이러한 불순물 영역(15)은 실리콘층(11)과 접하는 실리콘 기판(10)에 형성되므로, 실리콘 기판(10)으로부터 상기 실리콘층(11)이 플로팅되는 것을 방지할 수 있으며, 이에 따라, 이러한 불순물 영역을 통해 정전기 전류가 배출되도록 할 수 있다.Subsequently, as shown in FIG. 2G, a third photoresist pattern 14 covering the field oxide film 11a is formed on the resultant through a known photolithography process. That is, the third photoresist pattern 14a is formed to have the same width as or slightly larger than the width of the first field oxide film 11. Subsequently, using the third photoresist pattern 14a as an ion implantation mask, ion implantation at high concentration into the region of the silicon substrate 10 on both sides of the field oxide film 11a, for example, is performed, In the impurity region 15 is formed. At this time, when implanting ions to form the impurity region 15, in order to reduce the thickness of the impurity region 15, germanium ions are added to the P-type impurity, or argon or inert atom is an inert atom. Can be added. Since the impurity region 15 is formed on the silicon substrate 10 in contact with the silicon layer 11, it is possible to prevent the silicon layer 11 from floating from the silicon substrate 10. Through the electrostatic current can be discharged.

그후, 도 2h에 도시된 바와 같이, 필드 산화막(11a) 사이의 결정 실리콘층(13)의 소정 부분에 공지된 방법으로 게이트 산화막(16)과 게이트 전극(17)을 형성한다.Thereafter, as shown in FIG. 2H, the gate oxide film 16 and the gate electrode 17 are formed by a known method in a predetermined portion of the crystalline silicon layer 13 between the field oxide films 11a.

이어서, 도 2i에 도시된 바와 같이, 게이트 전극(17) 상부에 상기 노출된 필드 산화막(11a) 부분을 가리도록 제 4 포토레지스트 패턴(18)을 형성한다. 다음, 노출된 결정 실리콘층에 예를들어, N형의 불순물을 이온 주입하여, 소오스, 드레인 영역(19)이 형성된다. 이에따라, SOI 기판에 모스 트랜지스터가 형성된다.Subsequently, as shown in FIG. 2I, a fourth photoresist pattern 18 is formed on the gate electrode 17 to cover the exposed field oxide film 11a. Next, for example, an N-type impurity is ion-implanted into the exposed crystalline silicon layer to form a source and drain region 19. As a result, a MOS transistor is formed on the SOI substrate.

본 발명에서는 필드 산화막(11a)을 "凸" 자 형태로 형성되어, 액티브 영역을 완전히 분리시키고, 필드 산화막(11a) 사이의 액티브 영역 하단의 실리콘 기판(10)에 기판 플로팅 현상을 방지하기 위하여 바디 콘택 역할을 하는 불순물 영역(15)을 형성한다. 이에따라, 소오스, 드레인 영역이 필드 산화막에 접하여 있더라도, 반도체 소자에 발생되는 ESD 전류는 불순물 영역(15)을 통하여 용이하게 방출된다.In the present invention, the field oxide film 11a is formed in a "凸" shape to completely separate the active regions, and to prevent the substrate floating phenomenon on the silicon substrate 10 under the active regions between the field oxide films 11a. An impurity region 15 serving as a contact is formed. Accordingly, even if the source and drain regions are in contact with the field oxide film, the ESD current generated in the semiconductor element is easily discharged through the impurity region 15.

또한, 본 발명은 상기한 실시예에만 국한되는 것만은 아니다. 예를들어, 본 실시예에서는 불순물 영역을 P형으로 하고, 소오스, 드레인을 N형으로 하였지만, 이와 바꾸어 실시하여도 동일한 효과를 발휘할 수 있다.In addition, this invention is not limited only to the above-mentioned embodiment. For example, in the present embodiment, the impurity region is P-type and the source and drain are N-type, but the same effect can be obtained even if it is changed to this.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 실리콘 기판과 실리콘층의 적층 구조로 이루어진 SOI 기판에 필드 산화막을 액티브 영역을 둘러싸도록 단면이 凸자 형태로 형성하고, 필드 산화막 사이의 플로팅되어 있는 실리콘 기판에 불순물 영역을 형성한다. 이에따라, 반도체 소자에 발생된 정전기 전류를 상기 불순물 영역을 통해 외부로 쉽게 방출시킬 수 잇으며, 그래서, 정전기 전류의 집중으로 인한 열 발생 현상을 제거할 수 있는 바, 소자 특성을 확보할 수 있다..As described in detail above, according to the present invention, a SOI substrate having a stacked structure of a silicon substrate and a silicon layer is formed in a U-shaped cross section so as to surround the active region, and is floated between the field oxide films. An impurity region is formed in the silicon substrate. Accordingly, the electrostatic current generated in the semiconductor device can be easily discharged to the outside through the impurity region, so that the heat generation phenomenon due to the concentration of the electrostatic current can be eliminated, thereby securing the device characteristics. .

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (8)

실리콘 기판;Silicon substrates; 상기 실리콘 기판상에 적층된 실리콘층;A silicon layer laminated on the silicon substrate; 상기 실리콘 기판 및 실리콘층내에 "凸"자 구조로 형성되어 반도체 소자가 형성될 액티브 영역을 한정하는 필드 산화막;A field oxide film formed in the silicon substrate and the silicon layer in a “凸” shape to define an active region where a semiconductor device is to be formed; 상기 필드 산화막에 의해 한정되어진 상기 실리콘틍의 액티브 영역 상에 형성된 게이트 전극;A gate electrode formed on the active region of the silicon fin defined by the field oxide film; 상기 게이트 전극 양측와 실리콘층내에 형성된 소오스, 드레인 영역; 및Source and drain regions formed on both sides of the gate electrode and in the silicon layer; And 상기 필드 산화막 사이의 실리콘 기판과 실리콘층의 계면에 형성되며, 소오스, 드레인 영역과 반대 타입을 갖는 불순물 영역을 포함하는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자.And a semiconductor device formed at an interface between the silicon substrate and the silicon layer between the field oxide film and an impurity region having a type opposite to that of the source and drain regions. 실리콘 기판의 소정 영역들 내에 각각 기판 표면으로부터 소정 높이만큼 돌출되게 트랜치형 제 1 필드 산화막을 형성하는 단계;Forming a trench-type first field oxide film in predetermined regions of the silicon substrate to protrude from the substrate surface by a predetermined height, respectively; 상기 실리콘 기판과 트랜치형 필드 산화막 상부에 실리콘층을 형성하는 단계;Forming a silicon layer on the silicon substrate and the trench type field oxide layer; 상기 제 1 필드 산화막 상부의 실리콘층 영역 내에 상기 제 1 필드 산화막의 폭보다 좁은 폭을 갖도록 제 2 필드 산화막을 형성하여, 凸자 구조의 필드 산화막들을 형성하는 단계;Forming a field oxide films having a U-shaped structure by forming a second field oxide film in the silicon layer region above the first field oxide film to have a width narrower than the width of the first field oxide film; 상기 필드 산화막들 사이의 실리콘층 영역과 접촉되는 실리콘 기판 영역에 불순물 영역을 형성하는 단계; 및Forming an impurity region in a silicon substrate region in contact with a silicon layer region between the field oxide films; And 상기 필드 산화막 사이의 실리콘층 영역에 상기 불순물 영역과 반대 타입의 모스 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.And forming a MOS transistor of a type opposite to that of the impurity region in the silicon layer region between the field oxide films. 제 2 항에 있어서, 상기 제 1 필드 산화막을 형성하는 단계는, 상기 실리콘 기판의 소정 영역들을 소정 깊이만큼 식각하여 트랜치들을 형성하는 단계; 상기 트랜치내에 산화물을 매립하는 단계; 상기 트랜치 산화물 및 실리콘 기판 상에 산화막을 소정 두께 만큼 형성하는 단계; 및 상기 산화막을 상기 트랜치 산화물 상에만 남도록 식각하는 단계를 포함하는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.The method of claim 2, wherein the forming of the first field oxide layer comprises: forming trenches by etching predetermined regions of the silicon substrate by a predetermined depth; Buried oxide in the trench; Forming an oxide film on the trench oxide and the silicon substrate by a predetermined thickness; And etching the oxide layer so that only the trench oxide remains on the trench oxide. 제 2 항에 있어서, 상기 실리콘층을 형성하는 단계는, 상기 실리콘 기판을 결정 성장시키는 것에 의해 이루어지는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.The method of claim 2, wherein the forming of the silicon layer is performed by crystal growing the silicon substrate. 제 2 항에 있어서, 凸자 구조의 필드 산화막을 형성하는 단계는 상기 실리콘층 상에 상기 제 1 필드 산화막의 소정 부분이 노출될 수 있도록 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 상기 노출된 실리콘층 부분 및 그 하부의 제 1 필드 산화막 부분을 식각하여 홀을 형성하는 단계; 상기 홀이 충분히 매립되도록, 상기 결과물 상에 산화막을 형성하는 단계; 및 상기 홀 내에만 산화막이 잔류되도록, 상기 실리콘층 상의 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.The method of claim 2, wherein forming a field oxide film having a U-shaped structure comprises: forming a photoresist pattern on the silicon layer to expose a predetermined portion of the first field oxide film; Etching the exposed silicon layer portion and the first field oxide layer portion below the photoresist pattern as a mask to form a hole; Forming an oxide film on the resultant so that the hole is sufficiently buried; And removing the oxide film on the silicon layer so that the oxide film remains only in the hole. 제 2 항에 있어서, 상기 불순물 영역을 형성하는 단계에서, 상기 불순물 영역을 이루는 불순물 이온을 이온주입할 때 게르마늄 이온을 첨가하면서 이온 주입하는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.3. The method of claim 2, wherein in the forming of the impurity region, ion implantation is performed while adding germanium ions when ion implantation of the impurity ions forming the impurity region. 제 2 항에 있어서, 상기 불순물 영역을 형성하는 단계에서, 상기 불순물 영역을 이루는 불순물 이온과 아르곤 또는 질소 원자를 함께 이온 주입하여 수행하는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.The method of claim 2, wherein in the forming of the impurity region, impurity ions constituting the impurity region and argon or nitrogen atoms are ion-implanted together. 제 2 항에 있어서, 상기 모스 트랜지스터를 형성하는 단계는, 상기 필드 산화막 사이의 실리콘층 영역 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 실리콘 영역에 상기 불순물 영역을 이루는 불순물과 반대 타입의 불순물을 이온 주입하여 소오스, 드레인 영역을 형성하는 단계룰 포함하여 이루어지는 것을 특징으로 하는 SOI 기판에 형성되는 반도체 소자의 제조방법.The method of claim 2, wherein the forming of the MOS transistor comprises: forming a gate electrode on a silicon layer region between the field oxide layers; And forming a source and a drain region by ion implanting impurities of a type opposite to that of the impurity region into silicon regions on both sides of the gate electrode.
KR1019980059143A 1998-12-28 1998-12-28 Semiconductor element formed on SOH substrate and its manufacturing method KR100305641B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059143A KR100305641B1 (en) 1998-12-28 1998-12-28 Semiconductor element formed on SOH substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059143A KR100305641B1 (en) 1998-12-28 1998-12-28 Semiconductor element formed on SOH substrate and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20000042851A KR20000042851A (en) 2000-07-15
KR100305641B1 true KR100305641B1 (en) 2001-12-17

Family

ID=19566104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059143A KR100305641B1 (en) 1998-12-28 1998-12-28 Semiconductor element formed on SOH substrate and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100305641B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764409B1 (en) * 2006-05-30 2007-10-05 주식회사 하이닉스반도체 Semiconductor device and method for manufacturing of the same

Also Published As

Publication number Publication date
KR20000042851A (en) 2000-07-15

Similar Documents

Publication Publication Date Title
US6198134B1 (en) Semiconductor device having a common substrate bias
KR0169275B1 (en) Semiconductor device having trench structure for element isolating regions and fabricating method therefor
US6020239A (en) Pillar transistor incorporating a body contact
US4980306A (en) Method of making a CMOS device with trench isolation device
US20030203546A1 (en) SOI transistor element having an improved backside contact and method of forming the same
KR19980024988A (en) Integrated CMOS circuit apparatus and its manufacturing method
KR100227621B1 (en) Method for manufacturing transistor of semiconductor device
JP2960925B2 (en) Semiconductor device and manufacturing method thereof
KR0159141B1 (en) Semiconductor device having a plurality of impurity layers and manufacturing method thereof
KR100233286B1 (en) Semiconductor device and fabricating method therefor
KR100211635B1 (en) Semiconductor device and fabrication thereof
JP2004072063A (en) Semiconductor device and manufacturing method thereof
KR100232197B1 (en) Method of manufacturing semiconductor device
KR100305641B1 (en) Semiconductor element formed on SOH substrate and its manufacturing method
EP0700096A2 (en) SOI-field effect transistor und method for making the same
KR19990002942A (en) Manufacturing method of SOI device
KR100279262B1 (en) SOHI semiconductor device and its manufacturing method
KR100259586B1 (en) Method for manufacturing semiconductor device
KR20010003206A (en) Method of manufacturing SOI device
KR100279263B1 (en) SOHI semiconductor device and its manufacturing method
KR100232016B1 (en) Semiconductor device and fabricating method therefor
KR100533375B1 (en) Dual Gate Electrode Formation Method_
KR100295687B1 (en) Manufacturing method for mostransistor
KR0126652B1 (en) Formation method of mosfet
KR0164729B1 (en) Latch-up protection bi-cmos and its manufacture using oxigen implantation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee