KR100303876B1 - Apparatus for converting synchronous/asynchronous data for data communication - Google Patents
Apparatus for converting synchronous/asynchronous data for data communication Download PDFInfo
- Publication number
- KR100303876B1 KR100303876B1 KR1019980032492A KR19980032492A KR100303876B1 KR 100303876 B1 KR100303876 B1 KR 100303876B1 KR 1019980032492 A KR1019980032492 A KR 1019980032492A KR 19980032492 A KR19980032492 A KR 19980032492A KR 100303876 B1 KR100303876 B1 KR 100303876B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- synchronous
- asynchronous
- clock
- speed
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 94
- 238000004891 communication Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
Abstract
Description
본 발명은 데이타 통신용 동기/비동기 데이타 변환장치에 관한 것으로서, 특히 비동기장비와 동기장비 상호간의 고속 데이타 통신이 가능해지도록 한 데이타 통신용 동기/비동기 데이타 변환장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous / asynchronous data converter for data communication, and more particularly, to a synchronous / asynchronous data converter for data communication, which enables high-speed data communication between asynchronous devices and synchronous devices.
현재에는 통신기술이 발달되면서, PC와 PC간의 데이타 통신이 가능해짐은 물론 인터넷과 같이 방대한 양의 정보를 제공하는 통신 서비스가 제공되고 있는 관계로 사용자들은 PC를 이용하여 인터넷으로부터 많은 정보를 얻고 있는 실정이다.Nowadays, with the development of communication technology, data communication between PCs and PCs becomes possible, as well as communication services that provide vast amounts of information such as the Internet, users are getting a lot of information from the Internet using PCs. It is true.
이에따라, 사용자들은 보다 빠른 속도로 데이타를 송수신하기를 원하게 되며, 그에따른 장치들이 제공되고 있다.Accordingly, users want to transmit and receive data at a higher speed, and devices are provided accordingly.
도 1 은 인터넷망이나 전용회선망과의 데이타 통신을 위한 일반적인 장치를 도시한 것으로서,1 illustrates a general apparatus for data communication with an Internet network or a dedicated circuit network.
사용자측의 데이타통신 및 신호처리수단으로서 비동기타입의 데이타(스타트비트(Start Bit)와 스톱비트(Stop Bit)의 사이에 데이타를 실어주어 이 데이타를 수신하는 장치가 스타트비트와 스톱비트의 사이를 데이타로서 인식하게 한 데이타 전송방식)를 송수신하는 비동기장비의 하나인 PC(1)와, 동기타입(데이타를 전송하면서 소정의 동기클럭을 동시에 전송하여 수신장치에서 상기 동기클럭에 동기되어 입력되는 정보를 데이타로서 인식하게 한 데이타 전송방식)의 데이타를 송수신하며, 인터넷망 또는 전용회선망과 접속된 상태로 PC(1)와 교신하는 동기장비인 데이타서버(2)와, 상기 PC(1)와 데이타서버(2) 사이에 설치되어 PC(1)에서 출력된 비동기타입의 데이타를 동기타입으로 변환시켜 데이타서버(2)에 공급하고, 데이타서버(2)에서 출력된 동기타입의 데이타를 비동기타입으로 변환하여 PC(1)로 공급하는 데이타변환기(3)로 구성된 것으로,As data communication and signal processing means on the user's side, a device which receives data between asynchronous data (Start Bit and Stop Bit) and receives the data is placed between the Start Bit and Stop Bit. PC 1, which is one of the asynchronous equipment that transmits and receives the data transmission system, and the synchronous type (transmits a predetermined sync clock while transmitting data simultaneously) to receive information input in synchronization with the sync clock at the receiving apparatus. A data server (2), which is a synchronous device that communicates with the PC (1) while transmitting and receiving data of a data transmission method (recognized as data) and connected to the Internet network or a dedicated circuit network, and the PC (1) and the data server. (2) interposed between the asynchronous type data output from the PC (1) to the synchronous type to supply to the data server (2), the data of the synchronous type output from the data server (2) That converts the other in an asynchronous type consisting of a data converter 3 to be supplied to the PC (1),
상기 데이타변환기(3)는 송수신하는 데이타의 형식이 비동기타입과 동기타입으로 서로 상이한 PC(1)와 데이타서버(2)의 사이에 설치되어 PC(1)와 데이타서버(2) 상호간에 송,수신되는 데이타중 비동기데이타를 동기데이타로, 동기데이타를 비동기데이타로 각각 변환시키므로서, PC(1)와 데이타서버(2)간의 고속 데이타 송수신이 가능하게 해주는 것이다.The data converter (3) is provided between the PC (1) and the data server (2) that is different from each other in the format of the data to be transmitted and received, asynchronous type and synchronous type, and transmits the data between the PC (1) and the data server (2). By converting asynchronous data into synchronous data and asynchronous data among received data, respectively, high-speed data transmission and reception between the PC 1 and the data server 2 is possible.
즉, 상기 데이타변환기의 데이타변환 속도가 빨라야만 동기장비와 비동기장비간에 고속의 데이타 전송이 이루어질 수 있는데, 종래의 데이타변환기는 동기데이타를 비동기데이타로 변환하고, 비동기데이타를 동기데이타로 변환하는 속도가 동기장비와 비동기장비의 데이타 전송속도에 비해 현저히 느리기 때문에 동기장비와 비동기장비간의 고속 데이타 통신이 어려워지는 문제점이 있었다.That is, the data conversion speed of the data converter may be high to achieve high speed data transmission between the synchronous device and the asynchronous device. The conventional data converter converts synchronous data into asynchronous data and converts asynchronous data into synchronous data. Since the data transmission speed of the synchronous and asynchronous devices is significantly slower than that of the synchronous and asynchronous devices, high speed data communication between the synchronous and asynchronous devices becomes difficult.
또한, 종래에는 데이타변환에 필요한 내부 동작클럭의 주파수가 내부의 크리스탈 발진기에서 출력되는 주파수에 의해 고정된 것이므로, 변환시키고자 하는 비동기데이타와 동기데이타의 송수신속도가 변하면 그에따라 크리스탈 발진기 또한 교체해야만 하는 문제점이 있었다.In addition, since the frequency of the internal operation clock necessary for data conversion is fixed by the frequency output from the internal crystal oscillator, the crystal oscillator must be replaced accordingly when the transmission / reception speed of the asynchronous data and the synchronous data to be converted is changed. There was a problem.
따라서, 상기 문제점을 해결하기 위한 본 발명은 비동기타입의 데이타를 송수신하는 비동기장비와 동기타입의 데이타를 송수신하는 동기장비의 사이에 설치되어 비동기장비와 동기장비 상호간에 송수신되는 데이타를 송수신 속도에 맞춰서 동기 또는 비동기 타입의 데이타로 변환시켜줌으로서, 비동기장비와 동기장비 상호간의 고속 데이타 통신이 가능해지도록 한 데이타 통신용 동기/비동기 데이타 변환장치를 제공함을 목적으로 한다.Accordingly, the present invention for solving the above problems is installed between the asynchronous device for transmitting and receiving asynchronous data and the synchronous device for transmitting and receiving data of the synchronous type to match the transmission and reception speed of the data transmitted and received between the asynchronous device and the synchronous device. It is an object of the present invention to provide a synchronous / asynchronous data conversion device for data communication that enables high-speed data communication between asynchronous devices and synchronous devices by converting them into synchronous or asynchronous data.
또한, 1개의 크리스탈 발진기를 이용하여 다양한 주파수의 동작클럭을 얻도록 하므로서, 비동기데이타와 동기데이타의 송수신속도가 변화될 때 크리스탈 발진기의 교체없이 신속히 대처하여 동작클럭의 주파수를 가변시킬 수 있도록 한 데이타 변환장치를 제공함을 목적으로 한다.In addition, by using a single crystal oscillator to obtain the operating clock of various frequencies, when the transmission and reception speed of the asynchronous data and synchronous data is changed, it is possible to quickly respond without changing the crystal oscillator to change the frequency of the operating clock It is an object to provide an inverter.
상기 목적달성을 위한 본 발명의 특징은,Features of the present invention for achieving the above object,
비동기장비로부터 입력되는 비동기 데이타를 내부 버퍼에 일시 저장하고, 저장된 비동기 데이타를 동기장비로부터 제공되는 송신동기클럭에 동기시켜 출력하는 송신부와,A transmitter which temporarily stores asynchronous data input from the asynchronous device in an internal buffer and outputs the asynchronous data stored in synchronization with a transmission synchronous clock provided from the synchronous device;
비동기 장비로부터 입력되는 비동기 데이타와 상기 송신부에서 출력되는 동기데이타 중 어느 하나를 선택하여 동기장비로 공급하는 제 1 멀티플렉서와,A first multiplexer which selects any one of asynchronous data input from the asynchronous equipment and synchronous data output from the transmitter and supplies the same to the synchronous equipment;
동기장비로부터 수신동기클럭에 동기되어 입력되는 동기데이타를 일시저장하고, 저장된 동기데이타를 미리 설정된 통신속도에 맞춰 비동기화하여 출력하는 수신부와,A receiving unit for temporarily storing the synchronous data inputted in synchronization with the receiving synchronous clock from the synchronous device, and asynchronously outputting the stored synchronous data according to a preset communication speed;
동기장비로부터 입력되는 동기데이타와 상기 수신부에서 출력되는 비동기데이타 어느하나를 선택하여 비동기장비로 공급하는 제 2 멀티플렉서와,A second multiplexer which selects any one of synchronous data inputted from synchronous equipment and asynchronous data outputted from the receiving unit and supplies the same to the asynchronous equipment;
1개의 고속 크리스탈발진기에서 제공되는 주파수를 제어부의 제어신호에 따라 소정의 비율로 분주하여 데이타 송수신속도를 결정하는 내부클럭을 발생시켜 상기 송신부와 수신부에 공급하는 클럭발생기와,A clock generator for generating an internal clock for determining a data transmission / reception rate by dividing a frequency provided by one high-speed crystal oscillator at a predetermined rate according to a control signal of a controller, and supplying the internal clock to the transmitter and the receiver;
상기 송신부와 수신부의 데이타 변환동작을 제어하며, 사용자의 셋팅에 따라 데이타의 송수신속도 및 제 1, 제 2 멀티플렉서의 데이타 선택동작을 제어하고, 16가지의 입력값을 갖는 BR[3:0]신호의 입력값에 따라 클럭발생기의 출력주파수가 가변되도록 제어하는 제어부로 구성된 것을 특징으로 한다.BR [3: 0] signal which controls the data conversion operation of the transmitter and the receiver, controls the data transmission / reception rate and the data selection operation of the first and second multiplexers according to the user's setting, and has 16 input values. Characterized in that the control unit for controlling the output frequency of the clock generator is changed according to the input value of the.
제1도는 데이타 통신을 위한 일반적인 하드웨어적 구성을 보인 블럭도.1 is a block diagram showing a general hardware configuration for data communication.
제2도는 본 발명의 동기/비동기 데이타 변환장치를 보인 블럭도.2 is a block diagram showing a synchronous / asynchronous data conversion device of the present invention.
제3도는 본 발명의 사용상태를 보인 블럭도.3 is a block diagram showing a use state of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 송신부 11 : 제 1 멀티플렉서10: transmitting unit 11: first multiplexer
12 : 수신부 13 : 제 2 멀티플렉서12 receiver 13 a second multiplexer
14 : 클럭발생기 15 : 제어부14: clock generator 15: control unit
16 : 크리스탈 발진기16: crystal oscillator
이하 첨부된 도면 도 2 내지 도 3 을 참고하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
상기 도 2 는 본 발명의 동기/비동기 데이타 변환장치의 일 실시예를 도시한 블럭도로서, 송신부(10), 수신부(12), 제 1 및 제 2 멀티플렉서(11,13), 클럭발생기(14), 제어부(15)로 구성한 것이다.2 is a block diagram showing an embodiment of a synchronous / asynchronous data conversion device of the present invention, including a transmitter 10, a receiver 12, first and second multiplexers 11 and 13, and a clock generator 14; ) And the control unit 15.
상기 송신부(10)는 비동기장비에서 출력된 비동기데이타를 입력받아 내부 버퍼에 일시 저장하고, 버퍼에 저장된 비동기데이타를 동기장비에서 제공되는 송신동기클럭(TXC)에 동기시켜 출력한다.The transmitter 10 receives asynchronous data output from an asynchronous device and temporarily stores the asynchronous data in an internal buffer, and outputs the asynchronous data stored in the buffer in synchronization with a transmit synchronous clock (TXC) provided by the synchronous device.
비동기데이타를 송신동기클럭(TXC)에 동기시켜 출력할 때에는 비동기장비의 전송속도와 동기장비의 수신속도 차이에 따라 동기데이타를 구성하는 스톱비트를 일정간격으로 생략하거나 추가함으로서, 송신하고자 하는 데이타가 원하는 속도로 손실없이 동기장비에 공급되도록 한다.When synchronously outputting asynchronous data to the TX Synchronous Clock (TXC), the data to be transmitted is omitted by adding or eliminating the stop bits constituting the synchronous data at regular intervals according to the difference between the transmission speed of the asynchronous device and the reception speed of the synchronous device. Ensure that the equipment is supplied at the desired speed without loss.
예를들어, 비동기장비로부터 입력되는 비동기데이타의 전송속도가 송신동기클럭(TXC)보다 빠를 경우에는 스톱비트를 일정간격(2Character∼8Character)마다 생략하므로서, 비동기장비로부터 입력되는 비동기데이타가 그 전송속도의 감소없이 송신동기클럭(TXC)에 동기되어 동기장비로 출력되며, 만약 비동기데이타의 전송속도가 송신동기클럭(TXC)보다 늦을 경우에는 데이타가 없는 동안 스톱비트를 추가하므로서, 비동기장비로부터 입력되는 비동기데이타가 정상적으로 송신동기클럭(TXC)에 동기되어 동기장비로 출력되는 것이다.For example, if the transmission speed of the asynchronous data input from the asynchronous equipment is faster than the TX Synchronous Clock (TXC), the stop bit is omitted every certain interval (2Character to 8Character), and the asynchronous data input from the asynchronous equipment is the transmission speed. It is output to the synchronous device in synchronization with TX Synchronous Clock (TXC) without reducing the value.If the transmission speed of asynchronous data is later than TX Synchronous Clock (TXC), it adds a stop bit while there is no data, Asynchronous data is normally output in synchronization with the synchronous clock (TXC).
상기 설명과 같이 비동기데이타와 동기데이타의 속도편차에 따라 스톱비트를 2비트∼8비트마다 생략하거나 추가하게 되면 속도편차가 -2.5%∼+5.2%인 경우에도 데이타의 손실없이 변환시킬 수 있게된다.As described above, if the stop bit is omitted or added every 2 to 8 bits according to the speed deviation of asynchronous data and synchronous data, even if the speed deviation is -2.5% to + 5.2%, data can be converted without loss. .
즉, 일반적인 데이타 통신규격에서는 동기데이타와 비동기데이타의 속도편차가 -2.5%∼+1.0%일 경우를 표준규격으로 정하고, -2.5%∼+2.3%의 속도편차를 확장규격으로 정하여 상기 표준규격과 확장규격에 포함되는 속도편차를 갖는 동기데이타와 비동기데이타를 데이타변환하도록 하고 있으나, 본 발명에서는 속도편차가 확장규격을 벗어난 -2.5%∼+5.2%일 경우에도 데이타 변환이 가능해지는 것이다.That is, in general data communication standard, the case of speed deviation of synchronous data and asynchronous data is -2.5% to + 1.0% as the standard standard, and the speed deviation of -2.5% to + 2.3% as extension standard. Although the data is converted between the synchronous data and the asynchronous data having the speed deviation included in the extended standard, the present invention enables data conversion even if the speed deviation is -2.5% to + 5.2% outside the extended standard.
상기 제 1 멀티플렉서(11)는 상기 송신부(10)의 출력신호 또는 비동기장비로부터 입력되는 비동기데이타를 선택적으로 출력하는데, 그 데이타의 선택은 후설하는 제어부(15)의 제어에 의해 구현된다.The first multiplexer 11 selectively outputs the output signal of the transmitter 10 or asynchronous data input from the asynchronous device, and the selection of the data is implemented by the control of the control unit 15 to be described later.
한편, 상기 수신부(12)는 동기장비로부터 수신동기클럭(RXC)에 동기되어 입력되는 동기데이타를 입력받아 내부 버퍼에 일시 저장하고, 버퍼에 저장된 동기데이타의 스톱비트를 검출한 후 이 스톱비트의 길이를 동기장비와 비동기장비의 데이타 전송속도비에 따라 증감시켜 동기신호가 없는 상태, 즉, 비동기데이타로 변환시켜 비동기장비로 출력하도록 구성하였다.On the other hand, the receiving unit 12 receives the synchronization data input in synchronization with the reception synchronization clock (RXC) from the synchronization device and temporarily stores it in an internal buffer, and after detecting the stop bit of the synchronization data stored in the buffer, The length is increased or decreased according to the data transmission rate ratio of the synchronous device and the asynchronous device so that there is no synchronous signal, that is, it is converted to asynchronous data and output to the asynchronous device.
그리고, 상기 수신부(12)의 후단에는 제 2 멀티플렉서(13)를 구성하여 수신부(11)의 출력신호 와 동기장비로부터 입력되는 동기데이타 중 어느 하나를 선택하여 비동기장비로 출력하도록 하였는데, 이 제 2 멀티플렉서(13)의 데이타 선택동작은 제어부(15)의 제어에 의해 이루어진다.In addition, a second multiplexer 13 is configured at the rear end of the receiver 12 to select one of an output signal of the receiver 11 and synchronous data input from the synchronous device, and output the same to the asynchronous device. The data selection operation of the multiplexer 13 is performed by the control of the control unit 15.
도면부호 14는 상기 송신부(10)와 수신부(12)의 데이타 변환속도를 결정하는 동작클럭을 발생시키는 클럭발생기로서, 이 클럭발생기(14)는 크리스탈 발진기(16)로부터 제공되는 3.6864㎒(또는 7.3728㎒)의 클록신호를 입력받아 소정의 비율로 분주하여 송신부(10)와 수신부(12)의 동작클럭으로 제공하는 것이다.Reference numeral 14 is a clock generator for generating an operation clock for determining the data conversion rate of the transmitter 10 and the receiver 12, which clock generator 14 is 3.6864MHz (or 7.3728 provided from the crystal oscillator 16). It receives the clock signal of MHz) and divides the signal at a predetermined ratio and provides it to the operation clocks of the transmitter 10 and the receiver 12.
클럭발생기(14)에서 출력되는 동작클럭의 주파수는 제어부(15)의 제어에 따라 결정되는데, 상기 제어부(15)는 후설하는 입력신호 BR[3:0]의 입력값에 따라 클럭발생기(14)의 주파수 분주율을 결정하고, 상기 클럭발생기(14)는 제어부(15)의 제어에 따라 크리스탈 발진기(16)로부터 제공되는 클록신호를 분주하여 송,수신부(10)(12)의 동작클럭을 발생시키는 것이다.The frequency of the operation clock output from the clock generator 14 is determined according to the control of the controller 15. The controller 15 controls the clock generator 14 according to the input value of the input signal BR [3: 0]. The frequency division ratio is determined, and the clock generator 14 divides the clock signal provided from the crystal oscillator 16 under the control of the controller 15 to generate an operation clock of the transmitter / receiver 10 and 12. It is to let.
즉, 상기 BR[3:0]는 16가지의 입력값을 가지게 되며, 그 16가지의 각기 다른 입력값에 따라 클럭발생기(14)에서 출력되는 동작클럭의 주파수가 가변되어 송신부(10)와 수신부(12)의 데이타변환속도가 가변되게 되는 것이다.That is, the BR [3: 0] has 16 input values, and the frequency of the operation clock output from the clock generator 14 is varied according to the 16 different input values, so that the transmitter 10 and the receiver are changed. The data conversion speed of (12) becomes variable.
한편, 제어부(15)는 상기 구성된 각 구성요소의 동작을 제어하는 것으로, 이 제어부(15)로는 CSB(Chip Select), WRB(Write), BR[3:0](Baud Rate), CL[1:0](Character Length), ESRB(Extended Signaling Rate), BP/HSTB(By Pass/Higher Speed Signaling Timing), SEL_BH 의 신호들이 입력되고, 제어부(15)는 상기 신호의 입력에 의해 각 구성요소의 동작을 제어하게 된다.On the other hand, the control unit 15 controls the operation of each of the configured components, the control unit 15, CSB (Chip Select), WRB (Write), BR [3: 0] (Baud Rate), CL [1] Signals of: 0] (Character Length), ESRB (Extended Signaling Rate), BP / HSTB (By Pass / Higher Speed Signaling Timing), and SEL_BH are input, and the controller 15 inputs the signals to each component. To control the operation.
즉, 상기 BR[3:0]은 4비트의 입력값을 가지며, 그 입력값에 따라 클럭발생기(14)에서 출력되는 동작클럭의 주파수값이 조절된다.That is, BR [3: 0] has an input value of 4 bits, and the frequency value of the operation clock output from the clock generator 14 is adjusted according to the input value.
CL[1:0]은 2비트의 입력값을 가지며, 그 입력값에 따라 비동기데이타의 길이(Character Length)가 선택되며, 이 비동기데이타의 길이에는 스타트비트와 스톱비트가 포함된다.CL [1: 0] has an input value of 2 bits, and the length of the asynchronous data (Character Length) is selected according to the input value. The length of the asynchronous data includes the start bit and the stop bit.
BP/HSTB와 SEL_BH는 하이 스피드모드, 노말(Normal) 모드, 바이패스모드를 설정하기 위한 것으로, BP/HSTB와 SEL_BH 신호가 모두 '0'이면 하이 스피드모드가 설정되고, BP/HSTB와 SEL_BH중 어느 하나의 신호가 '1'이면 노말모드가 설정되며, BP/HSTB와 SEL_BH 신호가 모두 '1'이면 바이패스모드가 설정된다.BP / HSTB and SEL_BH are used to set high speed mode, normal mode and bypass mode.If both BP / HSTB and SEL_BH signals are '0', high speed mode is set. If either signal is '1', the normal mode is set. If both the BP / HSTB and SEL_BH signals are '1', the bypass mode is set.
바이패스모드가 설정되면 제 1 및 제 2 멀티플렉서(11)(13)가 송신부(10)와 수신부(12)의 출력신호를 선택하지 않고 동기장비와 비동기장비로부터 직접 입력되는 동기데이타와 비동기데이타를 선택하여 출력하게 되며, 노말모드가 설정되면 제 1 및 제 2 멀티플렉서(11)(13)가 송신부(10)와 수신부(12)의 출력신호를 선택하여 동기장비와 비동기장비로 출력하는 것이다.When the bypass mode is set, the first and second multiplexers 11 and 13 do not select the output signals of the transmitter 10 and the receiver 12 to output synchronous and asynchronous data directly input from the synchronous and asynchronous devices. When the normal mode is set, the first and second multiplexers 11 and 13 select output signals of the transmitter 10 and the receiver 12 and output them to the synchronous and asynchronous devices.
상기 설명된 송신부(10)와 수신부(12)의 데이타변환 속도는 최고 1Mbps까지 구현이 가능하며, 원칩화하여 데이타 변환장치의 부피를 현저히 감소시킬 수 있다.The data conversion speed of the transmitter 10 and the receiver 12 described above can be implemented up to 1Mbps, and can be significantly reduced in the volume of the data converter by one chip.
도 3 은 본 발명의 동기/비동기 데이타 변환장치를 비동기장비인 PC(20)와 동기장비인 데이타서버(21) 사이에 설치한 상태를 도시한 것으로서,3 shows a state in which the synchronous / asynchronous data conversion device of the present invention is installed between a PC 20 as an asynchronous device and a data server 21 as a synchronous device.
이와같이 설치된 데이타변환장치(30)가 PC(20)로부터 입력되는 비동기데이타를 데이타서버(21)로부터 공급되는 송신동기클럭에 동기시켜 동기데이타로 변화시켜 데이타서버(21)로 공급하고, 데이타서버(21)로부터 수신동기클럭에 동기되어 입력되는 동기데이타를 비동기데이타로 변화시켜 PC(20)로 공급하므로서, PC(20)를 이용하는 사용자가 데이타서버(21)를 통해 인터넷에 접속하여 필요한 정보를 고속으로 송,수신할 수 있게되는 것이다.The data conversion device 30 installed in this way converts the asynchronous data input from the PC 20 into the synchronous data in synchronization with the transmission synchronous clock supplied from the data server 21 to supply the data server 21 to the data server 21. By converting the synchronous data inputted in synchronization with the reception synchronous clock from 21) to asynchronous data and supplying it to the PC 20, a user using the PC 20 accesses the Internet through the data server 21 and supplies necessary information at high speed. It will be able to send and receive with.
이밖에도 본 발명의 데이타 변환장치는 마이크로프로세서에 설치되어 비동기데이타를 송수신하는 UART와 동기모뎀의 사이에 설치되어 고속으로 동기/비동기 데이타 변환동작을 수행하므로서, 상기 UART와 동기모뎀의 데이타교신이 고속으로 이루어지도록 할 수도 있다.In addition, the data conversion device of the present invention is installed between a UART and a synchronous modem which are installed in a microprocessor to transmit and receive asynchronous data, and perform a synchronous / asynchronous data conversion operation at high speed, so that data communication between the UART and the synchronous modem can be performed at high speed. It can also be done.
이상에서 설명한 바와같이 본 발명은 비동기타입의 데이타를 송수신하는 비동기장비와 동기타입의 데이타를 송수신하는 동기장비의 사이에 설치되어 비동기장비와 동기장비 상호간에 송수신되는 데이타를 송수신 속도에 맞춰서 동기 또는 비동기 타입의 데이타로 변환시켜줌으로서, 비동기장비와 동기장비 상호간의 고속 데이타 통신이 가능해지도록 하고, 또한, 1개의 크리스탈 발진기를 이용하여 다양한 주파수의 동작클럭을 얻도록 하므로서, 비동기데이타와 동기데이타의 송수신속도가 변화될 때 크리스탈 발진기의 교체없이 신속히 대처하여 동작클럭의 주파수를 가변시킬 수 있도록 한 데이타 변환장치이다.As described above, the present invention is installed between an asynchronous device for transmitting and receiving asynchronous type data and a synchronous device for transmitting and receiving synchronous type data to synchronize data between the asynchronous device and the synchronous device according to the transmission and reception speed. By converting the data into a type of data, high-speed data communication between the asynchronous device and the synchronous device is possible, and by using a single crystal oscillator, an operation clock of various frequencies can be obtained, and the transmission / reception speed of the asynchronous data and the synchronous data can be obtained. It is a data conversion device that can change the frequency of the operation clock by quickly responding without changing the crystal oscillator when is changed.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032492A KR100303876B1 (en) | 1998-08-11 | 1998-08-11 | Apparatus for converting synchronous/asynchronous data for data communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032492A KR100303876B1 (en) | 1998-08-11 | 1998-08-11 | Apparatus for converting synchronous/asynchronous data for data communication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980081979A KR19980081979A (en) | 1998-11-25 |
| KR100303876B1 true KR100303876B1 (en) | 2001-11-22 |
Family
ID=37529835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980032492A KR100303876B1 (en) | 1998-08-11 | 1998-08-11 | Apparatus for converting synchronous/asynchronous data for data communication |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303876B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5054020A (en) * | 1990-04-11 | 1991-10-01 | Digital Access Corporation | Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion |
| JPH0713927A (en) * | 1993-06-24 | 1995-01-17 | Fujitsu Ltd | Asynchronization/synchronization conversion circuit |
-
1998
- 1998-08-11 KR KR1019980032492A patent/KR100303876B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5054020A (en) * | 1990-04-11 | 1991-10-01 | Digital Access Corporation | Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion |
| JPH0713927A (en) * | 1993-06-24 | 1995-01-17 | Fujitsu Ltd | Asynchronization/synchronization conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980081979A (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2001286076A1 (en) | Method of synchronising data | |
| JP2001211228A (en) | Telephone terminal | |
| CA1218773A (en) | Apparatus and method for providing a transparent interface across a satellite communications link | |
| KR100303876B1 (en) | Apparatus for converting synchronous/asynchronous data for data communication | |
| JP2006304011A (en) | Interface circuit | |
| EP1511327A1 (en) | Method for transmitting video signals | |
| KR920010379B1 (en) | Jitter decreasing device | |
| JP3434615B2 (en) | Signal transmission system and transmission device | |
| KR100219876B1 (en) | A device for synchronous transmission of page data in the paging system | |
| KR940008107B1 (en) | Data transmitting apparatus | |
| EP0602898A1 (en) | Method and apparatus for synchronizing transmission of modem | |
| KR100201410B1 (en) | Data transceiving device of digital keyset | |
| KR100259913B1 (en) | A circuit and method for providing variable clock in data communication system | |
| KR20000045560A (en) | Automatic rs232/rs485 communication converter | |
| JPH07322344A (en) | Phase synchronization system for digital cordless system | |
| KR960009775A (en) | Standard clock selection device and control method of local exchange | |
| KR100307403B1 (en) | Network synchronization of mobile communication exchanger | |
| JP2003125026A (en) | Method for testing communication circuit | |
| JPH0993678A (en) | In-equipment clock generating system in subordinate synchronization system | |
| KR20030065600A (en) | Variable modulation clock generator | |
| KR0147262B1 (en) | Multiplexing of data | |
| JPH08154088A (en) | Phase adjusting circuit | |
| JPS6172443A (en) | Synchronizing system of digital multiplex transmission system | |
| JPH01232848A (en) | Subsequent synchronizing system | |
| JP2001308940A (en) | Communication speed changeover device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G15R | Request for early publication | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040701 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |