KR100278917B1 - Method for manufacturing contact mask of semiconductor device - Google Patents

Method for manufacturing contact mask of semiconductor device Download PDF

Info

Publication number
KR100278917B1
KR100278917B1 KR1019940030645A KR19940030645A KR100278917B1 KR 100278917 B1 KR100278917 B1 KR 100278917B1 KR 1019940030645 A KR1019940030645 A KR 1019940030645A KR 19940030645 A KR19940030645 A KR 19940030645A KR 100278917 B1 KR100278917 B1 KR 100278917B1
Authority
KR
South Korea
Prior art keywords
exposure
mask
pattern
contact
semiconductor device
Prior art date
Application number
KR1019940030645A
Other languages
Korean (ko)
Other versions
KR960019486A (en
Inventor
배상만
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940030645A priority Critical patent/KR100278917B1/en
Publication of KR960019486A publication Critical patent/KR960019486A/en
Application granted granted Critical
Publication of KR100278917B1 publication Critical patent/KR100278917B1/en

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자의 콘택 마스크 제조방법에 관한것으로서, 콘택홀 노광마스크 보다 라인/스페이스 노광마스크가 분해 가능한 패턴 크기가 더 작다는 성질을 이용하여, 서로 콘택홀 위치에서 교차되는 라인/스페이스 패턴을 갖는 두장의 노광마스크를 사용하여 두차례 노광하되, 두차례의 노광에너지 각각을 감광막이 완전히 현상되는 에너지 Ei 보다 작고, 그 합이 Ei 보다 크게하여 노광하고, 감광막이 중복노광된 부분을 제거하여 콘택홀로 예정되어 있는 부분을 노출시키는 감광막패턴을 형성하였으므로, 콘택 마스크의 분해능이 향상되어 더욱 작은 크기의 콘택홀을 안전적으로 형성할 수 있어 소자의 고집적화에 유리하고 콘택홀 형성 공정의 여유도가 증가되어 공정수율이 향상된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a contact mask of a semiconductor device, and utilizes a property that a pattern size in which a line / space exposure mask is decomposable is smaller than that of a contact hole exposure mask. Two exposure masks are used for exposure two times, each exposure energy being less than the energy Ei at which the photoresist film is fully developed, the sum of which is greater than Ei, and the photoresist film is removed by overlapping exposure. Since the photoresist pattern is formed to expose the predetermined part of the hole, the resolution of the contact mask can be improved to form a smaller contact hole safely, which is advantageous for the high integration of the device, and the margin of the contact hole forming process is increased. Process yield is improved.

Description

반도체소자의 콘택 마스크 제조방법Method for manufacturing contact mask of semiconductor device

제1도는 종래 반도체소자의 콘택 마스크용 노광마스크의 평면도.1 is a plan view of an exposure mask for a contact mask of a conventional semiconductor device.

제2도는 감광막의 현상 후 잔류 두께와 노광에너지와의 그래프.2 is a graph of residual thickness and exposure energy after development of the photosensitive film.

제3a도 및 제3b도는 본발명의 일실시예에 따른 반도체소자의 콘택 마스크용 노광마스크들의 평면도.3A and 3B are plan views of exposure masks for a contact mask of a semiconductor device according to an embodiment of the present invention.

제4도는 제3a도 및 제3b도의 노광 마스크들을 사용하여 노광된 반도체소자의 평면도.4 is a plan view of a semiconductor device exposed using the exposure masks of FIGS. 3A and 3B.

제5도는 본발명의 다른 실시예에 따른 반도체소자의 콘택 마스크용 노광마스크들이 중첩되어 있는 상태의 평면도.5 is a plan view of a state in which exposure masks for contact masks of a semiconductor device according to another embodiment of the present invention are overlapped.

제6도는 본발명의 또 다른 실시예에 따른 반도체소자의 콘택 마스크용 노광마스크들이 중첩되어 있는 상태의 평면도.6 is a plan view of a state in which exposure masks for contact masks of a semiconductor device according to still another embodiment of the present invention are overlapped.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1, 1A, 1B : 석영기판 2, 2A, 2B : 광차단막 패턴1, 1A, 1B: quartz substrate 2, 2A, 2B: light blocking film pattern

3, 3A, 3B : 위상반전막 패턴 4, 4A, 4B : 노광영역3, 3A, 3B: phase inversion film pattern 4, 4A, 4B: exposure area

5A, 5B : 보조 노광영역 6 : 반도체기판5A, 5B: Secondary exposure area 6: Semiconductor substrate

7 : 감광막 10, 10A, 10B : 노광마스크7: photosensitive film 10, 10A, 10B: exposure mask

본 발명은 반도체소자의 콘택 마스크 제조방법에 관한것으로서, 특히 라인/스페이스 패턴이 교차되어 콘택홀로 예정되어있는 부분을 중복 노광하도록 형성되어있는 두장의 노광 마스크를 사용하여 예정된 에너지로 두차례 노광하여 라인/스페이스 패턴 크기의 콘택홀을 형성할 수 있어 소자의 고집적화에 유리하고 공정마진이 증가되어 공정수율을 향상시킬 수 있는 반도체소자의 콘택 마스크 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a contact mask of a semiconductor device. In particular, a line is exposed twice by a predetermined energy using two exposure masks formed so as to overlap a line / space pattern intersecting a portion intended for a contact hole. The present invention relates to a method of manufacturing a contact mask of a semiconductor device capable of forming contact holes having a size / space pattern, which is advantageous for high integration of a device, and increases process margins to improve process yield.

최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 감광막패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.Recently, the trend of high integration of semiconductor devices is greatly influenced by the development of fine pattern formation technology. In particular, the photoresist pattern is widely used as a mask for etching or ion implantation in the semiconductor device manufacturing process.

따라서 반도체소자의 고집적화를 위해서는 감광막 패턴의 미세화가 필수요건이며, 이를 위하여 축소노광 장비인 스테퍼의 광분해능 향상이 필요하다.Therefore, miniaturization of the photoresist pattern is essential for high integration of semiconductor devices, and for this purpose, it is necessary to improve the photo resolution of a stepper, which is a reduced exposure equipment.

상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소 노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이다.In order to improve the optical resolution of the reduced exposure apparatus, the wavelength of the light source is reduced. For example, the G-line and i-line reduced exposure apparatus having wavelengths of 436 and 365 nm have a process resolution of about 0.7 and 0.5 µm, respectively. It is the limit.

따라서 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultraviolet), 예를들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 축소노광장치를 이용하면, 라인/스페이스 패턴의 경우에는 약 0.30㎛ 정도의 패턴 분해도 가능하다.Therefore, in order to form a fine pattern of 0.5 μm or less, a reduction exposure apparatus using a deep ultraviolet light, for example, a KrF laser having a wavelength of 248 nm or an ArF laser having a wavelength of 193 nm, may be used as a light source. In the case of a pattern, about 0.30 micrometers of pattern decomposition is also possible.

또한 빛의 위상반전 효과를 이용하는 위상반전 마스크(phase shift mask)를 사용하면 이보다 약 5~10% 분해능이 향상되므로 KrF 레이저 축소노광장치를 사용하면, 라인/스페이스 패턴의 경우 0.25㎛ 정도의 패턴 분해가 가능하다.In addition, the use of a phase shift mask that uses the phase inversion effect of light improves the resolution by about 5 to 10%. Therefore, when the KrF laser reduction exposure device is used, the pattern resolution of about 0.25 μm is used for the line / space pattern. Is possible.

또한 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체 소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.In addition, the contact hole connecting the upper and lower conductive wiring is reduced in size and the distance between the peripheral wiring and the aspect ratio, which is the ratio of the diameter and the depth of the contact hole, is increased. Therefore, in a highly integrated semiconductor device having multiple conductive wirings, accurate and tight alignment between masks in a manufacturing process is required to form a contact, thereby reducing process margin.

상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimention variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성한다.The contact hole has misalignment tolerance during mask alignment, lens distortion during exposure process, critical dimention variation during mask fabrication and photolithography process, and between masks to maintain gaps. The mask is formed by considering factors such as registration.

따라서 상기와 같은 여러가지 사항들을 고려하여야 하므로 콘택홀의 경우에는 라인/스페이스 패턴 보다 5~10% 분해능이 떨어지므로 KrF 레이저를 사용하는 축소노광장치 및 위상반전 마스크를 사용하면, 약 0.30㎛ 정도까지의 패턴 분해가 가능하다.Therefore, in the case of the contact hole, since the resolution is 5 to 10% lower than the line / space pattern, various reduction factors such as the above should be considered. When using a reduction exposure apparatus using a KrF laser and a phase inversion mask, the pattern may be up to about 0.30 μm. Decomposition is possible.

또한 KrF 레이저를 사용하는 축소노광장치 및 위상반전 마스크를 사용하여도 0.30㎛ 이하 크기의 콘택홀 형성이 불가능하며, 이를 위해서는 E빔이나 X선 리소그래피 기술을 사용하여야 약 0.25㎛ 정도 크기의 콘택홀 형성이 가능하다.In addition, contact holes with a size less than 0.30㎛ cannot be formed using a reduction exposure device and a phase inversion mask using a KrF laser. For this purpose, contact holes having a size of about 0.25 μm must be formed using an E-beam or X-ray lithography technique. This is possible.

그러나 상기와 같은 기술은 광학적 노광장치에 비해 생산량이 현저하게 작아 양산 단계로의 적용이 어렵다.However, such a technique is difficult to apply to the mass production stage because the production amount is significantly smaller than the optical exposure apparatus.

제 1 도는 종래 반도체소자의 콘택 마스크용 노광 마스크의 평면도로서, 사각 형상의 콘택홀 형성을 위한 위상반전 마스크의 예이다.1 is a plan view of an exposure mask for a contact mask of a conventional semiconductor device, and is an example of a phase inversion mask for forming a rectangular contact hole.

먼저, 콘택 마스크용 노광 마스크(10)는 콘택홀과 대응되는 사각형상의 노광영역(4)을 일정간격으로 노출시키는 Cr 패턴으로된 광차단막 패턴(2)이 석영기판(1)상에 형성되어 있으며, 상기 콘택홀 노광영역(4)의 회절에 의한 이미지 콘트라스트 감소를 방지하기 위한 위상반전막 패턴(3)이 상기 콘택홀 노광영역(4) 주변의 네변에 길이 방향으로 형성되어 있다.First, in the exposure mask 10 for a contact mask, a light blocking film pattern 2 made of a Cr pattern exposing a rectangular exposure area 4 corresponding to a contact hole at a predetermined interval is formed on a quartz substrate 1. In addition, a phase inversion film pattern 3 is formed on four sides of the contact hole exposure area 4 in the longitudinal direction to prevent image contrast reduction due to diffraction of the contact hole exposure area 4.

상기와 같은 종래 기술에 따른 반도체소자의 콘택 마스크 제조방법은, 콘택홀에 대응되는 노광 마스크의 주변에 위상반전막 패턴이 형성되어 있는 위상반전 마스크를 사용하므로 광학적 축소노광장치를 사용하여 약 0.30 ㎛ 정도까지의 콘택홀 제조가 가능하며, 그 이하의 패턴 형성이 어려워 소자의 고집적화가 어느 정도 이하로는 어려운 문제점이 있다.The conventional method for manufacturing a contact mask of a semiconductor device as described above uses a phase inversion mask in which a phase inversion film pattern is formed around an exposure mask corresponding to a contact hole. It is possible to manufacture contact holes up to a degree, and it is difficult to form patterns below that, so that there is a problem that high integration of the device is difficult to some extent.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 라인/스페이스가 서로 교차하게 형성되어 있는 두장의 위상반전 마스크를 사용한 두번의 노광을 실시하여 콘택홀용 노광마스크에 비해 작은 크기의 콘택 마스크를 사용하는 경우 보다 콘택홀 크기를 감소시켜 소자의 고집적화에 유리한 반도체소자의 콘택 마스크 제조방법을 제공함에 있다.The present invention has been made to solve the above problems, and an object of the present invention is to perform two exposures using two phase reversal masks in which lines / spaces are formed to cross each other, which is smaller than that of a contact hole exposure mask. The present invention provides a method for manufacturing a contact mask of a semiconductor device, which is advantageous in increasing integration of a device by reducing the size of a contact hole rather than using a contact mask.

상기와 목적을 달성하기 위한 본발명에 따른 반도체소자의 콘택 마스크 제조방법의 특징은, 반도체기판상에 감광막을 형성하는 공정과, 상기 감광막을 라인/스페이서형 패턴이 형성되어 있고 콘택홀로 예정되어 있는 부분이 스페이스에 위치하도록한 제 1 위상반전 마스크를 사용하여 감광막의 감광 에너지의 일부만으로 노광하는 일차 노광 공정과, 상기 제 1 위상반전 마스크의 라인/스페이스 패턴과 교차되는 라인/스페이스 패턴이 형성되어 있어 콘택홀로 예정되어 있는 부분을 중복되게 노출시키는 제 2 위상반전 마스크를 사용하여 감광막의 감광에 필요한 나머지 에너지로 노광하는 이차 노광 공정과, 상기 노광된 감광막을 현상하여 콘택홀로 예정되어있는 부분이 제거된 감광막패턴을 형성하는 공정을 구비함에 있다.A feature of the method for manufacturing a contact mask of a semiconductor device according to the present invention for achieving the above object and object is a process of forming a photoresist film on a semiconductor substrate, the line / spacer pattern is formed in the photoresist film is a contact hole A first exposure process of exposing only a portion of the photosensitive energy of the photosensitive film using a first phase inversion mask having a portion located in a space, and a line / space pattern intersecting with the line / space pattern of the first phase inversion mask is formed A second exposure process using a second phase inversion mask that exposes portions intended to be contact holes overlapping with the remaining energy necessary for the photosensitive film to be exposed; and developing the exposed photoresist film to remove portions intended to be contact holes. It is provided with the process of forming the photosensitive film pattern.

이하, 본발명에 따른 반도체소자의 콘택 마스크 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a contact mask of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

제 3a 도 및 제 3b 도는 본발명의 일실시예에 따른 반도체소자의 콘택 마스크용 노광마스크들의 평면도로서, 콘택홀이 메트릭스 형상으로 배열되어 있는 예이다.3A and 3B are plan views of exposure masks for contact masks of a semiconductor device according to an embodiment of the present invention, in which contact holes are arranged in a matrix shape.

또한 제 4 도는 제 3a 도 및 제 3b 도의 노광 마스크들을 사용하여 노광된 반도체소자의 평면도로서, 서로 연관시켜 설명한다.4 is a plan view of a semiconductor device exposed using the exposure masks of FIGS. 3A and 3B, and will be described in relation to each other.

먼저, 반도체기판(6)상에 비노광영역이 패턴이 되는 포지티브형 감광막(7)을 도포한 후, 제 1 노광마스크(10A)를 사용하여 예정된 노광 에너지로 노광하여 제 1 노광영역(4A)을 형성한다. 이때 상기 제 1 노광마스크(10A)는 석영기판(1A) 상에 세로 방향의 라인/스페이스를 갖는 광차단막 패턴(2A)이 형성되어 있으며, 상기 스페이스의 크기가 형성하고자하는 콘택홀의 X축 크기가 되고, 하나 걸러 하나의 스페이스상에 위상반전막 패턴(3A)이 형성되어 있는 레벤슨형 위상반전 마스크이다.First, a positive photosensitive film 7 having a non-exposed area as a pattern is coated on the semiconductor substrate 6, and then exposed to a predetermined exposure energy using the first exposure mask 10A to expose the first exposure area 4A. To form. At this time, the first exposure mask 10A has a light blocking film pattern 2A having a line / space in the vertical direction formed on the quartz substrate 1A, and the size of the X-hole of the contact hole to be formed is This is a Levenson type phase inversion mask in which the phase inversion film pattern 3A is formed on every other space.

또한 상기 일차 노광 에너지는 제 2 도에 도시되어 있는 바와 같이, 현상시 감광막이 문턱 에너지(threshold energy; 이하 Eth라 칭함)에서 부터 현상되기 시작하여 임의의 에너지(이하 Ei라 칭함) 이상에서 완전히 제거되는 성질을 이용하여 Ei 이하의 에너지로 노광한다.In addition, as shown in FIG. 2, the primary exposure energy starts to develop from a threshold energy (hereinafter referred to as Eth) during development, and is completely removed above an arbitrary energy (hereinafter referred to as Ei). It exposes by energy below Ei using the property to become.

그다음 상기 감광막(7)을 제 2 노광마스크(10B)를 사용하여 예정된 에너지로 이차 노광하여 상기 제 1 노광영역(4A)과 중첩되는 제 2 노광영역(4B)을 형성한다.The photoresist film 7 is then subjected to secondary exposure with a predetermined energy using a second exposure mask 10B to form a second exposure area 4B that overlaps the first exposure area 4A.

이때 상기 제 2 노광마스크(10B)는 석영기판(1B) 상에 가로 방향의 라인/스페이스를 갖는 광차단막 패턴(2B)이 형성되어 있으며, 상기 스페이스의 크기가 형성하고자하는 콘택홀의 Y축 크기가 되고, 하나 걸러 하나의 스페이스상에 위상반전막 패턴(3B)이 형성되어 있는 레벤슨형 위상반전 마스크이다.At this time, the second exposure mask 10B has a light blocking film pattern 2B having a line / space in a horizontal direction on the quartz substrate 1B, and the size of the Y-axis of the contact hole to be formed is This is a Levenson type phase inversion mask in which phase inversion film patterns 3B are formed on every other space.

또한 상기 이차 노광 에너지는 상기 일차 노광에너지와의 합이 Ei 이상이 되도록 노광한다.In addition, the secondary exposure energy is exposed so that the sum of the primary exposure energy is equal to or greater than Ei.

따라서, 제 4 도에 도시되어 있는 바와 같이, 한번 노광되거나 비노광 지역이서는 감광막(7)이 충분히 제거되지 않거나, 전혀 제거되지 않으며, 메트릭스 형상으로 배열된 상기 제 1 및 제 2 노광영역(4A), (4B)의 중첩되는 부분에서 감광막(7)이 완전히 제거되어 콘택홀 마스크가 된다.Thus, as shown in FIG. 4, the first and second exposure areas 4A arranged once in a matrix shape, where the photoresist film 7 is not sufficiently removed or not removed at all in the once exposed or non-exposed areas. ) And (4B), the photosensitive film 7 is completely removed to become a contact hole mask.

상기 제 1 및 제 2 노광영역(4A), (4B)이 중첩되는 부분은 각각 제 1 및 제 2 노광마스크(10A), (10B)에서 1). 광차단막 패턴(2A)의 오픈지역-광차단막 패턴(2B)의 오픈지역, 2). 광차단막 패턴(2A)의 오픈지역-위상반전막 패턴(3B)의 오픈지역, 3). 위상반전막 패턴(3A)의 오픈지역-위상반전막 패턴(3B)의 오픈지역으로 이루어진다.The portion where the first and second exposure areas 4A and 4B overlap is 1 in the first and second exposure masks 10A and 10B, respectively. Open area of the light shielding pattern 2A-Open area of the light shielding pattern 2B, 2). Open area of light-blocking film pattern (2A) -Open area of phase inversion film pattern (3B), 3). The open area of the phase inversion film pattern 3A-the open area of the phase inversion film pattern 3B.

제 5 도는 본발명의 다른 실시예에 따른 반도체소자의 콘택 마스크용 노광마스크들이 중첩되어 있는 상태의 평면도이다.5 is a plan view of a state in which exposure masks for contact masks of a semiconductor device according to another exemplary embodiment of the present invention are overlapped.

특히, 위상반전 효과에 의한 분해능 향상의 효과를 높이기 위하여 길이가 짧은 가로 및 세로 방향의 라인/스페이스를 갖는 제 1 및 제 2 노광마스크(10A), (10B)를 사용하여 순차적으로 두차례 노광하되, 각각의 노광에너지의 합이 Ei 이상이 되도록한다.In particular, the first and second exposure masks 10A and 10B having short horizontal and vertical lines / spaces may be sequentially exposed twice in order to increase the resolution improvement due to the phase inversion effect. The sum of the exposure energies is equal to or greater than Ei.

이때 상기 제 1 및 제 2 노광마스크(10A), (10B)는 두장의 석영기판(1A), (1B) 상에 각각 길이가 짧은 가로 및 세로 방향의 라인/스페이스를 갖는 광차단막 패턴(2A), (2B)이 각각 형성되어 있고, 상기 광차단막 패턴(2A), (2B)은 서로 직각으로 교차된다.In this case, the first and second exposure masks 10A and 10B are light blocking film patterns 2A having short lengths of horizontal and vertical lines / spaces on two quartz substrates 1A and 1B, respectively. And (2B) are formed, and the light blocking film patterns 2A and 2B cross each other at right angles.

또한 상기 제 1 및 제 2 노광마스크(10A), (10B)는 각각의 스페이스에 반복 형성되어 있는 각각의 광차단막 패턴(2A), (2B) 오픈지역과 위상반전 패턴(3A), (3B)이 중첩되도록 형성되어 있으며, 각 스페이스의 일측에는 위상반전 효과를 높이기 위한 별도의 보조 노광영역(5A), (5B)들이 형성되어 있다.In addition, the first and second exposure masks 10A and 10B are formed in each of the light blocking layer patterns 2A and 2B, which are repeatedly formed in respective spaces, and the open area and the phase inversion pattern 3A and 3B. Are formed to overlap each other, and separate auxiliary exposure regions 5A and 5B are formed at one side of each space to increase the phase inversion effect.

따라서 상기 제 1 및 제 2 노광마스크(10A), (10B)의 광차단막 패턴(2A), (2B) 오픈지역과 위상반전막 패턴(3A), (3B) 오픈지역이 중첩되는 부분이 중복 노광에 의해 콘택홀이 된다.Therefore, overlapping portions of the light blocking film patterns 2A and 2B open areas of the first and second exposure masks 10A and 10B overlap the open areas of the phase shift film patterns 3A and 3B. It becomes a contact hole by.

제 6 도는 본발명의 또 다른 실시예에 따른 반도체소자의 콘택 마스크용 노광마스크들이 중첩되어 있는 상태의 평면도로서, LOSIC 소자 등과 같이 콘택홀이 불규칙하게 배열되어 있는 경우의 예이다.FIG. 6 is a plan view of a state in which exposure masks for contact masks of a semiconductor device overlap with each other according to another exemplary embodiment of the present invention, and an example in which contact holes are irregularly arranged like a LOSIC device.

길이가 짧고 불규칙하게 배열된 가로 및 세로 방향의 라인/스페이스를 갖는 제 1 및 제 2 노광마스크(10A), (10B)를 사용하여 순차적으로 두차례 노광하되, 각각의 노광에너지의 합이 Ei 이상이 되도록한다.Two exposures are sequentially performed using the first and second exposure masks 10A and 10B having short lengths and irregularly arranged horizontal and vertical lines / spaces, and the sum of the respective exposure energies is equal to or greater than Ei. To be.

이때 상기 제 1 및 제 2 노광마스크(10A), (10B)는 석영기판(1A), (1B)상에 각각 길이가 짧고 불규칙한 위치에서 서로 십자형상으로 교차되는 가로 및 세로 방향의 라인/스페이스를 갖는 광차단막 패턴(2A), (2B)이 각각 형성되어 있으며, 상기 제 1 노광마스크(10A)의 광차단막 패턴(2A)의 오픈영역에는 위상반전막 패턴(3A)이 형성되어 있다.In this case, the first and second exposure masks 10A and 10B are formed on the quartz substrates 1A and 1B, respectively, in the horizontal and vertical lines / spaces that cross each other in cross shape at short and irregular positions. Light blocking film patterns 2A and 2B are formed, and a phase inversion film pattern 3A is formed in the open region of the light blocking film pattern 2A of the first exposure mask 10A.

상기 제 1 및 제 2 노광마스크(10A), (10B)에서 위상반전막 패턴(3A)과 광차단막 패턴(2B) 오픈지역이 중첩되도록 형성되어 있고, 광차단막 패턴(2B)의 오픈지역의 주변에 위상반전 효과를 위한 보조 노광영역(5B)들이 형성되어 있다.In the first and second exposure masks 10A and 10B, the phase inversion film pattern 3A and the light blocking film pattern 2B open area overlap each other, and the periphery of the open area of the light blocking film pattern 2B is overlapped. Auxiliary exposure areas 5B for the phase inversion effect are formed on the substrate.

따라서 상기 제 1 및 제 2 노광마스크(10A), (10B)의 위상반전막 패턴(3A)과 광차단막 패턴(2B) 오픈지역이 중첩되는 부분이 중복 노광에 의해 콘택홀이 된다.Therefore, a portion where the phase inversion film pattern 3A of the first and second exposure masks 10A and 10B overlap the open area of the light blocking film pattern 2B becomes a contact hole by overlapping exposure.

이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 콘택 마스크 제조방법은 콘택홀 노광마스크 보다 라인/스페이스 노광마스크가 분해 가능한 패턴 크기가 더 작다는 성질을 이용하여, 서로 콘택홀 위치에서 교차되는 라인/스페이스 패턴을 갖는 두장의 노광마스크를 사용하여 두차례 노광하되, 두차례의 노광에너지 각각을 감광막이 완전히 현상되는 에너지 Ei 보다 작고, 그 합이 Ei 보다 크게하여 노광하고, 감광막의 중복노광된 부분을 제거하여 콘택홀로 예정되어 있는 부분을 노출시키는 감광막패턴을 형성하였으므로, 콘택 마스크의 분해능이 향상되어 더욱 작은 크기의 콘택홀을 안전적으로 형성할 수 있어 소자의 고집적화에 유리하고 콘택홀 형성 공정의 여유도가 증가되어 공정수율이 향상되는 이점이 있다.As described above, the method of manufacturing a contact mask of a semiconductor device according to the present invention utilizes a property that the pattern size of the line / space exposure mask is smaller than that of the contact hole exposure mask, so that the lines intersect at the contact hole positions. Two exposure masks are used using two exposure masks having a / space pattern, and each of the two exposure energies is less than the energy Ei at which the photoresist film is fully developed, and the sum is greater than Ei to expose the overlapped portion of the photoresist film. Since the photoresist pattern is formed by exposing the predetermined portion to the contact hole, the resolution of the contact mask is improved to form a smaller contact hole safely, which is advantageous for the high integration of the device and allows for the formation of the contact hole. The degree is increased, there is an advantage that the process yield is improved.

Claims (5)

반도체기판상에 감광막을 형성하는 공정과, 상기 감광막을 라인/스페이스 패턴이 형성되어 있고, 콘택홀로 예정되어 있는 부분에 스페이스가 위치하는 제 1 노광 마스크를 사용하여 감광막의 감광 에너지의 일부만으로 노광하는 일차 노광 공정과, 상기 제 1 노광 마스크의 라인/스페이스 패턴과 교차되는 라인/스페이스 패턴이 형성되어 있으며, 상기 감광막에서 콘택홀로 예정되어 있는 부분을 중복되게 노출시키는 제 2 노광 마스크를 사용하여 감광막의 감광에 필요한 나머지 에너지로 노광하는 이차 노광 공정과, 상기 노광된 감광막을 현상하여 콘택홀로 예정되어있는 부분이 제거된 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 콘택 마스크 제조방법.Forming a photoresist film on a semiconductor substrate, and exposing the photoresist film with only a part of the photosensitive energy of the photoresist film by using a first exposure mask having a line / space pattern formed thereon and having a space located in a portion intended as a contact hole. A first exposure process and a line / space pattern that intersects the line / space pattern of the first exposure mask are formed, and a second exposure mask that overlaps a portion of the photosensitive film, which is intended to be a contact hole, is used. A method of manufacturing a contact mask for a semiconductor device, comprising: a second exposure step of exposing with remaining energy necessary for photosensitivity; and a step of developing the exposed photoresist to form a photoresist pattern in which portions intended to be contact holes are removed. 제1항에 있어서, 상기 감광막 패턴의 제거되는 부분이 메트립스 형상으로 배열되어있는 것을 특징으로 하는 반도체소자의 콘택 마스크 제조방법.The method of claim 1, wherein the portions of the photosensitive film pattern to be removed are arranged in a shape of a mat-lips. 제1항에 있어서, 상기 감광막 패턴의 제거되는 부분이 불규칙하게 배열되어 있는 것을 특징으로 하는 반도체소자의 콘택 마스크 제조방법.The method of claim 1, wherein portions of the photosensitive film pattern to be removed are irregularly arranged. 제1항에 있어서, 상기 제 1 및 제 2 노광마스크가 위상반전 마스크인 것을 특징으로 하는 반도체소자의 콘택 마스크 제조방법.2. The method of claim 1, wherein the first and second exposure masks are phase inversion masks. 제4항에 있어서, 상기 제 1 및 제 2 노광마스크의 스페이스의 일측에 광차단막 패턴이 소정폭으로 제거된 별도의 보조 노광영역을 형성하여 위상반전 효과를 증가시킨 것을 특징으로 하는 반도체소자의 콘택 마스크 제조방법.The contact of the semiconductor device according to claim 4, wherein a separate auxiliary exposure area in which the light blocking film pattern is removed to a predetermined width is formed on one side of the space of the first and second exposure masks to increase the phase inversion effect. Mask manufacturing method.
KR1019940030645A 1994-11-21 1994-11-21 Method for manufacturing contact mask of semiconductor device KR100278917B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030645A KR100278917B1 (en) 1994-11-21 1994-11-21 Method for manufacturing contact mask of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030645A KR100278917B1 (en) 1994-11-21 1994-11-21 Method for manufacturing contact mask of semiconductor device

Publications (2)

Publication Number Publication Date
KR960019486A KR960019486A (en) 1996-06-17
KR100278917B1 true KR100278917B1 (en) 2001-01-15

Family

ID=66648634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030645A KR100278917B1 (en) 1994-11-21 1994-11-21 Method for manufacturing contact mask of semiconductor device

Country Status (1)

Country Link
KR (1) KR100278917B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464385B1 (en) * 1997-06-03 2005-02-28 삼성전자주식회사 Photomask having dummy pattern near pattern deforming area
KR20150131856A (en) 2014-05-16 2015-11-25 손갑천 The water regulator removing apparatus of fowls farm

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666652B1 (en) 2000-02-25 2007-01-09 한화석유화학 주식회사 Method for preparing taxol using supercritical fluid from plant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464385B1 (en) * 1997-06-03 2005-02-28 삼성전자주식회사 Photomask having dummy pattern near pattern deforming area
KR20150131856A (en) 2014-05-16 2015-11-25 손갑천 The water regulator removing apparatus of fowls farm

Also Published As

Publication number Publication date
KR960019486A (en) 1996-06-17

Similar Documents

Publication Publication Date Title
KR0128828B1 (en) Forming method of contact hole in the semiconductor device
KR100186657B1 (en) Photo-mask used in aligner for exactly transferring main pattern assisted by semi-transparent auxiliary pattern
JP2006527398A (en) Method of designing a reticle and manufacturing a semiconductor element with a reticle
KR20030038327A (en) Pattern forming method and method of fabricating device
JP2877200B2 (en) Photomask for exposure and method of manufacturing the same
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
KR100346448B1 (en) Exposure mask for semi-conductor device
JP2002075857A (en) Resist pattern forming method
US8007959B2 (en) Photomask and pattern formation method using the same
KR100278917B1 (en) Method for manufacturing contact mask of semiconductor device
JPH05243115A (en) Manufacture of semiconductor device
JP3110801B2 (en) Photomask manufacturing method and photomask
KR0126656B1 (en) Manufacturing method of semiconductor device
US6406819B1 (en) Method for selective PSM with assist OPC
KR100352010B1 (en) Exposure mask for contact of semiconductor device
KR100516747B1 (en) Micro pattern formation method of semiconductor device
KR970006928B1 (en) Preparation process of semiconductor devices
KR20030001560A (en) Photo mask of contact of semiconductor device
KR100669559B1 (en) Phase shift mask for contact hole
KR0125294B1 (en) Contact hole forming method of semiconductor device
US6306549B1 (en) Method for manufacturing EAPSM-type masks used to produce integrated circuits
KR970010568B1 (en) Fabrication method of semiconductor
TW200300961A (en) Multiple photolithographic exposures with different clear patterns
US7008729B2 (en) Method for fabricating phase mask of photolithography process
KR100272519B1 (en) Patterning method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee