KR100270279B1 - An adaptive synchronous cdma communication system - Google Patents

An adaptive synchronous cdma communication system Download PDF

Info

Publication number
KR100270279B1
KR100270279B1 KR1019980020540A KR19980020540A KR100270279B1 KR 100270279 B1 KR100270279 B1 KR 100270279B1 KR 1019980020540 A KR1019980020540 A KR 1019980020540A KR 19980020540 A KR19980020540 A KR 19980020540A KR 100270279 B1 KR100270279 B1 KR 100270279B1
Authority
KR
South Korea
Prior art keywords
terminal
delay
output
delay time
base station
Prior art date
Application number
KR1019980020540A
Other languages
Korean (ko)
Other versions
KR20000000741A (en
Inventor
이승환
천재욱
Original Assignee
홍철원
주식회사사람과 기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍철원, 주식회사사람과 기술 filed Critical 홍철원
Priority to KR1019980020540A priority Critical patent/KR100270279B1/en
Publication of KR20000000741A publication Critical patent/KR20000000741A/en
Application granted granted Critical
Publication of KR100270279B1 publication Critical patent/KR100270279B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/70735Code identification

Abstract

기지국은 기지국과 단말기 사이의 거리로 인하여 발생하는 전파 지연 시간을 측정하여 지연 시간 정보를 단말기로 전송한다. 단말기는 이 지연 시간 정보를 이용하여 데이터의 전송 시간을 지연시킨 후, 데이터를 기지국으로 전송한다. 이와 같은 방법을 기지국내에 있는 모든 단말기에 적용하면 각 단말기에서 전송한 데이터는 기지국의 기준 신호와 동기를 맞출 수 있다. 본 발명은 이와 같은 전파 지연 시간 측정 및 데이터 전송 지연을 통하여 향상된 성능을 갖는 적응 동기 코드분할 다중접속 통신시스템에 관한 것이다.The base station measures the propagation delay time caused by the distance between the base station and the terminal and transmits the delay time information to the terminal. The terminal delays the transmission time of the data by using the delay time information, and then transmits the data to the base station. If this method is applied to all terminals in the base station, the data transmitted from each terminal can be synchronized with the reference signal of the base station. The present invention relates to an adaptive synchronization code division multiple access communication system having improved performance through such propagation delay time measurement and data transmission delay.

Description

적응 동기 코드분할 다중접속 통신시스템Adaptive Synchronous Code Division Multiple Access Communication System

본 발명은 코드 분할 다중 접속(code division multiple access; 이하 'CDMA'라 함)시스템에 관한 것으로서, 특히 기지국과 단말기 사이의 시간 지연을 보상하여 기지국과 단말기와의 동기를 맞추는 적응 동기(adaptive synchronous) CDMA 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code division multiple access (CDMA) system. In particular, the present invention relates to an adaptive synchronous that compensates a time delay between a base station and a terminal and synchronizes the base station and a terminal. It relates to a CDMA system.

CDMA 통신 시스템의 기지국은 일정한 거리까지의 영역 내에 있는 단말기들과 통신을 수행한다. 이 경우 모든 단말기가 기지국으로부터 일정한 거리에 위치하고, 동일한 시간에 데이터를 기지국으로 전송한다면, 기지국에서 수신한 신호는 모든 데이터의 시작 시점과 일치하여 서로 간섭을 하지 않기 때문에 통신 시스템의 성능을 향상시킬 수 있다.A base station of a CDMA communication system communicates with terminals within an area up to a certain distance. In this case, if all the terminals are located at a certain distance from the base station and transmit data to the base station at the same time, the signals received at the base station do not interfere with each other in coincidence with the start point of all data, thereby improving the performance of the communication system. have.

그러나, 실제의 통신 시스템에서는 한 기지국내에 존재하는 단말기가 임의의 위치에 있으므로 단말기마다 기지국까지의 전파시간이 다르게 된다. 따라서, 모든 단말기가 동일한 시간에 데이터를 전송하는 경우에도 기지국에서 수신한 각각의 단말기 신호는 데이터의 시작점이 일치하지 않게 되어 결국 시스템의 성능을 저하시킨다는 문제점이 있다.However, in the actual communication system, since the terminals existing in one base station are located at arbitrary positions, the propagation time to the base station is different for each terminal. Therefore, even when all the terminals transmit data at the same time, each terminal signal received by the base station does not coincide with the starting point of the data, resulting in a problem of degrading system performance.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 기지국과 단말기 사이의 전파 지연 시간을 측정하고 이 전파 지연 시간을 보정하여 단말기로부터 기지국으로 데이터를 송신함으로써, CDMA 시스템의 성능을 향상시키기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and to improve the performance of a CDMA system by measuring the propagation delay time between the base station and the terminal and correcting the propagation delay time to transmit data from the terminal to the base station.

도1은 본 발명의 제1 실시예에 따른 전파 지연 시간 측정 장치를 나타내는 도면이다.1 is a diagram showing an apparatus for measuring propagation delay time according to a first embodiment of the present invention.

도2는 기지국에서 지연 시간 정보를 발생시키는 것을 나타내는 순서도이다.2 is a flowchart showing generation of delay time information in a base station.

도3은 PN 시드를 이용한 데이터 전송 지연 장치를 나타내는 도면이다.3 is a diagram illustrating a data transmission delay device using a PN seed.

도4는 PN 마스크를 이용한 데이터 전송 지연 장치를 나타내는 도면이다.4 is a diagram illustrating a data transmission delay device using a PN mask.

도5는 PN 발생기의 가변 클록을 이용한 데이터 전송 지연 장치를 나타내는 도면이다.5 is a diagram illustrating a data transmission delay apparatus using a variable clock of a PN generator.

도6은 가변 지연 회로를 이용한 데이터 전송 지연 장치를 나타내는 도면이다.6 is a diagram illustrating a data transmission delay device using a variable delay circuit.

이와 같은 목적을 달성하기 위한 본 발명의 전파 지연 시간 측정 장치는Propagation delay time measuring apparatus of the present invention for achieving the above object

직렬로 연결된 다수의 지연 소자를 이용하여 단말기로부터 전송된 데이터를 순차적으로 지연시키고 다수의 지연 소자로부터 출력되는 지연된 데이터들을 유사 잡음 코드로 역확산시키는 레이크 수신기와, 상기 레이크 수신기의 각 지연 소자들로부터 출력되는 지연된 데이터들의 에너지를 검출하는 에너지 검출기와, 상기 에너지 검출기의 검출 결과를 이용하여 기지국과 단말기 사이의 전파 지연 시간을 측정하는 중앙처리장치를 포함한다.A rake receiver sequentially delaying the data transmitted from the terminal using a plurality of delay elements connected in series and despreading the delayed data output from the plurality of delay elements with a pseudo noise code, and each delay element of the rake receiver. An energy detector for detecting the energy of the output delayed data, and a central processing unit for measuring the propagation delay time between the base station and the terminal using the detection result of the energy detector.

여기서, 상기 중앙처리장치는 에너지 검출기에서 검출한 지연 데이터의 수신 전력 중, 지연된 데이터의 수신 전력이 가장 큰 값을 나타내는 지연 소자의 위치를 이용하여 전파 지연 시간을 계산하는 것이 바람직하다.Here, it is preferable that the CPU calculates a propagation delay time by using a position of a delay element having a largest reception power of the delayed data among the reception power of the delay data detected by the energy detector.

이 때, 상기 전파 지연 시간은 상기 레이크 수신기의 지연 소자 수를 상기 레이크 수신기의 지연 클록 주파수로 나눔으로써 구할 수 있다.In this case, the propagation delay time may be obtained by dividing the number of delay elements of the rake receiver by the delay clock frequency of the rake receiver.

또한, 중앙처리장치는 상기 전파 지연 시간을 이용하여, 다수의 단말기로부터 기지국으로 전송된 신호의 수신 전력이 상기 레이크 수신기의 특정 지연 소자에서 최대가 되도록 하는 지연 시간 정보를 생성하는 것이 바람직하며, 이 경우 상기 특정 지연 소자는 각 단말기로부터 전송된 신호의 수신 전력이 최대인 지연 소자 중 가장 뒤에 있는 지연 소자인 것이 바람직하다.In addition, the central processing unit may use the propagation delay time to generate delay time information such that the received power of signals transmitted from a plurality of terminals to a base station is maximized in a specific delay element of the rake receiver. In this case, it is preferable that the specific delay element is a delay element which is the last of the delay elements having the maximum reception power of the signal transmitted from each terminal.

한편, 본 발명의 하나의 특징에 따른 데이터 전송 지연 장치는On the other hand, the data transmission delay apparatus according to an aspect of the present invention

입력된 데이터 신호를 PN 클록에 동기시켜 유사 잡음 코드로 생성하는 유사 잡음 발생기를 이용하여 기지국으로부터 송신되는 지연 시간 정보에 따라 상기 유사 잡음 코드의 시작점을 조절한다.The start point of the pseudo noise code is adjusted according to the delay time information transmitted from the base station using a pseudo noise generator that synchronizes the input data signal with the PN clock to generate a pseudo noise code.

여기서, 상기 유사 잡음 발생기는 상기 지연 시간 정보를 고려한 PN 시드 값에 따라, 유사 잡음 코드의 시작점을 조절할 수 있다.Here, the pseudo noise generator may adjust the starting point of the pseudo noise code according to the PN seed value in consideration of the delay time information.

또한, 상기 데이터 전송 지연 장치는 상기 유사 잡음 발생기의 출력과 PN 마스크 값을 논리곱 연산하기 위한 논리곱회로를 더 포함하며, 상기 지연 시간 정보를 고려한 PN 마스크 값에 따라 상기 유사 잡음 코드의 시작점을 조절할 수 있다.The data transmission delay apparatus may further include a logical AND circuit for performing an AND operation on the output of the pseudo-noise generator and the PN mask value, and the start point of the pseudo-noise code according to the PN mask value in consideration of the delay time information. I can regulate it.

또한, 상기 데이터 전송 지연 장치는 상기 지연 시간 정보에 따라 상기 PN 클록을 가변시킴으로써 상기 유사 잡음 코드의 시작점을 조절할 수 있다.In addition, the data transmission delay apparatus may adjust the starting point of the pseudo noise code by varying the PN clock according to the delay time information.

한편, 본 발명의 다른 특징에 따른 데이터 전송 지연 장치는On the other hand, the data transmission delay apparatus according to another aspect of the present invention

디지털 데이터 신호를 입력받아 CDMA 통신 방식에 적합한 디지털 신호로 변조하기 위한 변조부와, 상기 변조 신호를 입력받아 기지국과 동기를 맞추기 위해 상기 변조 신호를 지연시키는 가변 지연 회로와, 상기 가변 지연 회로의 출력을 아날로그 신호로 변환하기 위한 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기의 출력을 고주파 신호로 변환하기 위한 고주파 변환부를 포함한다.A modulator for receiving a digital data signal and modulating the digital signal into a digital signal suitable for a CDMA communication method, a variable delay circuit receiving the modulated signal and delaying the modulated signal to synchronize with a base station, and an output of the variable delay circuit. And a digital to analog converter for converting the signal into an analog signal, and a high frequency converter for converting the output of the digital / analog converter into a high frequency signal.

여기서, 상기 가변 지연 회로는Here, the variable delay circuit

지연 시간 정보에 따라 출력 값을 증가/감소시키기 위한 계수기와, 상기 계수기의 출력 값을 입력으로 하고 n개의 출력 단자를 가지고 있으며 상기 계수기의 출력 값에 해당하는 출력 단자만 제1 상태를 출력하고 나머지 단자는 제2 상태를 출력하는 디코더와, 입력 데이터가 제1 입력 단자에 공통으로 입력되며 상기 디코더의 출력단자가 각각 세트 단자에 입력되는 n개의 멀티플렉서와, 상기 n개의 멀티플렉서 사이에 각각 위치하며 이전 단의 멀티플렉서의 출력 값을 입력받아 이를 지연시킨 후 다음 단의 멀티플렉서의 제2 입력단자로 출력하는 n개의 플립플롭을 포함하며, 상기 n개의 플립플롭 중 첫 번째 플립플롭의 입력 단자에는 상기 입력 데이터가 입력되는 것이 바람직하다.A counter for increasing / decreasing the output value according to the delay time information, and an output terminal of the counter as an input and having n output terminals, and only an output terminal corresponding to the output value of the counter outputs the first state and the rest The terminal includes a decoder for outputting a second state, n multiplexers in which input data is commonly input to the first input terminal, and output terminals of the decoder are respectively input to a set terminal, and are located between the n multiplexers, respectively. And n flip-flops for receiving the output value of the multiplexer and delaying them, and outputting them to the second input terminal of the next multiplexer. The input data of the first flip-flop among the n flip-flops is included in the input data. It is preferable to be input.

이 때, 상기 멀티플렉서의 세트 단자에 제2 상태의 값이 입력되면 이전 단의 플립플롭의 출력이 다음 단의 플립플롭으로 전달되고, 세트단자에 제1 상태의 값이 입력되면 상기 입력 데이터가 다음 단의 플립플롭으로 전달된다.At this time, when the value of the second state is input to the set terminal of the multiplexer, the output of the flip-flop of the previous stage is transferred to the flip-flop of the next stage. When the value of the first state is input to the set terminal, the input data is next. It is delivered to the flip-flop of the stage.

한편, 본 발명의 하나의 특징에 따른 전파 지연 시간 측정 방법은On the other hand, the propagation delay time measurement method according to an aspect of the present invention

기지국과 단말기가 특정 형태의 신호를 약속하는 단계와, 상기 기지국이 상기 특정 형태의 신호를 상기 단말기로 전송하는 단계와, 상기 단말기가 상기 특정 형태의 신호에 대한 응답 신호를 상기 기지국으로 전송하는 단계와, 상기 특정 형태의 신호를 전송한 시점에서부터 상기 응답 신호가 수신될 때까지의 시간인 응답 시간을 측정하는 단계와, 상기 응답 시간에서 상기 기지국 또는 단말기에서 상기 특정 신호를 해석하는 데 소요된 시간을 뺌으로써 기지국과 단말기 사이의 전파 지연 시간을 측정하는 단계를 포함한다.A base station and a terminal promising a specific type of signal, the base station transmitting the specific type of signal to the terminal, and the terminal transmitting a response signal to the base station to the base station And measuring a response time, which is a time from when the specific type of signal is transmitted to when the response signal is received, and the time required for interpreting the specific signal by the base station or the terminal in the response time. And measuring the propagation delay time between the base station and the terminal.

이하에서는 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.Hereinafter, with reference to the drawings will be described an embodiment of the present invention;

본 발명의 CDMA 시스템에서는 먼저 기지국이 기지국내에 있는 모든 단말기의 전파 지연 시간을 측정하여 이 정보를 각 단말기에 전송하고, 각 단말기는 전파 지연 시간만큼을 보정하여 기지국으로 데이터를 전송하여 기지국에서 수신되는 데이터의 시작점을 일치시킨다.In the CDMA system of the present invention, the base station first measures propagation delay times of all terminals in the base station and transmits this information to each terminal, and each terminal corrects the propagation delay time to transmit data to the base station and receives the data from the base station. Match the starting point of the data being generated.

이를 위해, 본 발명의 통신 시스템은 기지국이 단말기까지의 전파 지연 시간을 측정하는 방법과 단말기에서 지연 시간을 보정하는 방법을 각각 구현하였다.To this end, the communication system of the present invention implements a method for measuring the propagation delay time to the base station and a method for correcting the delay time in the terminal.

도1은 레이크 수신기를 이용한 본 발명의 제1 실시예에 따른 전파 지연 시간 측정 장치를 나타내는 도면이다.1 is a diagram illustrating an apparatus for measuring propagation delay time according to a first embodiment of the present invention using a rake receiver.

도1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 전파 지연 시간 측정 장치는 레이크 수신기(10), 에너지 검출기(20), CPU(30)로 이루어진다.As shown in FIG. 1, the propagation delay time measuring apparatus according to the first embodiment of the present invention includes a rake receiver 10, an energy detector 20, and a CPU 30.

CDMA 시스템에서, 레이크 수신기는 다중 경로에 의한 신호의 페이딩(fading) 현상을 줄이기 위해 기지국과 단말기 사이의 다중 경로 성분을 구별하고 결합하기 위한 것이다. 즉 레이크 수신기는 무선 채널에 있는 다중 경로 시간 지연을 이용하여, 동일하게 전송된 신호가 시간차를 두고 들어오는 파형을 결합하여 링크의 성능을 개선한다.In a CDMA system, a rake receiver is for distinguishing and combining multipath components between a base station and a terminal to reduce the fading of signals due to the multipath. That is, the rake receiver uses the multipath time delay in the radio channel to combine the waveforms of the same transmitted signals with time difference to improve the performance of the link.

도1에서, 기지국의 레이크 수신기(10)는 직렬로 연결된 다수의 지연 소자(도시하지 않음)를 이용하여 단말기로부터 전송된 데이터를 순차적으로 지연시키고, 상기 다수의 지연 소자로부터 각각 출력되는 지연된 데이터들을 유사 잡음( pseudo noise; PN) 코드로 역확산시킨다.In FIG. 1, the rake receiver 10 of the base station sequentially delays data transmitted from the terminal using a plurality of delay elements (not shown) connected in series, and delays the delayed data output from the plurality of delay elements, respectively. Despread with pseudo noise (PN) codes.

에너지 검출기(20)는 레이크 수신기(10)의 각 지연 소자들로부터 출력되는 지연된 데이터들의 에너지(이하, '수신 전력'이라 함)를 계산한다.The energy detector 20 calculates energy (hereinafter, referred to as 'receive power') of delayed data output from the respective delay elements of the rake receiver 10.

CPU(30)는 상기 에너지 검출기(20)의 검출 결과를 이용하여 기지국과 단말기 사이의 전파 지연 시간 및 거리를 측정하고, 지연 시간 정보를 생성한다.The CPU 30 measures the propagation delay time and distance between the base station and the terminal using the detection result of the energy detector 20 and generates delay time information.

먼저, CPU(30)는 에너지 검출기(20)에서 검출한 지연 데이터의 수신 전력 중, 지연된 데이터의 수신 전력이 가장 큰 값을 나타내는 지연 소자의 위치를 이용하여 전파 지연 시간을 측정한다.First, the CPU 30 measures the propagation delay time using the position of the delay element having the largest value of the received power of the delayed data among the received powers of the delayed data detected by the energy detector 20.

즉, 기지국의 레이크 수신기(10)에서 각 단말기의 수신 전력이 최대인 지연 소자의 위치는 기지국과 단말기의 지연 시간과 비례하므로, CPU(30)는 다음의 수학식1을 이용하여 기지국과 단말기 사이의 전파 지연 시간을 구한다.That is, since the position of the delay element having the maximum reception power of each terminal in the rake receiver 10 of the base station is proportional to the delay time of the base station and the terminal, the CPU 30 uses the following equation (1) between the base station and the terminal. Find the propagation delay time of.

또한, 상기 전파 지연 시간을 이용하면, 기지국과 단말기 사이의 근사적인 전파 전파거리를 다음의 수학식2로 구할 수 있다.In addition, by using the propagation delay time, an approximate propagation propagation distance between the base station and the terminal can be obtained by the following equation.

전파 전파거리=(Td-Ts)×C÷2Radio wave propagation distance = (Td-Ts) × C ÷ 2

여기서, Td와 Ts는 각각 전파 지연 시간과 시스템의 데이터 처리시간을 나타내며, C는 광속을 나타낸다.Here, Td and Ts represent the propagation delay time and the data processing time of the system, respectively, and C represents the luminous flux.

다음 CPU(30)는 상기 계산된 전파지연시간을 이용하여, 각 단말기로부터 기지국으로 전송된 신호의 수신 전력이 레이크 수신기의 특정 지연 소자에서 최대가 되도록 지연 시간 정보를 계산한다. 본 발명에서는 각 단말기로부터 수신된 신호가 최대가 되는 지연 소자의 위치 중 가장 뒤에 있는 지연 소자의 위치를 특정 지연 소자의 위치로 설정한다.The CPU 30 then calculates the delay time information using the calculated propagation delay time so that the received power of the signal transmitted from each terminal to the base station is maximized at the specific delay element of the rake receiver. In the present invention, the position of the delay element which is the rearmost of the position of the delay element at which the signal received from each terminal is maximum is set to the position of the specific delay element.

상기 CPU(30)로부터 계산된 지연 시간 정보는 각각의 단말기로 전송되며, 각 단말기는 이 지연 시간 정보를 이용하여 데이터 전송 시간을 지연시키거나 앞당긴 후, 상기 데이터를 기지국으로 전송한다.The delay time information calculated from the CPU 30 is transmitted to each terminal, and each terminal uses the delay time information to delay or advance the data transmission time and then transmit the data to the base station.

이 때, 임의의 한 단말기로부터 전송된 신호의 수신 전력이 레이크 수신기의 상기 특정 위치와 일치하지 않은 경우에는, CPU(30)는 지연 시간 정보를 발생시켜 레이크 수신기의 수신 전력이 상기 특정 지연 소자의 위치에서 최대가 되도록 한다.At this time, when the received power of the signal transmitted from any one terminal does not match the specific position of the rake receiver, the CPU 30 generates delay time information so that the received power of the rake receiver is set to the specific delay element. Maximize the position.

이를 도2를 참조하여 보다 구체적으로 설명한다.This will be described in more detail with reference to FIG. 2.

먼저, 임의의 단말기로부터 레이크 수신기에 수신된 에너지(수신 전력)를 계산한다.(S10)First, the energy (received power) received by the rake receiver from any terminal is calculated (S10).

그리고 나서, CPU는 레이크 수신기의 수신 전력의 최대 값의 위치가 특정 위치인지를 판단한다. (S20)The CPU then determines whether the position of the maximum value of the received power of the rake receiver is a particular position. (S20)

이 때, 임의의 단말기로부터 수신된 수신전력의 최대 값이 레이크의 특정 위치보다 뒤선다면, CPU는 단말기가 시간 지연을 더 작게 하여 데이터를 전송하도록 하는 지연 시간 정보를 발생시키고(S30), 수신 전력의 최대 값이 레이크의 특정 위치보다 앞선다면 CPU는 시간 지연을 더 크게 하여 데이터를 전송하도록 하는 정보를 발생시킨다. (S50)At this time, if the maximum value of the received power received from any terminal lags behind a specific position of the rake, the CPU generates delay time information that causes the terminal to transmit data with a smaller time delay (S30). If the maximum value of is ahead of a certain position in the rake, the CPU generates information that causes the data to be transferred with a larger time delay. (S50)

그리고 나서, CPU에서 생성된 상기 지연 시간 정보는 상기 임의의 단말기로 전송되고,(S60) 단말기는 이 지연 시간 정보를 이용하여 신호를 지연 또는 앞당긴 후 기지국으로 송신한다.Then, the delay time information generated in the CPU is transmitted to the arbitrary terminal (S60), and the terminal transmits a delay or advances the signal to the base station by using the delay time information.

한편, 도1에 도시한 상기 측정 장치를 사용하는 대신에 다음과 같은 방법으로 전파 지연 시간을 측정할 수 있다.On the other hand, instead of using the measuring apparatus shown in Fig. 1, the propagation delay time can be measured by the following method.

먼저, 기지국과 단말기는 서로 특정한 형태의 신호나 메시지를 약속한다. 그리고 나서, 기지국(단말기)은 상기 특정 형태의 신호를 단말기(기지국)로 전송하고 단말기(기지국)는 이에 대한 응답신호를 기지국(단말기)으로 전송한다.First, the base station and the terminal promise a specific type of signal or message. Then, the base station (terminal) transmits the specific type of signal to the terminal (base station) and the terminal (base station) transmits a response signal thereto to the base station (terminal).

그러면, 기지국(단말기)은 단말기의 특정 형태의 신호를 전송한 시점부터 응답신호가 수신될 때까지의 시간(이하 '응답 시간'이라 함)을 측정한다.Then, the base station (terminal) measures the time from the time of transmitting a specific type of signal of the terminal until the response signal is received (hereinafter referred to as a "response time").

이와 같은 방법으로 측정된 응답 시간은 기지국과 단말기 사이의 거리에 의한 전파 지연 시간과 시스템에서 상기 특정 형태의 신호나 메시지를 해석하는데 소요되는 시간이 포함되기 때문에, 기지국은 응답 시간에서 시스템에 소요되는 시간을 뺌으로써 순수한 전파 지연 시간을 측정할 수 있다.The response time measured in this way includes the propagation delay time by the distance between the base station and the terminal and the time required for the system to interpret the specific type of signal or message. By subtracting the time, the pure propagation delay time can be measured.

이와 같은 전파 지연 시간은 기지국에서 측정할 수 있고, 또한 단말기에서도 동일한 방법으로 측정할 수 있다.Such propagation delay time can be measured at the base station and can also be measured in the same way at the terminal.

이상에서 설명한 방법으로 전파 지연 시간을 기지국에서 측정하여 단말기로 전송하거나 또는 단말기에서 측정하면, 단말기는 이 정보를 적용하여 데이터의 전송을 지연시키거나 앞당긴다.When the propagation delay time is measured by the base station and transmitted to the terminal or measured by the terminal using the method described above, the terminal applies this information to delay or accelerate the transmission of data.

다음에는 단말기에서 데이터의 전송을 지연시키거나 앞당기는 방법에 대하여 설명한다.Next, a method of delaying or advancing data transmission in the terminal will be described.

본 발명의 제1 실시예에 따른 데이터 전송 시간 지연 장치는 기존의 PN(pseudo noise) 발생기를 이용하여 간단히 구현할 수 있다.The data transmission time delay apparatus according to the first embodiment of the present invention can be simply implemented using a conventional pseudo noise (PN) generator.

일반적으로 PN 발생기는 도3 및 도4에 도시한 바와 같이 PN 시드(seed)를 이용한 방식과, PN 마스크를 이용한 방식으로 구분되며, 본 발명의 제1 실시예에서는 각각의 방식을 모두 이용하여 데이터 전송 시간 지연 장치를 구현하였다.In general, the PN generator is divided into a method using a PN seed and a method using a PN mask, as shown in FIGS. 3 and 4. In the first embodiment of the present invention, the PN generator uses data of each method. Implemented transmission time delay device.

도3에서, PN 발생기(40)는 PN 클록에 동기하여 PN 코드를 생성하는데, 이 때 PN 코드의 시작점은 PN 시드에 의해 결정된다. 따라서, 기지국으로부터 전송되는 지연 시간 정보를 고려하여 PN 시드 값을 결정한 후, 결정된 PN 시드 값을 가지고 PN 발생기(40)의 레지스터의 값을 발생시키면 PN 발생기는 원하는 시간만큼을 지연시킨 후 PN 코드를 발생시킨다.In Fig. 3, PN generator 40 generates a PN code in synchronization with the PN clock, where the starting point of the PN code is determined by the PN seed. Therefore, after determining the PN seed value in consideration of the delay time information transmitted from the base station, and generating the value of the register of the PN generator 40 with the determined PN seed value, the PN generator delays the desired time and then decodes the PN code. Generate.

도4에서, PN 클록에 동기하여 출력되는 PN 발생기(50)의 레지스터 값과 PN 마스크 값은 논리곱 회로(60)에 입력되어 PN 코드 값으로 출력되는 데, 이 때 PN 코드의 시작점은 PN 마스크 값에 의해 결정된다. 따라서, 기지국으로부터 전송되는 지연 시간 정보를 고려하여 PN 마스크 값을 결정한 후, 결정된 PN 마스크 값을 가지고 PN 발생기(50)의 레지스터의 값과 논리곱(AND) 연산을 시키면 원하는 시간 만큼을 지연시킨 후 PN 코드를 발생시킬 수 있다.In Fig. 4, the register value and the PN mask value of the PN generator 50, which are output in synchronization with the PN clock, are input to the AND circuit 60 and output as PN code values, where the starting point of the PN code is the PN mask. Determined by the value. Therefore, after determining the PN mask value in consideration of the delay time information transmitted from the base station, if the AND operation with the value of the register of the PN generator 50 with the determined PN mask value is delayed by a desired time PN code can be generated.

한편, 도3 및 도4에서 상기 PN 시드나 PN 마스크 값을 변경하지 않고, 단지 PN 클록을 조절함으로써 원하는 시간을 지연시킨 후 PN 코드를 출력할 수 있으며,Meanwhile, in FIG. 3 and FIG. 4, the PN code may be output after delaying a desired time by simply adjusting the PN clock without changing the PN seed or PN mask value.

이를 도5를 참조하여 설명한다.This will be described with reference to FIG. 5.

도5에서 단말기의 CPU(70)는 측정된 지연 시간 정보를 분석하여 클록 발생기(80)를 제어한다. 클록 발생기(80)는 CPU(70)의 제어 하에 PN 발생기(90)에 입력되는 PN 클록을 조절한다. 따라서, 지연 시간 정보가 시간을 더 지연시키는 경우에는 CPU(70)는 클록의 속도를 느리게 발생시키도록 클록 발생기(80)를 제어하여, PN 발생기(90)가 정상적인 경우보다 PN 코드를 늦게 출력하도록 한다. 이와는 반대로 지연 시간 정보가 시간을 덜 지연시키는 경우에는 CPU(70)는 클록의 속도를 빠르게 발생시키도록 클록 발생기(80)를 제어하여, PN 발생기(90)가 정상적인 경우보다 PN 코드를 빠르게 출력하도록 한다.In FIG. 5, the CPU 70 of the terminal analyzes the measured delay time information to control the clock generator 80. The clock generator 80 adjusts the PN clock input to the PN generator 90 under the control of the CPU 70. Therefore, when the delay time information further delays the time, the CPU 70 controls the clock generator 80 to slow down the clock so that the PN generator 90 outputs the PN code later than normal. do. In contrast, when the delay information delays the time less, the CPU 70 controls the clock generator 80 to generate the clock speed faster, so that the PN generator 90 outputs the PN code faster than normal. do.

다음에는 본 발명의 제2 실시예에 따른 데이터 전송 시간 지연 장치를 설명한다.Next, a data transmission time delay apparatus according to a second embodiment of the present invention will be described.

도6은 제2 실시예에 따른 데이터 전송 시간 지연 장치가 적용된 단말기의 구성을 나타내는 도면이다.6 is a diagram illustrating a configuration of a terminal to which a data transmission time delay device according to a second embodiment is applied.

도6에서, 기저 대역의 디지털 신호는 변조부(100)에 입력되어, CDMA 통신 방식에 적합한 디지털 신호로 변조된다. 변조된 신호는 가변 지연 회로(200)에 입력되는데, 가변 지연 회로(200)는 기지국과 동기를 맞추기 위해 지연 시간 정보를 고려하여 변조된 데이터 신호를 지연시킨다. 지연된 데이터 신호는 D/A 컨버터(300)와 고주파 변환부(400)를 통해 각각 아날로그 신호로 변환되고, 고주파 대역의 신호로 변환되어 기지국으로 송신된다.In FIG. 6, the baseband digital signal is input to the modulator 100 and modulated into a digital signal suitable for the CDMA communication method. The modulated signal is input to the variable delay circuit 200. The variable delay circuit 200 delays the modulated data signal in consideration of delay time information to synchronize with the base station. The delayed data signal is converted into an analog signal through the D / A converter 300 and the high frequency converter 400, respectively, and is converted into a signal of a high frequency band and transmitted to the base station.

도6의 가변 지연 회로(200)를 상세히게 설명하면 다음과 같다.The variable delay circuit 200 of FIG. 6 will now be described in detail.

도6에 도시한 바와 같이, 가변 지연 회로(200)는 계수기(210), 디코더(220),와 m개의 플립플롭 및 멀티플렉서 쌍 (FF1,MX1) (FF2, MX2), ...,(FFm, MXm)으로 이루어진다.As shown in Fig. 6, the variable delay circuit 200 includes a counter 210, a decoder 220, and m flip-flop and multiplexer pairs (FF1, MX1) (FF2, MX2), ..., (FFm). , MXm).

도6에서, 계수기(210)의 출력 신호(Q1, Q2,..., Qn)는 각각 디코더(220)의 입력 단자(i0, i1, ..., in)에 입력되고, 디코더(220)의 출력 신호(Q1, Q2, .., Qm)는 각 멀티플렉서의 세트 단자(S)에 각각 입력된다.In Fig. 6, the output signals Q1, Q2, ..., Qn of the counter 210 are input to the input terminals i0, i1, ..., in of the decoder 220, respectively, and the decoder 220 The output signals Q1, Q2, ..., Qm are respectively input to the set terminal S of each multiplexer.

멀티플렉서(MXi)의 제1 단자(i1)에는 입력 데이터가 입력되며, 제2 단자(i0)에는 플립플롭(FFi)의 출력값이 입력되며, 멀티플렉서(MXi)의 출력 값은 다음 쌍의 플립플롭(FFi+1)의 제2 단자(i0)에 입력된다. 입력 데이터는 또한 첫 번째 플립플롭(FF1)의 제2 단자(i0)에 입력된다.Input data is input to the first terminal i1 of the multiplexer MXi, an output value of the flip-flop FFi is input to the second terminal i0, and an output value of the multiplexer MXi is the next pair of flip-flops (i). It is input to the second terminal i0 of FFi + 1. Input data is also input to the second terminal i0 of the first flip-flop FF1.

플립플롭(FFi)은 이전 쌍의 멀티플렉서(MXi-1)의 출력 값을 지연시켜, 지연된 값을 멀티플렉서(MXi)로 출력한다.The flip-flop FFi delays the output values of the previous pair of multiplexers MXi-1 and outputs the delayed values to the multiplexer MXi.

CPU(도시하지 않음)는 지연 시간 정보를 분석하여 계수기(210)에 증가/감소 신호와 클록 신호를 출력한다. 계수기(210)의 상기 증가/계수 신호에 따른 출력 값은 디코더(220)에 입력되며, 디코더(220)는 상기 계수기의 출력 값에 해당하는 출력 값만 "1"로 선택하고 나머지는 "0"으로 선택한다. 이러한 디코더의 출력은 각 멀티플렉서의 세트 단자에 입력된다.The CPU (not shown) analyzes the delay time information and outputs an increase / decrease signal and a clock signal to the counter 210. The output value according to the increase / count signal of the counter 210 is input to the decoder 220, and the decoder 220 selects only the output value corresponding to the output value of the counter as "1" and the rest to "0". Choose. The output of such a decoder is input to the set terminal of each multiplexer.

멀티플렉서(MXi)의 세트 단자가 "0"으로 되면, 플립플롭(FFi)의 출력이 현재 플립플립(FFi+1)으로 전달되고, 세트단자가 "1"로 되면 입력 데이터가 플립플롭(FFi+1)으로 전달된다.When the set terminal of the multiplexer MXi becomes "0", the output of the flip-flop FFi is transferred to the current flip-flop FFi + 1, and when the set terminal is "1", the input data is flip-flop FF + Delivered to 1).

따라서, 디코더의 출력을 적절히 조절함으로써, 데이터를 원하는 시간만큼 지연시킨 후 출력할 수 있으며, 이 디코더의 출력 값은 계수기에 의해 조절된다.Therefore, by appropriately adjusting the output of the decoder, it is possible to output the data after delaying by a desired time, and the output value of the decoder is adjusted by the counter.

이상에서 설명한 본 발명의 실시예는 단순한 실시예일 뿐 본 발명이 상기한 실시예에 한정되는 것은 아니며, 그 외의 다양한 변형 및 변경이 가능한 것은 물론이다.The embodiments of the present invention described above are merely exemplary embodiments, and the present invention is not limited to the above embodiments, and various other modifications and changes are, of course, possible.

이상에서 설명한 바와 같이, 본 발명에 따르면 기지국과 단말기 사이의 전파 지연 시간을 측정하고 이 전파 지연 시간을 보정하여 단말기와 기지국간에 신호동기를 맞추어 데이터를 송신함으로써, CDMA 시스템의 성능을 향상시킬 수 있다.As described above, according to the present invention, by measuring the propagation delay time between the base station and the terminal, correcting the propagation delay time, and transmitting data in synchronization with the signal between the terminal and the base station, it is possible to improve the performance of the CDMA system. .

Claims (7)

직렬로 연결된 다수의 지연 소자를 가지며, 상기 다수의 지연 소자를 이용하여 단말기로부터 전송된 데이터를 순차적으로 지연시키고 상기 다수의 지연 소자로부터 출력되는 지연된 데이터들을 유사 잡음 코드로 역확산시키는 레이크 수신기와,A rake receiver having a plurality of delay elements connected in series and sequentially delaying data transmitted from the terminal using the plurality of delay elements, and despreading the delayed data output from the plurality of delay elements with a similar noise code; 상기 레이크 수신기의 각 지연 소자들로부터 출력되는 지연된 데이터들의 에너지를 검출하는 에너지 검출기와,An energy detector for detecting energy of delayed data output from each delay element of the rake receiver; 상기 에너지 검출기의 검출 결과를 이용하여 기지국과 단말기 사이의 전파 지연 시간을 측정하는 중앙처리장치를 포함하는 전파 지연 시간 측정 장치 및;A propagation delay time measuring device comprising a central processing unit for measuring a propagation delay time between a base station and a terminal by using the detection result of the energy detector; 입력된 데이터 신호를 PN 클록에 동기시켜 유사 잡음 코드로 생성하는 유사 잡음 발생기를 포함하며, 기지국으로부터 송신되는 지연 시간 정보에 따라 상기 유사 잡음 코드의 시작점을 조절하여 출력하는 데이터 전송 지연 장치를 포함하는And a pseudo noise generator for synchronizing the input data signal with a PN clock to generate a pseudo noise code, and including a data transmission delay device for adjusting and outputting a starting point of the pseudo noise code according to delay time information transmitted from a base station. 적응동기 코드분할 다중접속 통신시스템Adaptive Synchronous Code Division Multiple Access Communication System 제1항 또는 2항에서,The method of claim 1 or 2, 상기 중앙처리장치는,The central processing unit, 상기 레이크 수신기의 지연 소자 수를 상기 레이크 수신기의 지연 클록 주파수로 나누어 전파지연시간을 산출해내는 것을 특징으로 하는 적응동기 코드분할 다중접속 통신시스템Adaptive synchronous code division multiple access communication system characterized by calculating the propagation delay time by dividing the number of delay elements of the rake receiver by the delay clock frequency of the rake receiver 제1항에서,In claim 1, 상기 데이터 전송 지연 장치는The data transmission delay device 상기 지연 시간 정보를 고려한 PN 시드 값에 따라, 상기 유사 잡음 코드의 시작점을 조절하는 것을 특징으로 하는 적응동기 코드분할 다중접속 통신시스템.Adaptive synchronization code division multiple access communication system, characterized in that for adjusting the starting point of the pseudo noise code according to the PN seed value in consideration of the delay time information. 제1항에서,In claim 1, 상기 데이터 전송 지연 장치는The data transmission delay device 상기 지연 시간 정보에 따라 상기 PN 클록을 가변시킴으로써 상기 유사 잡음 코드의 시작점을 조절하는 것을 특징으로 하는 적응동기 코드분할 다중접속 통신시스템.And a starting point of the pseudo noise code is adjusted by varying the PN clock according to the delay time information. 제1항에서,In claim 1, 상기 데이터 전송 지연 장치는The data transmission delay device 상기 유사 잡음 발생기의 출력과 PN 마스크 값을 논리곱 연산하기 위한 논리곱회로를 더 포함하며,A logical AND circuit for logical ANDing the output of the pseudo-noise generator and the PN mask value, 상기 지연 시간 정보를 고려한 PN 마스크 값에 따라 상기 유사 잡음 코드의 시작점을 조절하는 것을 특징으로 하는 적응동기 코드분할 다중접속 통신시스템Adaptive synchronous code division multiple access communication system for controlling the starting point of the pseudo noise code according to the PN mask value considering the delay time information 직렬로 연결된 다수의 지연 소자를 가지며, 상기 다수의 지연 소자를 이용하여 단말기로부터 전송된 데이터를 순차적으로 지연시키고 상기 다수의 지연 소자로부터 출력되는 지연된 데이터들을 유사 잡음 코드로 역확산시키는 레이크 수신기와,A rake receiver having a plurality of delay elements connected in series and sequentially delaying data transmitted from the terminal using the plurality of delay elements, and despreading the delayed data output from the plurality of delay elements with a similar noise code; 상기 레이크 수신기의 각 지연 소자들로부터 출력되는 지연된 데이터들의 에너지를 검출하는 에너지 검출기와,An energy detector for detecting energy of delayed data output from each delay element of the rake receiver; 상기 에너지 검출기의 검출 결과를 이용하여 기지국과 단말기 사이의 전파 지연 시간을 측정하는 중앙처리장치를 포함하는 전파 지연 시간 측정 장치 및;A propagation delay time measuring device comprising a central processing unit for measuring a propagation delay time between a base station and a terminal by using the detection result of the energy detector; 디지털 데이터 신호를 입력받아, 코드분할 다중접속 통신방식에 적합한 디지털 신호로 변조하기 위한 변조부와,A modulator for receiving a digital data signal and modulating the digital data signal into a digital signal suitable for a code division multiple access communication method; 상기 변조 신호를 입력받아, 기지국과 동기를 맞추기 위해 상기 변조 신호를Receives the modulated signal, and modulates the modulated signal to synchronize with a base station 지연시키는 가변 지연 회로와,A variable delay circuit for delaying, 상기 가변 지연 회로의 출력을 아날로그 신호로 변환하기 위한 디지털/아날로그 변환기와,A digital / analog converter for converting an output of the variable delay circuit into an analog signal; 상기 디지털/아날로그 변환기의 출력을 고주파 신호로 변환하기 위한 고주파 변환부를 포함하는 데이터 전송 지연 장치를 포함하는 적응동기 코드분할 다중접속 통신시스템Adaptive synchronous code division multiple access communication system including a data transmission delay device including a high frequency conversion unit for converting the output of the digital to analog converter into a high frequency signal 제6항에서,In claim 6, 상기 가변 지연 회로는The variable delay circuit 지연 시간 정보에 따라 출력 값을 증가/감소시키기 위한 계수기와;A counter for increasing / decreasing an output value according to delay time information; 상기 계수기의 출력 값을 입력으로 하고 m개의 출력 단자를 가지고 있으며, 상기 계수기의 출력 값에 해당하는 출력 단자만 제1 상태를 출력하고 나머지 단자는 제2 상태를 출력하는 디코더와;A decoder for inputting an output value of the counter and having m output terminals, outputting only a first output terminal corresponding to the output value of the counter, and a second terminal outputting a second state; 입력 데이터가 제1 입력 단자에 공통으로 입력되며, 상기 디코더의 출력단자가 각각 플립플롭의 세트 단자에 입력되는 m개의 멀티플렉서와;M multiplexers, in which input data is commonly input to a first input terminal, and output terminals of the decoder are respectively input to a set terminal of a flip-flop; 상기 n개의 멀티플렉서 사이에 각각 위치하며, 첫번째 플립플롭의 입력 단자에는 상기 변조부의 출력 디지털 데이터가 입력되고, 두번째 플립플롭이후는 이전 단의 멀티플렉서의 출력 값을 입력받아 이를 지연시킨 후 다음 단의 멀티플렉서의 제2 입력단자로 출력하는 m개의 플립플롭을 포함하는 것을 특징으로하는 적응동기 코드분할 다중접속 통신시스템.Located between the n multiplexers, output digital data of the modulator is input to the input terminal of the first flip-flop, and after the second flip-flop, the output value of the multiplexer of the previous stage is input and delayed, and then the multiplexer of the next stage is multiplexed. An adaptive synchronous code division multiple access communication system comprising m flip-flops output to a second input terminal of the terminal.
KR1019980020540A 1998-06-03 1998-06-03 An adaptive synchronous cdma communication system KR100270279B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020540A KR100270279B1 (en) 1998-06-03 1998-06-03 An adaptive synchronous cdma communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020540A KR100270279B1 (en) 1998-06-03 1998-06-03 An adaptive synchronous cdma communication system

Publications (2)

Publication Number Publication Date
KR20000000741A KR20000000741A (en) 2000-01-15
KR100270279B1 true KR100270279B1 (en) 2000-10-16

Family

ID=19538252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020540A KR100270279B1 (en) 1998-06-03 1998-06-03 An adaptive synchronous cdma communication system

Country Status (1)

Country Link
KR (1) KR100270279B1 (en)

Also Published As

Publication number Publication date
KR20000000741A (en) 2000-01-15

Similar Documents

Publication Publication Date Title
US7082448B2 (en) Apparatus and method for generating PN states
US7664160B2 (en) Transmitting device, receiving device, and communication system
KR970078176A (en) Mobile communication system
JPH1146180A (en) Calibration device of array antenna radio receiver
US6163566A (en) Spread spectrum transmitter, spread spectrum receiver, and spread spectrum communications system
JP2000013247A (en) Transmit power control circuit
KR100334818B1 (en) Power control signal transmission method of mobile communication terminal device
KR100361408B1 (en) Synchronous capture circuit for code division multiple access communication
JP4196322B2 (en) CDMA mobile communication method and terminal
US5438596A (en) Method and apparatus for generating diffusion code
KR100270279B1 (en) An adaptive synchronous cdma communication system
JP2752963B2 (en) CDMA multiplex transmission equipment
JPH07264098A (en) Method and device for spatial transmission
JP3477827B2 (en) Spreading code generation method and apparatus
JPH0865207A (en) Synchronizing device
JP2762406B1 (en) Direct spreading code division communication system
WO2003063388A1 (en) Apparatus and method for controlling transmission power in cell search
JP2906891B2 (en) M-ary spread spectrum communication apparatus
JPH10190524A (en) Code generator and spread communication system
KR100248094B1 (en) Two pilot system and method for reducing interference
KR20030077908A (en) Method and apparatus for controlling the power of mobile phone in a wireless telecommunication system
KR100263540B1 (en) Circuit for tracking synchronization in code division multiple access
KR100194758B1 (en) Receiver of multipath delay spread measurement system
JP3258944B2 (en) Mobile radio receiver
JPH11252043A (en) Network control method and communication equipment

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040729

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee