KR100269159B1 - 튜너 회로 설계 방법 - Google Patents

튜너 회로 설계 방법 Download PDF

Info

Publication number
KR100269159B1
KR100269159B1 KR1019980036625A KR19980036625A KR100269159B1 KR 100269159 B1 KR100269159 B1 KR 100269159B1 KR 1019980036625 A KR1019980036625 A KR 1019980036625A KR 19980036625 A KR19980036625 A KR 19980036625A KR 100269159 B1 KR100269159 B1 KR 100269159B1
Authority
KR
South Korea
Prior art keywords
buffer
tuner circuit
tuner
circuit
design method
Prior art date
Application number
KR1019980036625A
Other languages
English (en)
Other versions
KR20000018836A (ko
Inventor
김철민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980036625A priority Critical patent/KR100269159B1/ko
Priority to GB9920359A priority patent/GB2344235B/en
Priority to CNB991184890A priority patent/CN1140116C/zh
Priority to MYPI99003817A priority patent/MY123222A/en
Priority to IDP990844D priority patent/ID23713A/id
Priority to US09/391,614 priority patent/US6483554B1/en
Publication of KR20000018836A publication Critical patent/KR20000018836A/ko
Application granted granted Critical
Publication of KR100269159B1 publication Critical patent/KR100269159B1/ko
Priority to US10/216,875 priority patent/US8520148B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4446—IF amplifier circuits specially adapted for B&W TV
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • H04N5/7755—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver the recorder being connected to, or coupled with, the antenna of the television receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Abstract

본 발명은 영상 신호 처리 회로 설계 방법에 관한 것으로서, 특히 튜너 회로에 내장된 소전류 드라이브용 버퍼 이외에 출력단자에 드라이브 전류 용량을 늘리기 위해 추가된 버퍼 회로를 삭제하기 위한 튜너 회로 설계 방법에 관한 것이다.
본 발명에 의한 튜너 회로 설계 방법은 RF컨버팅 블럭, 튜닝 블럭, 복조 블럭으로 구성되고, 비디오 출력단에 소전류의 구동 능력을 갖는 IC내장용 버퍼를 갖는 튜너 회로의 설계 방법에 있어서, 상기 IC내장용 버퍼의 비디오 출력신호를 외부의 추가적인 드라이브용 버퍼를 사용하지 않고 신호처리를 위한 입력회로에 입력시키고, 낮은 구동 전류에 따른 신호의 고주파 감쇄량을 측정하여 상기 튜너 회로에서의 비디오 신호의 주파수 특성을 상기 감쇄량에 비례하여 상향값으로 설계하는 것을 특징으로 한다.
이로 인하여, 종래의 기술에 비하여 추가적인 드라이브용 버퍼를 사용하지 않아 부품수를 줄여 자재비를 낮출 수 있는 효과가 있다.

Description

튜너 회로 설계 방법
본 발명은 영상 신호 처리 회로 설계 방법에 관한 것으로서, 특히 튜너 회로에 내장된 소전류 드라이브용 버퍼 이외에 출력단자에 드라이브 전류 용량을 늘리기 위해 추가된 비디오 드라이브용 버퍼 회로를 삭제하기 위한 튜너 회로 설계 방법에 관한 것이다.
일반적으로, VCR에 있어서 튜너 회로는 크게 RF컨버팅 블럭, 튜닝 블럭, 복조 블럭으로 나눌 수 있다.
도 1에 도시된 종래의 기술에 의한 튜너 회로(1000)에 있어서, RF컨버팅 블럭은 분배기(102), TV/VCR 절환스위치(109), 모듈레이터(110)로 구성되고, 튜닝 블럭은 RF 앰프(103), 믹서(104), 국부발진기(105)로 구성되며, 복조 블럭은 쏘필터(SAW 필터:106), 디모듈레이터(107), 버퍼(108), 추가 전류 드라이브용 버퍼(111)로 구성된다.
튜너 회로를 간략히 설명하면, 안테나(101)로 수신된 방송신호는 분배기(102)를 통하여 RF 앰프(103)와 TV/VCR 절환스위치(109)로 각각 출력되고, RF 앰프(103)로 입력된 방송신호는 튜닝 블럭에 의하여 중간 주파수의 방송신호로 변환된다.
그리고 나서, 복조 블럭에 의하여 비디오 신호가 복조된 후에, 반도체 소자의 특성상 약 0.5mA∼1mA 정도의 소전류 구동 능력을 갖는 드라이브용 버퍼(108)를 거친 후에 출력된다.
이와 같이, 튜너 회로(1000)를 내장한 집적회로(IC)에서는 외부에 접속된 회로를 약 0.5mA∼1mA 정도밖에 구동시킬 수 없으며, 실제 튜너 회로를 내장한 집적회로에 접속된 회로에서는 10mA 이상의 구동 능력을 필요로 하므로 튜너 회로를 내장한 집적회로 외부에 별도의 전류 드라이브용 버퍼(111)를 추가하여야 한다. 따라서, 부품의 추가로 인하여 자재비가 상승되는 문제점이 있었다.
종래의 기술에 의하면 추가 드라이브용 버퍼(111)를 사용하지 않는 경우에는 구동 능력이 떨어짐에 따라서 고주파성분의 신호 감쇄가 발생하여 도 3(a)의 점선에 도시된 바와 같이 비디오 신호의 주파수 특성이 저하되는 품질적인 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 튜너 회로를 내장한 집적회로 내의 소전류 드라이브용 버퍼만을 이용하고, 외부에 추가적인 버퍼를 사용하지 않고도 신호의 주파수 특성이 감쇄되는 것을 해결하기 위한 튜너 회로 설계 방법을 제공하는데 있다.
도 1은 종래의 기술에 의한 튜너 회로 및 주변 응용 회로의 구성도이다.
도 2는 본 발명에 의한 튜너 회로 설계 방법이 적용된 튜너 회로 및 주변 응용 회로의 구성도이다.
도 3(a)는 종래의 기술에 있어서 드라이브 구동 전류가 적을 경우의 비디오 신호의 주파수 특성을 도시한 것이다.
도 3(b)는 본 발명에 의한 튜너 회로 설계 방법에 있어서 비디오 신호의 주파수 특성을 감쇄량을 고려하여 주파수 특성을 향상시킨 주파수 특성도이다.
도 4(a)는 도 3(b)의 비디오 주파수 특성을 쏘필터의 설계 변경에 의하여 개선한 주파수 특성도이다.
도 4(b)는 도 3(b)의 비디오 주파수 특성을 사운드 트랩(SIF TRAP)의 설계 변경에 의하여 개선한 주파수 특성도이다.
도 5는 도 4(b)에 적용된 사운드 트랩(SIF TRAP)의 구성도이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 튜너 회로 설계 방법은 RF컨버팅 블럭, 튜닝 블럭, 복조 블럭으로 구성되고, 비디오 출력단에 소전류의 구동 능력을 갖는 IC내장용 버퍼를 갖는 튜너 회로의 설계 방법에 있어서, 상기 IC내장용 버퍼의 비디오 출력신호를 외부의 추가적인 드라이브용 버퍼를 사용하지 않고 신호처리를 위한 입력회로에 입력시키고, 낮은 구동 전류에 따른 신호의 고주파 감쇄량을 측정하여 상기 튜너 회로에서의 비디오 신호의 주파수 특성을 상기 감쇄량에 비례하여 상향값으로 설계하는 것을 특징으로 한다.
상기 신호처리를 위한 입력회로는 튜너/잭 입력 선택 스위치이며, 상기 튜너/잭 입력 선택 스위치의 입력 임피던스는 적어도 30K(Ω) 이상으로 설계하는 것이 효과적이다.
상기 낮은 구동 전류에 따른 신호의 고주파 감쇄량을 줄이기 위하여 상기 튜너 회로의 IC내장용 버퍼와 상기 신호처리를 위한 입력회로를 연결하는 PCB의 패턴 길이를 적어도 3cm 이하로 짧게 설계하는 것이 효과적이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 2는 본 발명에 의한 튜너 회로 설계 방법을 적용한 튜너 회로 및 외부 접속 회로 구성도이다.
도 2에 도시된 바와 같이, 튜너 회로(2000)는 RF컨버팅 블럭, 튜닝 블럭, 복조 블럭으로 나눌 수 있으며, RF컨버팅 블럭은 분배기(202), TV/VCR 절환스위치(209), 모듈레이터(210)로 구성되고, 튜닝 블럭은 RF 앰프(203), 믹서(204), 국부발진기(205)로 구성되며, 복조 블럭은 쏘필터(SAW 필터:206), 디모듈레이터(207), 버퍼(208), 비디오 신호 레벨 조정부(211)로 구성된다.
그리고, 튜너 회로(2000) 외부의 응용 회로는 튜너/잭 입력 선택 스위치(212), 비디오 신호 처리부(213) 및 외부 출력 수단인 TV(214)로 구성된다.
안테나(201)로부터 수신되는 방송신호는 분배기(202)를 통하여 튜닝 블럭 및 RF컨버팅 블럭의 TV/VCR 절환스위치(209)에 인가된다.
TV/VCR 절환스위치(209)에서는 제어신호 CTL1에 의하여 TV모드인 경우에는 분배기(202)에서 입력되는 방송신호를 TV(214)로 출력시키고, VCR모드인 경우에는 VCR의 비디오 신호 처리부(213) 및 오디오 신호 처리부(도면에 미도시)에서 출력되는 비디오/오디오 신호를 모듈레이터(210)에 의하여 특정 채널(예:한국 및 미국은3/4CH, 일본 1,2CH, 대만 13CH)로 변조된 신호를 TV(214)로 출력시킨다.
그리고, 튜닝 블럭에서는, 분배기(202)에서 출력되는 방송신호를 RF 앰프(203)에 의하여 증폭시킨 후에, 증폭된 방송신호는 제어신호 CTL2에 의하여 국부발진기(205)를 제어하여 설정된 채널의 국부발진 주파수신호와 믹서(204)에서 합성되어 중간주파수로 변환되어 복조 블럭으로 출력된다.
복조 블럭에서는, 쏘필터(SAW 필터:206)에 의하여 도 4(a)의 실선으로 도시된 파형과 같은 주파수 특성으로 픽쳐 주파수(fp), 칼라 주파수(fc) 및 사운드 주파수(fs) 상호간의 일정한 이득차를 갖게 신호의 대역 특성을 정형한다. 그리고 나서 디모듈레이터(207)에 의하여 복조를 실행하고, 내부의 사운드 트랩(SIF 트랩) 회로에 의하여 오디오 신호의 주파수 성분을 분리해 낸 다음에 버퍼(208)로 출력한다. 버퍼(208)는 반도체의 특성상 약 0.5mA∼1mA 정도의 소전류 구동 능력을 갖는다.
이와 같이, 소전류 구동 능력을 갖는 버퍼(208)를 내장한 튜너 회로의 집적회로에서 출력되는 복조된 비디오 신호는 비디오 신호 레벨 조정부(211)의 저항 R201 및 R202에 의하여 분압되어 레벨을 조정한 후에 튜너/잭 입력 선택 스위치(212)의 한쪽 입력단자에 인가되고, 튜너/잭 입력 선택 스위치(212)의 다른 입력단자에는 잭 비디오 입력신호가 인가된다.
튜너/잭 입력 선택 스위치(212)에서는 제어신호 CTL3에 의하여 튜너 회로(2000)에 출력되는 비디오신호와 잭 비디오 입력신호 중의 하나의 신호를 선택하여 비디오 신호 처리부(213)에 입력시킨다. 그리고, 비디오 신호 처리부(213)에서 모드별로 기록/재생 신호 처리 등을 실행한 후에 튜너 회로(2000)의 RF컨버팅 블럭인 모듈레이터(210)로 출력하여 해당 국가에 적합한 특정 채널로 변조를 실행한 후에 TV/VCR 절환스위치(209)를 통하여 TV(214)로 출력한다.
위와 같은 구성에 따르면, 튜너 회로(2000) IC내장용 버퍼(208)의 비디오 출력신호를 외부의 추가적인 드라이브용 버퍼를 사용하지 않고, 신호처리를 위한 입력회로인 튜너/잭 입력 선택 스위치(212)에 직접 인가하였다.
따라서, 이와 같은 튜너 회로(2000)에서 출력되는 소전류의 비디오 신호를 집적회로인 튜너 회로(2000) 외부에서 전류 구동 능력을 높이기 위한 추가적인 드라이브용 버퍼를 사용하지 않는 경우에는 일반적으로 인쇄회로기판(PCB) 패턴에 존재하는 캐패시터 성분으로 인하여 비디오 신호의 고주파 대역에서 감쇄가 발생하게 된다.
그러면, 본 발명에서는 튜너 회로 IC 외부에 드라이브 버퍼를 추가하지 않고 이러한 문제점을 해결하는 설계 방법에 대하여 설명하기로 한다.
첫 번째로, 튜너 회로(2000)의 출력단자와 연결된 튜너/잭 입력 선택 스위치(212)의 입력 임피던스를 일정값 이상으로 높은 부품을 사용하는 방안이다.
이는 튜너 회로(2000)의 출력단자에서 튜너/잭 입력 선택 스위치(212)를 바라본 입력 임피던스가 낮을 경우에는 구동 전류가 커지기 때문에 이를 제한하기 위하여 튜너/잭 입력 선택 스위치(212)의 입력 임피던스값을 크게 하면 튜너 회로(2000)에서 출력되는 구동 전류를 상대적으로 줄일 수 있다. 본 발명에 있어서는, 튜너/잭 입력 선택 스위치(212)의 입력 임피던스의 값을 적어도 30kΩ 이상으로 설계하면 구동 전류가 크게 증가되지 않게 된다.
두번째로, 튜너 회로(2000)의 IC내장용 비디오 드라이브용 버퍼(208) 출력단자와 튜너/잭 입력 선택 스위치(212)의 입력단자를 연결하는 인쇄회로기판의 패턴 길이를 가능한 한 짧게 설계하는 것이다.
이는 구동 능력이 적을 경우에 인쇄회로기판의 패턴에 존재하는 캐패시터 성분으로 인하여 고주파 성분이 감쇄되는 문제점을 개선하기 위함이다.
즉, 튜너 회로(2000)의 IC내장용 비디오 버퍼(208) 출력단자와 튜너/잭 입력 선택 스위치(212)의 입력단자를 연결하는 인쇄회로기판의 패턴 길이를 짧게 설계함으로써, 캐패시터 용량을 최소로 줄여 고주파 성분의 감쇄량을 줄이기 위함이다.
위의 비디오 신호 패턴의 길이는 가능한 한 짧게 설계하는 것이 이상적이며, 인쇄회로기판의 부품 배치 등을 고려하여, 최소한의 짧은 거리 설계하는 것이 효과적이다.
세 번째로, 위의 첫 번째 및 두 번째 방법에 의하여 구동 전류가 적은 경우에 대하여 보상을 실행시키고 나도, 구동 전류가 떨어져 작지만은 고주파 대역에서 신호의 감쇄가 일부 일어나게 된다.
이에 따라서, 본 발명에서는 이러한 고주파 성분의 감쇄를 보상하기 위하여 도 3(b)의 점선에 도시된 바와 같이, 고주파 대역의 주파수 특성을 구동 전류가 적어 발생되는 감쇄량을 감안하여 높이는 보정을 실행하였다.
이와 같은, 비디오 주파수 특성을 올리는 방법은, 도 4(a)의 점선에 도시된 바와 같이, 튜너 회로(2000)의 복조 블럭에 내장된 쏘필터의 설계 시에 칼라주파수(fc) 부근의 주파수를 고주파 대역에서의 감쇄량을 감안하여 부스트 업시켜 비디오 신호의 고주파 특성을 올리게 설계할 수 있다. 또한 다른 방법으로는, 도 5에 도시된 튜너 회로(2000)의 복조 블럭에 내장된 사운드 트랩(SIF TRAP)의 설계에 있어서 세라믹 필터(CF1) 또는 저항R1 및 인덕턴스L1의 값을 조정하여 도 4(b)의 점선에 도시된 바와 감쇄량 및 첨예도(Q)를 조정하여 비디오 신호의 고주파 특성을 올리게 설계할 수 있다.
이상과 같이, 부품의 입력 임피던스, 패턴의 길이, 튜너 회로에서의 비디오 신호의 주파수 특성 보상의 세가지 방법에 의하여 종래의 기술에서 튜너 회로를 내장한 집적회로 외부에 필연적으로 추가했던 비디오 드라이브용 버퍼(111)를 삭제하고도 고주파 대역에서 급속하게 발생하는 감쇄를 보상할 수 있게 되었다.
상술한 바와 같이, 본 발명에 의하면 튜너 회로를 내장한 집적회로 내의 소전류 드라이브용 버퍼만을 이용하고, 외부에 추가적인 버퍼를 사용하지 않고도 비디오 신호의 주파수 특성이 감쇄되는 것을 해결함으로써, 종래의 기술에 비하여 추가적인 드라이브용 버퍼를 사용하지 않아 부품수를 줄여 자재비를 낮출 수 있는 효과가 있다.

Claims (4)

  1. RF컨버팅 블럭, 튜닝 블럭, 복조 블럭으로 구성되고, 비디오 출력단에 소전류의 구동 능력을 갖는 IC내장용 버퍼를 갖는 튜너 회로의 설계 방법에 있어서,
    상기 IC내장용 버퍼의 비디오 출력신호를 외부의 추가적인 드라이브용 버퍼를 사용하지 않고 신호처리를 위한 입력회로에 입력시키고, 낮은 구동 전류에 따른 신호의 고주파 감쇄량을 측정하여 상기 튜너 회로에서의 비디오 신호의 주파수 특성을 상기 감쇄량에 비례하여 상향값으로 설계하는 것을 특징으로 하는 튜너 회로 설계 방법.
  2. 제1항에 있어서, 상기 신호처리를 위한 입력회로는 튜너/잭 입력 선택 스위치이며, 상기 튜너/잭 입력 선택 스위치의 입력 임피던스는 적어도 30K(Ω) 이상으로 설계함을 특징으로 하는 튜너 회로 설계 방법.
  3. 제1항에 있어서, 상기 튜너 회로는 상기 복조 블럭에 내장된 쏘필터의 칼라주파수(fc) 부근의 고주파를 부스트 업시켜 비디오 신호의 고주파 특성을 올리게 설계하는 것을 특징으로 하는 튜너 회로 설계 방법.
  4. 제1항에 있어서, 상기 튜너 회로는 상기 복조 블럭에 내장된 사운드 트랩(SIF TRAP)의 감쇄량 및 첨예도(Q)를 조정하여 비디오 신호의 고주파 특성을 올리게 설계하는 것을 특징으로 하는 튜너 회로 설계 방법.
KR1019980036625A 1998-09-05 1998-09-05 튜너 회로 설계 방법 KR100269159B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019980036625A KR100269159B1 (ko) 1998-09-05 1998-09-05 튜너 회로 설계 방법
GB9920359A GB2344235B (en) 1998-09-05 1999-08-31 Method of designing tuner circuit
CNB991184890A CN1140116C (zh) 1998-09-05 1999-09-03 一种调谐器电路
MYPI99003817A MY123222A (en) 1998-09-05 1999-09-03 Tuner circuit.
IDP990844D ID23713A (id) 1998-09-05 1999-09-06 Metoda mendesain rangkaian tuner
US09/391,614 US6483554B1 (en) 1998-09-05 1999-09-07 Tuner circuit
US10/216,875 US8520148B2 (en) 1998-09-05 2002-08-13 Tuner circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036625A KR100269159B1 (ko) 1998-09-05 1998-09-05 튜너 회로 설계 방법

Publications (2)

Publication Number Publication Date
KR20000018836A KR20000018836A (ko) 2000-04-06
KR100269159B1 true KR100269159B1 (ko) 2000-10-16

Family

ID=19549696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036625A KR100269159B1 (ko) 1998-09-05 1998-09-05 튜너 회로 설계 방법

Country Status (6)

Country Link
US (2) US6483554B1 (ko)
KR (1) KR100269159B1 (ko)
CN (1) CN1140116C (ko)
GB (1) GB2344235B (ko)
ID (1) ID23713A (ko)
MY (1) MY123222A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269159B1 (ko) * 1998-09-05 2000-10-16 윤종용 튜너 회로 설계 방법
KR100395562B1 (ko) * 2001-10-10 2003-08-21 삼성전자주식회사 방송신호 수신장치용 모듈레이터/아이에프회로 일체형튜너블록
FR2889003A1 (fr) * 2005-07-22 2007-01-26 St Microelectronics Sa Adaptation automatique d'une source video a un recepteur
JP2007036649A (ja) * 2005-07-27 2007-02-08 Orion Denki Kk テレビ放送受信装置
CN101243684A (zh) * 2005-08-22 2008-08-13 Nxp股份有限公司 用于接收rf信号的多调谐器设备
KR100646607B1 (ko) * 2006-03-22 2006-11-23 (주)공간에이엔앰건축사사무소 건축물 내부 전기시설 보호구조
KR101667999B1 (ko) 2015-10-30 2016-10-21 주식회사 휴비스 내열성 및 강도가 우수한 내열재, 이의 제조방법 및 이를 포함하는 포장 용기
KR101723815B1 (ko) 2015-10-30 2017-04-10 주식회사 휴비스 가스 베리어층이 형성된 내열재, 이의 제조방법 및 이를 포함하는 포장 용기
CN113810749A (zh) * 2020-06-12 2021-12-17 深圳市万普拉斯科技有限公司 电视调谐装置和电视

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361854A (en) * 1980-06-02 1982-11-30 North American Philips Consumer Electronics Corp. Video switch for a VTR-compatible television receiver
US4383273A (en) * 1980-12-29 1983-05-10 Motorola, Inc. Large scale, single chip integrated circuit television receiver subsystems
JP2675550B2 (ja) * 1987-03-31 1997-11-12 株式会社東芝 中間周波処理回路
KR900003475Y1 (ko) * 1987-07-31 1990-04-23 주식회사 금성사 Vcr 겸용 tv의 영상신호 전환장치
JPH0286221A (ja) * 1988-09-22 1990-03-27 Toshiba Corp 受信機とトーン・コントロール回路
JP2978302B2 (ja) * 1991-01-28 1999-11-15 三菱電機株式会社 出力バッファ回路
US5724091A (en) * 1991-11-25 1998-03-03 Actv, Inc. Compressed digital data interactive program system
KR960011256B1 (ko) * 1992-04-28 1996-08-21 가부시키가이샤 도시바 반도체 집적회로장치 및 그 기능시험방법
KR0124598B1 (ko) * 1994-04-12 1997-12-01 구자홍 에이치디티브이(hdtv) 수신기의 브이에스비(vsb) 필터
EP0679025B1 (de) * 1994-04-21 2000-03-22 Philips Patentverwaltung GmbH Schaltungsanordnung zum Einspeisen eines Antennensignals
US5453796A (en) * 1994-06-28 1995-09-26 Thomson Consumer Electronics, Inc. Signal swap apparatus for a television receiver having an HDTV main picture signal processor and an NTSC Pix-in-Pix signal processor
KR970007887B1 (en) * 1994-11-30 1997-05-17 Samsung Electronics Co Ltd Tuner device for multi broadcasting receiver
US5737035A (en) * 1995-04-21 1998-04-07 Microtune, Inc. Highly integrated television tuner on a single microcircuit
US6177964B1 (en) * 1997-08-01 2001-01-23 Microtune, Inc. Broadband integrated television tuner
US5548338A (en) * 1995-06-07 1996-08-20 News American Publishing, Inc. Compression of an electronic programming guide
KR0166748B1 (ko) * 1995-07-31 1999-03-20 김광호 음성다중방송기능을 구비한 rf변조장치
US5644637A (en) * 1995-09-27 1997-07-01 General Instrument Corporation Of Delaware Method and apparatus for recovering synchronizing signals in scrambled television pictures
JPH09181991A (ja) * 1995-12-26 1997-07-11 Toshiba Corp Ｉｆ信号処理回路
US5774186A (en) * 1995-12-29 1998-06-30 International Business Machines Corporation Interruption tolerant video program viewing
WO1997038525A1 (fr) * 1996-04-04 1997-10-16 Sony Corporation Recepteur de television
US5742357A (en) * 1996-04-12 1998-04-21 Wavephore, Inc. Direct data tuner
US5986650A (en) * 1996-07-03 1999-11-16 News America Publications, Inc. Electronic television program guide schedule system and method with scan feature
US6005640A (en) * 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system
US6046781A (en) * 1997-01-07 2000-04-04 Samsung Electronics Co., Ltd. Automatic fine tuning of TV receiver for receiving both digital and analog TV signals
JP3243194B2 (ja) * 1997-01-10 2002-01-07 松下電器産業株式会社 無線呼出受信機
US6725463B1 (en) * 1997-08-01 2004-04-20 Microtune (Texas), L.P. Dual mode tuner for co-existing digital and analog television signals
JPH11127086A (ja) * 1997-08-19 1999-05-11 Alps Electric Co Ltd Ｕｈｆ及びｖｈｆ共用チューナ
US6118498A (en) * 1997-09-26 2000-09-12 Sarnoff Corporation Channel scanning and channel change latency reduction in an ATSC television receiver
JP3183332B2 (ja) * 1997-09-30 2001-07-09 日本電気株式会社 テレビチューナ、チューナｉｃ、テレビチューナの制御方法
JP3753518B2 (ja) * 1997-10-24 2006-03-08 シャープ株式会社 ケーブルモデム用チューナ
US6115080A (en) * 1998-06-05 2000-09-05 Sarnoff Corporation Channel selection methodology in an ATSC/NTSC television receiver
KR100269159B1 (ko) * 1998-09-05 2000-10-16 윤종용 튜너 회로 설계 방법
US6879816B2 (en) * 1998-11-12 2005-04-12 Broadcom Corporation Integrated switchless programmable attenuator and low noise amplifier

Also Published As

Publication number Publication date
CN1140116C (zh) 2004-02-25
CN1250310A (zh) 2000-04-12
GB9920359D0 (en) 1999-11-03
US6483554B1 (en) 2002-11-19
KR20000018836A (ko) 2000-04-06
MY123222A (en) 2006-05-31
ID23713A (id) 2000-05-11
GB2344235A (en) 2000-05-31
US8520148B2 (en) 2013-08-27
GB2344235B (en) 2000-10-25
US20020191119A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
US7363648B2 (en) Cable modem tuner
US20100149431A1 (en) Active Inductor Circuits for Filtering in a Cable Tuner Circuit
KR100269159B1 (ko) 튜너 회로 설계 방법
US6236437B1 (en) Television tuner capable of receiving signals without being restricted by application site and television signal receiving unit for personal computer using the same
US7738847B2 (en) Automatic gain control for a tuner
KR100211411B1 (ko) 중앙 주파수 정보의 합성으로 fm 정보 라디오를 수신하는 텔레비젼 시스템
US3947629A (en) Television receiver I. F. circuitry
JPH0730456A (ja) テレビジョンチューナ
JP3101832U (ja) 中間周波回路
JP2004215151A (ja) デジタル・アナログ共用チューナ
JPS6145655Y2 (ko)
KR100542569B1 (ko) 2ｒｆ 분배기 내장 튜너
JP3031077B2 (ja) 電子チューナ
JP3299859B2 (ja) Ｒｆモジュレータ
KR910002784Y1 (ko) 멀티시스템 tv의 색신호 대역 보상회로
JPH0713304Y2 (ja) 分波回路
KR880000821Y1 (ko) Tv용 외부영상 입력 특성 평균화장치
KR0116536Y1 (ko) Tv의 osd 문자가 포함된 영상출력장치
KR920007936Y1 (ko) 비데오 테이프의 영상신호 고역 보상회로
KR100716954B1 (ko) 비디오 신호 처리 ｉｃ의 디엠파시스 회로 설계방법 및이를 이용한 ｉｃ
JPS6316187Y2 (ko)
JP3570844B2 (ja) テレビチュ−ナ及びそのテレビチュ−ナを備えたテレビ受信機
KR960013553B1 (ko) 복합영상신호의 색상보상회로
JPH02233026A (ja) テレビジョン受像機
JPH1065498A (ja) テレビジョン受信機のトラップ回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee