KR100266224B1 - Field emission device and the manufacturing method thereof and field emission display using it - Google Patents

Field emission device and the manufacturing method thereof and field emission display using it Download PDF

Info

Publication number
KR100266224B1
KR100266224B1 KR1019980019396A KR19980019396A KR100266224B1 KR 100266224 B1 KR100266224 B1 KR 100266224B1 KR 1019980019396 A KR1019980019396 A KR 1019980019396A KR 19980019396 A KR19980019396 A KR 19980019396A KR 100266224 B1 KR100266224 B1 KR 100266224B1
Authority
KR
South Korea
Prior art keywords
insulating layer
pattern
linear conductor
field emission
conductor pattern
Prior art date
Application number
KR1019980019396A
Other languages
Korean (ko)
Other versions
KR19990086424A (en
Inventor
조수제
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980019396A priority Critical patent/KR100266224B1/en
Publication of KR19990086424A publication Critical patent/KR19990086424A/en
Application granted granted Critical
Publication of KR100266224B1 publication Critical patent/KR100266224B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3044Point emitters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604Control electrodes
    • H01J2329/4608Gate electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4669Insulation layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: A field emission device, a method for manufacturing the same, and a field emission display using the same are provided to improve the electron emission efficiency by forming a structure formed with conductive/insulating/conductive/insulating/vacuum. CONSTITUTION: An electrode layer pattern(22a) and the first insulating layer pattern(24a) are laminated sequentially on one side of a lower substrate(20). A linear conductive material pattern(26) is formed at an end of one side of the first insulating layer pattern(24a). The second insulating layer pattern(28) is applied on an upper portion of the lower substrate(20) in order to cover the first insulating pattern(24a) and the linear conductive material pattern(26).

Description

전계방출 소자 및 그 제조방법과 그를 이용한 전계방출 디스플레이 장치(Field Emission Element and Method for Fabricating that and Apparatus of Field Emission Display using that)Field emission element and method for fabricating that and fabricating that and apparatus of field emission display using that

본 발명은 전계방출 디스플레이 장치에 관한 것으로, 특히 전자 브레이크다운(Brakedown) 현상을 이용하여 효율적으로 전자를 방출할 수 있는 전계방출 소자 및 그 제조방법에 관한 것이다. 그리고, 상기 전계방출 소자를 이용하여 화상을 디스플레이할 수 있는 전계방출 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, and more particularly, to a field emission device capable of efficiently emitting electrons using an electronic breakdown phenomenon, and a manufacturing method thereof. In addition, the present invention relates to a field emission display device capable of displaying an image using the field emission element.

최근들어, 전계방출 디스플레이(Field Emission Display; 이하, FED라 한다)는 우수한 디스플레이 특성 및 제조가격의 경쟁력 등의 이점으로 인하여 차세대 평면 디스플레이 장치로 응용하기 위한 연구가 활발히 진행되고 있다. 이 FED는 전계방출 소자로부터 방출된 전자를 형광체에 충돌시켜 발생되는 빛을 이용하여 화상을 디스플레이하게 된다. 이러한 FED에 이용되는 전계방출 소자, 즉 전계방출 이미터로는 팁형상의 이미터와, 평면상의 다이아몬드 박막이나 다이아몬드상 카본 박막을 이용한 이미터가 주로 사용되고 있다.In recent years, field emission displays (hereinafter referred to as FEDs) are being actively researched for application to next-generation flat panel display devices due to advantages such as excellent display characteristics and manufacturing cost competitiveness. The FED displays an image using light generated by colliding electrons emitted from the field emission device with the phosphor. As a field emission element used for such an FED, that is, a field emission emitter, a tip-shaped emitter and an emitter using a flat diamond thin film or diamond-like carbon thin film are mainly used.

한편, 금속과 휘스커(Whisker) 형상 전도체의 끝부위 사이에서 발생되는 브레이크다운 전류를 이용한 전계방출 이미터에 대한 연구가 오래전부터 진행되고 있다. 1987년에는 베이직과 라탐에 의해 에폭시 레진(Epoxy Resin)과 전도성 입자들을 이용한 대면적의 전자방출 소자가 제조되기도 하였다.On the other hand, the field emission emitter using the breakdown current generated between the metal and the tip of the whisker-like conductor has been studied for a long time. In 1987, a large-area electron-emitting device using epoxy resin and conductive particles was manufactured by Basic and Latham.

그런데, 이 전자방출 어래이는 전자방출을 위한 임계전압이 낮음과 더불어 평방센티미터(㎠) 당 0.1 암페어(A)의 높은 전류밀도를 지닌 반면에 에폭시 레진이 갖는 높은 증기압과 열적 불안정성으로 인하여 실제 디스플레이 장치에 응용하는데 제약이 있다. 이에 따라, 최근에는 에폭시 레진 대신에 산화규소 등과 같은 다른 절연체를 이용한 전자방출 소자가 연구되고 있다. 또한, 전도성 입자들을 적절히 배열시키는 방법들에 대해서도 연구되고 있다.However, the electron emission array has a low threshold voltage for electron emission and a high current density of 0.1 amperes per square centimeter (cm 2), whereas the high vapor pressure and thermal instability of epoxy resins make it practical display devices. There is a limit to the application. Accordingly, in recent years, electron-emitting devices using other insulators such as silicon oxide instead of epoxy resins have been studied. In addition, methods for properly arranging conductive particles have been studied.

도 1은 라탐 등에 의해 제안된 절연체 매트릭스와 도체입자들을 이용한 전계방출 소자를 나타내는 단면도로서, 도 1에 도시된 전계방출 소자는 하부기판(10) 상에 도포된 도체층(12)과, 도체층(12) 상에 형성된 절연체 매트릭스(14)와, 절연체 매트릭스(14) 내에 포함된 도체 입자(16)들을 구비한다.1 is a cross-sectional view showing a field emission device using an insulator matrix and conductor particles proposed by Latham et al. The field emission device shown in FIG. 1 includes a conductor layer 12 and a conductor layer coated on a lower substrate 10. Insulator matrix 14 formed on (12) and conductor particle 16 contained in insulator matrix 14 are provided.

도 1에 도시된 전계방출 소자는 도체/절연체/도체/절연체/진공의 구조이므로 MIMIV(Metal-insulator-metal-insulater-vacuum) 전계방출 소자라 일컬어지기도 한다. 하부기판(10) 상의 도체층(12), 즉 캐소드(Cathod)에 음의 전압이 인가되면 도체층(12)과 절연체매트릭스(14) 내의 도체입자(16) 간의 미세한 갭에서 전장이 강하게 인가되어 도체층(12)으로부터 도체입자(16) 내로 전자가 방출되게 된다. 이 도체입자(16) 내로 방출된 전자는 도체입자(16)에서 진공과 가까운 부위로 이동하여 전장의 세기가 강한 예리한 끝부위를 통하여 진공속으로 방출되게 된다. 이하, 도 2를 참조하여 이러한 전자방출 소자로부터 전자가 방출되는 과정을 상세히 살펴보면 다음과 같다.The field emission device shown in FIG. 1 is referred to as a metal-insulator-metal-insulater-vacuum (MIMIV) field emission device because it is a structure of a conductor / insulator / conductor / insulator / vacuum. When a negative voltage is applied to the conductor layer 12 on the lower substrate 10, that is, the cathode, the electric field is strongly applied in the minute gap between the conductor layer 12 and the conductor particles 16 in the insulator matrix 14. Electrons are emitted from the conductor layer 12 into the conductor particles 16. The electrons emitted into the conductor particles 16 move to the portion close to the vacuum in the conductor particles 16 and are released into the vacuum through the sharp edge of the strong electric field. Hereinafter, referring to FIG. 2, the process of emitting electrons from the electron-emitting device will be described in detail.

도 2a 내지 도 2c는 도 1에 도시된 전자방출소자로부터 전자가 방출되는 과정을 단계적으로 나타내는 단면도이다.2A through 2C are cross-sectional views illustrating a process of emitting electrons from the electron-emitting device illustrated in FIG. 1.

우선, 하부기판(10) 상의 도체층(12)에 음의 전압이 인가되면 도 2a에 도시된 바와 같이 도체층(12)과 절연체 매트릭스(14) 내에 포함된 도체입자(16) 사이에 전장이 집중되는 영역이 나타나게 된다. 이와 같이, 도체층(12)과 도체입자(16) 간에 전장이 집중되므로 인하여 도체층(12)으로부터 도체입자(16)로의 전자 브레이크다운 현상이 발생함으로써, 도 2b에 도시된 바와 같이 도체층(12)과 도체입자(16) 간에 채널(Channel)(18)이 형성되어 그 사이 전장의 세기는 0이 된다. 그리고, 전자 브레이크다운 현상으로 도체층(12)로부터 도체입자(18) 쪽으로 방출된 전자들은 도체입자(16) 중 진공과 가까운 영역으로써 전장의 세기가 강한 예리한 끝부위를 통하여 진공속으로 방출되게 된다. 다시 말하여, 도 2c에 도시된 바와 같이 도체입자(16), 절연체(14), 진공으로 이루어지는 전자방출원으로부터 전자의 방출이 일어나게 된다. 이렇게 방출된 전자들은 상부에 배치되는 형광체에 충돌하여 형광체를 발광시킴으로써 디스플레이가 구현되게 된다.First, when a negative voltage is applied to the conductor layer 12 on the lower substrate 10, the electric field is separated between the conductor layer 12 and the conductor particles 16 included in the insulator matrix 14 as shown in FIG. 2A. The concentrated area will appear. As such, the electric field is concentrated between the conductor layer 12 and the conductor particles 16, so that an electron breakdown phenomenon from the conductor layer 12 to the conductor particles 16 occurs. As shown in FIG. 2B, the conductor layer ( A channel 18 is formed between 12) and the conductor particle 16 so that the electric field strength is zero. The electrons emitted from the conductor layer 12 toward the conductor particles 18 due to the electron breakdown phenomenon are discharged into the vacuum through the sharp edges of the strong electric field as the region close to the vacuum in the conductor particles 16. . In other words, as shown in Fig. 2C, electrons are emitted from the electron emission source consisting of the conductor particles 16, the insulator 14, and the vacuum. The electrons thus emitted impinge on the phosphor disposed on the upper surface to emit the phosphor, thereby implementing a display.

그런데, 상술한 전계방출 소자를 제조하기 위해서는 제조공정상 미세도체입자들을 분산시킨 절연체를 이용하여야만 한다. 이 경우, 절연체 내에 도체입자들이 균일하게 분포하도록 하는 것은 불가능하므로 전자방출 사이트를 정밀하게 제어하기가 어렵게 된다. 또한, 이 전계방출 소자에서 도체입자와 전극간의 거리를 조절하는 것이 어려울 뿐만 아니라 도체입자의 크기가 균일하지 않으므로 도체입자를 통한 전자방출이 불균일하다는 문제점이 있다. 이에 따라, 전자 브레이크다운 현상을 이용한 전계방출 소자를 디스플레이 장치에 응용하는 것은 어려웠다.However, in order to manufacture the aforementioned field emission device, an insulator in which fine conductor particles are dispersed in a manufacturing process must be used. In this case, since it is impossible to uniformly distribute the conductor particles in the insulator, it becomes difficult to precisely control the electron emission site. In addition, it is difficult to control the distance between the conductor particle and the electrode in this field emission device, and there is a problem in that electron emission through the conductor particle is uneven because the size of the conductor particle is not uniform. Accordingly, it is difficult to apply the field emission device using the electronic breakdown phenomenon to the display device.

따라서, 본 발명의 목적은 전자 브레이크다운 현상을 이용하여 전계방출 디스플레이 장치를 구현할 수 있는 전계방출 소자 및 그 제조방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a field emission device capable of implementing a field emission display device using an electronic breakdown phenomenon and a method of manufacturing the same.

본 발명의 다른 목적은 전자방출 효율이 높은 전계방출 소자 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a field emission device having high electron emission efficiency and a method of manufacturing the same.

본 발명의 또 다른 목적은 전자 브레이크다운 현상을 이용한 전계방출 소자가 적용된 전계방출 디스플레이 장치를 제공하는 것이다.Still another object of the present invention is to provide a field emission display device to which a field emission device using an electronic breakdown phenomenon is applied.

본 발명의 또 다른 목적은 제조공정을 단순화하여 제조비용을 줄임과 아울러 양산화할 수 있는 전계방출 소자 및 그 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a field emission device and a method of manufacturing the same, which can simplify the manufacturing process and reduce the manufacturing cost and mass production.

도 1은 종래의 MIMIV 전계방출 소자를 나타내는 단면도.1 is a cross-sectional view showing a conventional MIMIV field emission device.

도 2는 도 1에 도시된 전자방출 소자에서 전자가 방출되는 과정을 단계적으로 나타내는 단면도.FIG. 2 is a cross-sectional view illustrating a process in which electrons are emitted from the electron emission device illustrated in FIG. 1.

도 3은 본 발명의 실시 예에 따른 전계방출 소자의 제조공정을 단계적으로 나타내는 단면도.Figure 3 is a cross-sectional view showing a step of manufacturing a field emission device according to an embodiment of the present invention.

도 4는 도 3d에 도시된 전계방출 소자로부터 전자가 방출되는 현상을 나타내는 단면도.4 is a cross-sectional view illustrating a phenomenon in which electrons are emitted from the field emission device illustrated in FIG. 3D.

도 5는 본 발명의 다른 실시 예에 따른 전계방출 소자를 나타내는 단면도.5 is a cross-sectional view showing a field emission device according to another embodiment of the present invention.

도 6은 도 5에 도시된 전계방출 소자가 적용된 FED를 나타내는 단면도.6 is a cross-sectional view showing an FED to which the field emission device shown in FIG. 5 is applied.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of the code | symbol about the principal part of drawing>

10, 20 : 하부기판 12 : 도체층10, 20: lower substrate 12: conductor layer

14 : 절연매트릭스 16 : 도체입자14 Insulation Matrix 16 Conductor Particle

22a : 전극층패턴 24a : 제1 절연층패턴22a: electrode layer pattern 24a: first insulating layer pattern

26 : 선형 도체패턴 28 : 제2 절연층26: linear conductor pattern 28: second insulating layer

30 : 진공 32 : 절곡된 선형 도체패턴30: vacuum 32: bent linear conductor pattern

24 : 제3 절연층 36 : 게이트전극24: third insulating layer 36: gate electrode

38 : 상부기판 40 : 형광체38: upper substrate 40: phosphor

상기 목적들을 달성하기 위하여, 본 발명에 따른 전계방출 소자는 하부기판 상의 일측부에 형성된 전극층패턴과, 전극층패턴 상에 형성된 제1 절연층패턴과, 제1 절연층패턴의 일측 끝부위로부터 신장된 선형 도체패턴과, 하부기판 상의 다른 측부와 제1 절연층패턴 및 선형 도체패턴을 포획하도록 형성된 제2 절연층을 구비하는 것을 특징으로 한다.In order to achieve the above objects, the field emission device according to the present invention extends from an electrode layer pattern formed on one side on the lower substrate, a first insulating layer pattern formed on the electrode layer pattern, and one side end of the first insulating layer pattern. And a second insulating layer formed to capture the linear conductor pattern, the other side portion on the lower substrate, the first insulating layer pattern, and the linear conductor pattern.

그리고, 본 발명에 따른 전계방출 소자 제조방법은 기판 상의 일측부에 순차적으로 적층된 전극층패턴과 제1 절연층패턴 및 선형 도체패턴을 형성하는 1단계와, 기판 상의 다른측부와 제1 절연층패턴 및 선형 도체패턴을 포획하도록 제2 절연층을 도포하여 패턴화하는 2단계와, 제2 절연층패턴을 통하여 제1 절연층패턴과 전극층패턴의 일부분을 순차적으로 식각하는 3단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a field emission device according to the present invention comprises the steps of forming an electrode layer pattern, a first insulating layer pattern and a linear conductor pattern sequentially stacked on one side of the substrate, and the other side and the first insulating layer pattern on the substrate. And two steps of coating and patterning the second insulating layer to capture the linear conductor pattern, and three steps of sequentially etching a portion of the first insulating layer pattern and the electrode layer pattern through the second insulating layer pattern. It is done.

본 발명에 따른 전계방출 소자를 이용한 전계방출 디스플레이 장치는 하부기판 상에 형성된 이미터전극과, 이미터전극 상에 형성된 제1 절연층과, 제1 절연층의 일측 끝부로부터 신장된 선형 이미터와, 제1 절연층과 선형 이미터를 포획하도록 하부기판 상에 형성된 제2 절연층과, 선형이미터의 일측부에 대향하도록 배치된 게이트전극과, 하부기판과 게이트전극 사이에 형성된 제3 절연층과, 내부공간을 마련하도록 하부기판에 이격되어 대향하게 배치된 상부기판과, 상부기판의 저면에 배치된 애노드 전극과, 애노드 전극을 도포하도록 형성된 형광체를 구비하는 것을 특징으로 한다.The field emission display device using the field emission device according to the present invention includes an emitter electrode formed on the lower substrate, a first insulating layer formed on the emitter electrode, a linear emitter extended from one end of the first insulating layer and A second insulating layer formed on the lower substrate to capture the first insulating layer and the linear emitter, a gate electrode disposed to face one side of the linear emitter, and a third insulating layer formed between the lower substrate and the gate electrode And an upper substrate spaced apart from the lower substrate so as to provide an internal space, an anode electrode disposed on the bottom surface of the upper substrate, and a phosphor formed to apply the anode electrode.

상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention other than the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 5를 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 5.

도 3a 내지 도 3d는 본 발명의 실시 예에 따른 전계방출 소자 제조공정을 단계적으로 나타내는 단면도이다.3A to 3D are cross-sectional views illustrating a step in manufacturing a field emission device according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 하부기판(20) 상에 순차적으로 적증된 구조의 전극층(22)과, 절연층(24), 선형(Line Type) 도체패턴(26)이 도시되어 있다. 전극층(22)은 이미터전극 역할을 하는 것으로써 통상의 증착공정에 의해 하부기판(20) 상에 형성되고, 절연층(24)도 같은 방법으로 전극층(22) 상에 형성되어되게 된다. 선형 도체패턴(26)은 절연층(24) 상에 도체층을 형성한 후 습식식각공정이나 반응성이온식각 등과 같은 식각공정을 이용하여 패턴화함으로써 형성되어진다. 또한, 선형 도체패턴(26)은 선형 마스크를 이용한 코팅공정에 의해 형성되어질 수 있다. 이때, 선형 도체패턴(26)의 양끝단은 소자의 성능에 영향을 미치지 않는 범위에서 보다 높은 전장이 걸릴 수 있도록 예리하게 형성되는 것이 바람직하다.Referring to FIG. 3A, an electrode layer 22, an insulating layer 24, and a linear type conductor pattern 26 having a structure sequentially deposited on the lower substrate 20 are illustrated. The electrode layer 22 serves as an emitter electrode and is formed on the lower substrate 20 by a conventional deposition process, and the insulating layer 24 is formed on the electrode layer 22 in the same manner. The linear conductor pattern 26 is formed by forming a conductor layer on the insulating layer 24 and then patterning the same using an etching process such as a wet etching process or a reactive ion etching process. In addition, the linear conductor pattern 26 may be formed by a coating process using a linear mask. At this time, both ends of the linear conductor pattern 26 is preferably formed sharply so as to take a higher electric field in a range that does not affect the performance of the device.

도 3b를 참조하면, 하부기판(20)과 선형 도체패턴(26) 사이에서 일측부가 식각된 전극층패턴(22a)과 절연층패턴(24a)이 도시되어 있다. 절연층패턴(24a)은 감광성수지막을 이용하여 선형 도체패턴(26) 하부에 위치하는 절연층(24)의 일측부를 선형 도체패턴(26)의 중간지점까지 식각함으로써 형성되게 된다. 절연층패턴(24a) 하부의 전극층패턴(22a)도 전극층(22)의 일측부를 상기와 같은 방법으로 식각함으로써 형성되게 된다.Referring to FIG. 3B, an electrode layer pattern 22a and an insulating layer pattern 24a having one side etched between the lower substrate 20 and the linear conductor pattern 26 are illustrated. The insulating layer pattern 24a is formed by etching one side of the insulating layer 24 positioned below the linear conductor pattern 26 to the intermediate point of the linear conductor pattern 26 using the photosensitive resin film. The electrode layer pattern 22a under the insulating layer pattern 24a is also formed by etching one side of the electrode layer 22 in the same manner as described above.

도 3c를 참조하면, 전극층패턴(22a), 절연층패턴(22b), 선형 도체패턴(26)이 순차적으로 적층된 하부기판(20) 상에 형성된 제2 절연층(28)이 도시되어 있다. 제2 절연층(28)은 스핀코팅 방식에 의해 전극층패턴(22a), 절연층패턴(22b), 선형 도체패턴(26)이 적층된 하부기판(20) 상에 선형 도체패턴(26)을 포획하도록 도포되게 된다. 여기서, 선형 도체패턴(26)의 일측단으로부터의 전자방출이 용이하도록 선형 도체패턴(26)의 일측단에 대응하는 제2 절연층(28)의 a부위를 얇게 하기 위하한 식각공정을 추가로 이용할 수 있다.Referring to FIG. 3C, the second insulating layer 28 formed on the lower substrate 20 on which the electrode layer pattern 22a, the insulating layer pattern 22b, and the linear conductor pattern 26 are sequentially stacked is illustrated. The second insulating layer 28 captures the linear conductor pattern 26 on the lower substrate 20 on which the electrode layer pattern 22a, the insulating layer pattern 22b, and the linear conductor pattern 26 are stacked by spin coating. To be applied. Here, an etching process for thinning a portion of the second insulating layer 28 corresponding to one end of the linear conductor pattern 26 to facilitate electron emission from one end of the linear conductor pattern 26 is further performed. It is available.

도 3d를 참조하면, 선형 도체패턴(26) 하부의 일측부에 형성된 제1 절연층패턴(24a)과 전극층패턴(22a)의 일부분이 식각되어 있다. 이는 전극층패턴(22a)과 선형 도체패턴(26) 사이에 강한 전장이 인가될 수 있도록 하기 위한 것이다. 이를 위하여, 선형 도체패턴(26) 위에 형성된 제2 절연층(28)의 일부분을 식각하여 패턴화함으로써, 도 3d의 (A)에 도시된 바와 같은 제2 절연층패턴(28a)을 형성한다. 이 제2 절연층패턴(28a)을 통하여 선형 도체패턴(26)의 하부의 일측부에 형성된 제1 절연층패턴(24a)과 전극층패턴(22a)을 도 3d에 도시된 바와 같이 식각한다. 그리고, 선형 도체패턴(26)의 상부와 하부의 식각된 부위는 절연물질을 채워넣을 수 있다.Referring to FIG. 3D, portions of the first insulating layer pattern 24a and the electrode layer pattern 22a formed on one side of the lower portion of the linear conductor pattern 26 are etched. This is to allow a strong electric field to be applied between the electrode layer pattern 22a and the linear conductor pattern 26. To this end, a portion of the second insulating layer 28 formed on the linear conductor pattern 26 is etched and patterned to form a second insulating layer pattern 28a as shown in FIG. 3D (A). The first insulating layer pattern 24a and the electrode layer pattern 22a formed on one side of the lower portion of the linear conductor pattern 26 are etched through the second insulating layer pattern 28a as illustrated in FIG. 3D. In addition, the etched portions of the upper and lower portions of the linear conductor pattern 26 may fill the insulating material.

도 4는 도 3에 도시된 제조공정에 의해 완성된 전계방출 소자의 단면도를 도시한 것으로써, 도 4의 전계방출 소자는 하부기판(20) 상의 일측부에 순차적으로 적층된 전극층패턴(22a) 및 제1 절연층패턴(24a)과, 제1 절연층패턴(24a) 상의 일측끝부에 위치하는 선형 도체패턴(26)과, 하부기판(20)의 상부에 제1 절연층패턴(24a)과 선형 도체패턴(26)을 포획하도록 도포된 제2 절연층(28)을 구비한다. 그리고, 제2 절연층(28)의 상부는 진공(30) 상태가 되게 된다.FIG. 4 is a cross-sectional view of the field emission device completed by the manufacturing process shown in FIG. 3, wherein the field emission device of FIG. 4 is sequentially stacked on one side of the lower substrate 20 in the electrode layer pattern 22a. And the first insulating layer pattern 24a, the linear conductor pattern 26 positioned at one end of the first insulating layer pattern 24a, and the first insulating layer pattern 24a on the lower substrate 20. A second insulating layer 28 applied to capture the linear conductor pattern 26 is provided. The upper portion of the second insulating layer 28 is in a vacuum 30 state.

도 4의 전계방출 소자에서 이미터전극에 해당하는 전극층패턴(22a)과 게이트전극(도시하지 않음) 사이에 임의의 전압이 인가되면 전극층패턴(22a)의 일측끝부와 선형 도체패턴(26)의 일측끝부 사이의 제1 절연층패턴(24a) 부위(b)에 강한 전장이 인가되어 전극층패턴(22a)으로부터 선형 도체패턴(26)으로 전자의 브레이크다운 현상이 발생하게 된다. 이 전자 브레이크다운 현상에 의해 선형 도체패턴(26)으로 이동된 전자들은 선형 도체패턴(26)의 예리한 다른 끝부위와 전장의 세기가 강한 제2 절연층(28)의 a 부위를 통하여 진공(30) 속으로 방출되게 된다. 진공(30) 속으로 방출된 전자들은 상부 유리기판(도시하지 않음)의 하부에 형성된 전극, 즉 애노드(Anode)에 인가되는 전압에 의해 형광체에 충돌하게 됨으로써 그 형광체로부터 고유의 빛이 발생하게 된다. 이 빛을 이용하여 원하는 영상정보를 평면상에 디스플레이하게 된다.In the field emission device of FIG. 4, when an arbitrary voltage is applied between the electrode layer pattern 22a corresponding to the emitter electrode and the gate electrode (not shown), one end of the electrode layer pattern 22a and the linear conductor pattern 26 are applied. A strong electric field is applied to the portion (b) of the first insulating layer pattern 24a between the one end portions so that an electron breakdown phenomenon occurs from the electrode layer pattern 22a to the linear conductor pattern 26. The electrons moved to the linear conductor pattern 26 by the electron breakdown phenomenon are vacuum (30) through the sharp other end portion of the linear conductor pattern 26 and the a portion of the second insulating layer 28 having high electric field strength. Will be released into). The electrons emitted into the vacuum 30 collide with the phosphor by a voltage applied to an electrode formed under the upper glass substrate (not shown), that is, an anode, thereby generating unique light from the phosphor. . The light is used to display desired image information on a plane.

도 5는 본 발명의 제2 실시 예에 따른 전계방출 소자를 도시한 단면도로써, 도 5에 도시된 전계방출 소자는 도 4에 도시된 전계방출 소자와 대비하여 일측부가 상측으로 절곡되어 있는 선형 도체패턴(32)을 구비한다. 이 절곡된 선형 도체패턴(32)은 도 3a에 도시된 전계방출 소자 제조공정에서 도체패턴(26)이 형성될 도체박막을 형성할 때 이 도체박막의 스트레스(Stress)를 조절함으로써 형성할 수 있다. 또는, 도 3b에 도시된 전계방출 소자 제조공정에서 제1 절연층(24)과 전극층(22)을 식각한 후 열처리로 선형 도체패턴(26)에 스트레스를 인가하여 일측부가 상측으로 절곡된 형상의 선형 도체패턴(32)를 형성할 수 있다.5 is a cross-sectional view showing a field emission device according to a second embodiment of the present invention, in which the field emission device shown in FIG. 5 is a linear conductor having one side bent upwards as compared to the field emission device shown in FIG. 4. The pattern 32 is provided. The bent linear conductor pattern 32 can be formed by adjusting the stress of the conductor thin film when the conductor thin film on which the conductor pattern 26 is to be formed is formed in the field emission device manufacturing process shown in FIG. 3A. . Alternatively, the first insulating layer 24 and the electrode layer 22 are etched in the manufacturing process of the field emission device shown in FIG. 3B, and then stress is applied to the linear conductor pattern 26 by heat treatment, so that one side is bent upward. The linear conductor pattern 32 may be formed.

도 6은 도 5에 도시된 전계방출 소자를 적용한 FED의 단면도를 나타낸 것으로써, 도 6의 FED는 하부 유리기판(20)의 일측부에 형성된 도 5의 전계방출 소자와, 하부 유리기판(20)의 다른 측부에 적층된 절연층(34) 및 게이트전극(36)과, 하부 유리기판(20)과 대향하여 위치하는 상부 유리기판(38)과, 상부 유리기판(38)의 저면에 도포된 형광체(40)을 구성으로 한다.FIG. 6 is a cross-sectional view of the FED to which the field emission device shown in FIG. 5 is applied, wherein the FED of FIG. 6 includes the field emission device of FIG. 5 formed on one side of the lower glass substrate 20, and the lower glass substrate 20. The insulating layer 34 and the gate electrode 36 stacked on the other side of the substrate), the upper glass substrate 38 positioned to face the lower glass substrate 20, and the bottom surface of the upper glass substrate 38. The phosphor 40 is configured.

도 6의 FED에 있어서, 전극층패턴(즉, 이미터전극)(22a)과 게이트전극(36) 간에 임의의 전압이 인가되면 전극층패턴(22a)으로부터 절곡된 선형 도체패턴(26)으로 전자의 브레이크다운 현상이 발생하게 된다. 이 전자 브레이크다운 현상에 의해 선형 도체패턴(32)으로 이동된 전자들은 선형 도체패턴(26)에서 절곡되어 상측으로 향한 끝부위와 전장의 세기가 강한 제2 절연층(28)의 a 부위를 통하여 진공(30) 속으로 방출되게 된다. 진공(30) 속으로 방출된 전자들은 상부 유리기판(38)의 하부에 형성된 전극, 즉 애노드(Anode)(도시하지 않음)에 인가되는 전압에 의해 형광체(40)에 충돌하게 됨으로써 그 형광체로부터 고유의 빛이 발생하게 된다. 이 빛을 이용하여 원하는 영상정보를 평면상에 디스플레이하게 된다.In the FED of FIG. 6, when an arbitrary voltage is applied between the electrode layer pattern (ie, emitter electrode) 22a and the gate electrode 36, the electron brake is applied to the linear conductor pattern 26 bent from the electrode layer pattern 22a. Down phenomenon occurs. The electrons moved to the linear conductor pattern 32 by this electronic breakdown phenomenon are bent in the linear conductor pattern 26 through the end portion toward the upper side and the a portion of the second insulating layer 28 having the strong electric field. It is to be released into the vacuum (30). Electrons emitted into the vacuum 30 impinge on the phosphor 40 by a voltage applied to an electrode formed at the bottom of the upper glass substrate 38, that is, an anode (not shown), thereby intrinsic from the phosphor. Light is generated. The light is used to display desired image information on a plane.

결과적으로, 본 발명에 따른 전계방출 소자는 도체/절연체/도체/절연체/진공의 구조로써 전자방출 효율이 높을 뿐만 아니라, 일반적인 박막공정과 리소그라피 공정 및 식각공정에 의해 균일하게 형성되는 것이 가능함으로써 대면적의 디스플레이 장치에 응용될 수 있다.As a result, the field emission device according to the present invention has not only high electron emission efficiency as a structure of conductor / insulator / conductor / insulator / vacuum but also can be uniformly formed by general thin film process, lithography process and etching process. It can be applied to the display device of the area.

상술한 바와같이, 본 발명에 따른 전계방출 소자 및 그 제조방법에 의하면, 도체/절연체/도체/절연체/진공의 구조로써 저전압하에서도 높은 전류밀도를 가지는 전계방출 소자를 균일한 형상으로 제조할 수 있다. 또한, 본 발명에 따른 전계방출 소자는 마이크로 도체입자를 사용하는 기존의 전계방출 소자에 비해 절연체의 선택 폭이 넓고 절연체 내부에 분포되어 있는 재료 선택의 폭이 넓어 디스플레이용 전계방출 소자로써 이용이 가능한 장점이 있다. 그리고, 본 발명에 따른 전계방출 소자 제조방법에 의하면, 제1 절연층 두께를 조절하여 전극층과 선형 도체패턴 사이의 거리를 제어하는 것이 가능함으로써 전자방출 특성을 보다 정밀하게 제어할 수 있다. 이에 따라, 도체/절연체/도체/절연체/진공의 구조의 전계방출 소자를 이용하여 디스플레이 장치를 구현하는 것이 가능하게 된다. 더불어, 본 발명에 따른 전계방출 소자 제조방법에 의하면, 박막제조공정과 리소그라피공정 및 식각공정 등과 같이 일반화된 공정을 이용하므로 제조공정이 단순하여 제조비용을 절감할 수 있다.As described above, according to the field emission device and the manufacturing method thereof according to the present invention, it is possible to manufacture a field emission device having a high current density even under low voltage as a structure of a conductor / insulator / conductor / insulator / vacuum in a uniform shape. have. In addition, the field emission device according to the present invention has a wider selection range of insulators and a wider selection of materials distributed inside the insulator than conventional field emission devices using micro-conductor particles, and thus can be used as field emission devices for displays. There is an advantage. In addition, according to the method of manufacturing the field emission device according to the present invention, the distance between the electrode layer and the linear conductor pattern can be controlled by adjusting the thickness of the first insulating layer, thereby enabling the electron emission characteristic to be more precisely controlled. Accordingly, it is possible to implement a display device using a field emission device having a structure of a conductor / insulator / conductor / insulator / vacuum. In addition, according to the method for manufacturing a field emission device according to the present invention, since a generalized process such as a thin film manufacturing process, a lithography process, and an etching process is used, the manufacturing process may be simplified, and manufacturing cost may be reduced.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (19)

하부기판 상의 일측부에 형성된 전극층패턴과,An electrode layer pattern formed on one side of the lower substrate; 상기 전극층패턴 상에 형성된 제1 절연층패턴과,A first insulating layer pattern formed on the electrode layer pattern; 상기 제1 절연층패턴의 일측 끝부위로부터 신장된 선형 도체패턴과,A linear conductor pattern extending from one end of the first insulating layer pattern; 상기 하부기판 상의 다른 측부와 상기 제1 절연층패턴 및 선형 도체패턴을 포획하도록 형성된 제2 절연층을 구비하는 것을 특징으로 하는 전계방출 소자.And a second insulating layer formed to capture the other side portion of the lower substrate and the first insulating layer pattern and the linear conductor pattern. 제 1 항에 있어서,The method of claim 1, 상기 선형 도체패턴의 일측부가 상측으로 향하도록 절곡된 것을 특징으로 하는 전계방출 소자.A field emission device, characterized in that the one side portion of the linear conductor pattern is bent upward. 제 1 항에 있어서,The method of claim 1, 상기 선형 도체패턴의 양측 끝부가 예리한 것을 특징으로 하는 전계방출 소자.A field emission device, characterized in that both ends of the linear conductor pattern are sharp. 제 1 항에 있어서,The method of claim 1, 상기 전극층패턴에 임의의 전압이 인가되면 전자 브레이크다운 현상에 의해상기 전극층패턴으로부터 상기 선형 도체패턴의 일측부로 전자들이 방출되고 그 방출된 전자들은 선형 도체패턴의 다른측 끝부위와 제 2절연층을 통하여 외부로 방출되는 것을 특징으로 하는 전계방출 소자.When a predetermined voltage is applied to the electrode layer pattern, electrons are emitted from the electrode layer pattern to one side of the linear conductor pattern by the electron breakdown phenomenon, and the emitted electrons form the other end of the linear conductor pattern and the second insulating layer. A field emission device, characterized in that emitted through the outside. 제 4 항에 있어서,The method of claim 4, wherein 상기 전극층패턴으로부터의 전자방출량은The amount of electrons emitted from the electrode layer pattern is 상기 제1 절연층패턴의 두께로 조절하는 것을 특징으로 하는 전계방출 소자.The field emission device, characterized in that for adjusting the thickness of the first insulating layer pattern. 제 4 항에 있어서,The method of claim 4, wherein 상기 선형 도체패턴의 다른측 끝부위를 도포하는 상기 제2 절연층의 두께가 상대적으로 얇은 것을 특징으로 하는 전계방출 소자.The field emission device, characterized in that the thickness of the second insulating layer for applying the other end portion of the linear conductor pattern is relatively thin. 기판 상의 일측부에 순차적으로 적층된 전극층패턴과 제1 절연층패턴 및 선형 도체패턴을 형성하는 1단계와,Forming an electrode layer pattern, a first insulating layer pattern, and a linear conductor pattern sequentially stacked on one side of the substrate; 상기 기판 상의 다른측부와 상기 제1 절연층패턴 및 선형 도체패턴을 포획하도록 제2 절연층을 도포하여 패턴화하는 2단계와,Applying and patterning a second insulating layer to capture the other side portion of the substrate and the first insulating layer pattern and the linear conductor pattern; 상기 제2 절연층패턴을 통하여 상기 제1 절연층패턴과 전극층패턴의 일부분을 순차적으로 식각하는 3단계를 포함하는 것을 특징으로 하는 전계방출 소자 제조방법.And sequentially etching a portion of the first insulating layer pattern and the electrode layer pattern through the second insulating layer pattern. 제 7 항에 있어서,The method of claim 7, wherein 상기 1단계는The first step is 상기 기판 상에 전극층과 제1 절연층을 순차적으로 적층하는 단계와,Sequentially stacking an electrode layer and a first insulating layer on the substrate; 상기 제1 절연층 상의 중앙부에 선형 도체패턴을 형성하는 단계와,Forming a linear conductor pattern on a central portion of the first insulating layer; 상기 선형도체패턴 아래 일측부의 제1 절연층과 전극층을 식각하여 패턴화하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자 제조방법.And etching the first insulating layer and the electrode layer on one side under the linear conductor pattern and patterning the same. 제 8 항에 있어서,The method of claim 8, 상기 선형 도체패턴의 양측 끝부는 식각공정에 의해 예리하게 형성된 것을 특징으로 하는 전계방출 소자 제조방법.Both ends of the linear conductor pattern is a field emission device manufacturing method, characterized in that formed by a sharp etching process. 제 8 항에 있어서,The method of claim 8, 상기 선형 도체패턴 형성시 일측부가 상측으로 향하도록 스트레스를 조절하는 것을 특징으로 하는 전계방출 소자 제조방법.The method of manufacturing a field emission device, characterized in that to adjust the stress so that one side toward the upper side when forming the linear conductor pattern. 제 7 항에 있어서,The method of claim 7, wherein 상기 2단계는The second step is 상기 선형 도체패턴의 일측 끝부위를 도포하는 상기 제2 절연층의 두께가 상대적으로 얇도록 식각하는 단계를 추가로 포함하는 것을 특징으로 하는 전계방출 소자.And etching the thickness of the second insulating layer applying one end of the linear conductor pattern to be relatively thin. 제 7 항에 있어서,The method of claim 7, wherein 상기 3단계 후 상기 선형 도체패턴에 열처리로 스트레스를 인가하여 그 일측부가 상측으로 향하도록 하는 것을 특징으로 하는 전계방출 소자 제조방법.And applying stress to the linear conductor pattern by heat treatment after the step 3 so that one side thereof faces upward. 제 7 항에 있어서,The method of claim 7, wherein 상기 3단계는The third step is 제2 절연층패턴을 통하여 상기 적극층패턴 및 제1 절연층패턴의 식각부위를 제2 절연물질로 채우는 단계를 추가로 포함하는 것을 특징으로 하는 전계방출 소자 제조방법.And filling an etched portion of the positive layer pattern and the first insulating layer pattern with a second insulating material through a second insulating layer pattern. 하부기판 상에 형성된 이미터전극과,An emitter electrode formed on the lower substrate, 상기 이미터전극 상에 형성된 제1 절연층과,A first insulating layer formed on the emitter electrode, 상기 제1 절연층의 일측 끝부로부터 신장된 선형 이미터와,A linear emitter extending from one end of the first insulating layer, 상기 제1 절연층과 선형 이미터를 포획하도록 상기 하부기판 상에 형성된 제2 절연층과,A second insulating layer formed on the lower substrate to capture the first insulating layer and the linear emitter; 상기 선형이미터의 일측부에 대향하도록 배치된 게이트전극과,A gate electrode disposed to face one side of the linear emitter; 상기 하부기판과 게이트전극 사이에 형성된 제3 절연층과,A third insulating layer formed between the lower substrate and the gate electrode; 내부공간을 마련하도록 상기 하부기판에 이격되어 대향하게 배치된 상부기판과,An upper substrate spaced apart from the lower substrate so as to provide an internal space; 상기 상부기판의 저면에 배치된 애노드 전극과,An anode electrode disposed on the bottom surface of the upper substrate; 상기 애노드 전극을 도포하도록 형성된 형광체를 구비하는 것을 특징으로 하는 전계방출 디스플레이 장치.And a phosphor formed to apply the anode electrode. 제 14 항에 있어서,The method of claim 14, 상기 내부공간은 진공상태를 유지하는 것을 특징으로 하는 전계방출 디스플레이 장치.And the inner space maintains a vacuum state. 제 14항에 있어서,The method of claim 14, 상기 선형 도체패턴의 일측부가 상측으로 향하도록 절곡된 것을 특징으로 하는 전계방출 디스플레이 장치.And one side of the linear conductor pattern is bent upward. 제 14 항에 있어서,The method of claim 14, 상기 이미터전극과 게이트전극 사이에 임의의 전압이 인가되면 전자 브레이크다운 현상에 의해 상기 이미터전극으로부터 상기 선형 이미터의 일측부로 전자들이 방출되고 그 방출된 전자들은 선형 이미터의 다른측 끝부위와 제 2절연층을 통하여 내부공간으로 방출되는 것을 특징으로 하는 전계방출 디스플레이 장치.When a random voltage is applied between the emitter electrode and the gate electrode, electrons are emitted from the emitter electrode to one side of the linear emitter by an electron breakdown phenomenon, and the emitted electrons are located at the other end of the linear emitter. And a second emission layer, the field emission display device emitting into the internal space. 제 17 항에 있어서,The method of claim 17, 상기 이미터전극으로부터의 전자방출량은The amount of electrons emitted from the emitter electrode 상기 제1 절연층의 두께로 조절하는 것을 특징으로 하는 전계방출 디스플레이 장치.And controlling the thickness of the first insulating layer. 제 14 항에 있어서,The method of claim 14, 상기 선형 도체패턴의 일측 끝부위를 도포하는 상기 제2 절연층의 두께가 상대적으로 얇은 것을 특징으로 하는 전계방출 디스플레이 장치.And a thickness of the second insulating layer applying one end portion of the linear conductor pattern is relatively thin.
KR1019980019396A 1998-05-28 1998-05-28 Field emission device and the manufacturing method thereof and field emission display using it KR100266224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019396A KR100266224B1 (en) 1998-05-28 1998-05-28 Field emission device and the manufacturing method thereof and field emission display using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019396A KR100266224B1 (en) 1998-05-28 1998-05-28 Field emission device and the manufacturing method thereof and field emission display using it

Publications (2)

Publication Number Publication Date
KR19990086424A KR19990086424A (en) 1999-12-15
KR100266224B1 true KR100266224B1 (en) 2000-09-15

Family

ID=19537829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019396A KR100266224B1 (en) 1998-05-28 1998-05-28 Field emission device and the manufacturing method thereof and field emission display using it

Country Status (1)

Country Link
KR (1) KR100266224B1 (en)

Also Published As

Publication number Publication date
KR19990086424A (en) 1999-12-15

Similar Documents

Publication Publication Date Title
KR100362377B1 (en) Field emission devices using carbon nanotubes and method thereof
US5445550A (en) Lateral field emitter device and method of manufacturing same
US7541732B2 (en) Electron emission with electron emission regions on cathode electrodes
KR100597056B1 (en) Large-area fed apparatus and method for making same
JP2008130574A (en) Surface conduction electron emitting element and electron source using it
KR100266224B1 (en) Field emission device and the manufacturing method thereof and field emission display using it
JP2000268707A (en) Field emission element and its manufacture
US5665421A (en) Method for creating gated filament structures for field emission displays
KR100286450B1 (en) Field emission emitter and method of manufacturing the same
KR100762590B1 (en) FED using carbon nanotube and manufacturing method thereof
JP3413504B2 (en) Electron emitting device and method of manufacturing the same
KR100278781B1 (en) Field emission emitter manufacturing method
KR100278502B1 (en) Manufacturing method of volcanic metal FEA with double gate
KR100290136B1 (en) Method for fabricating field emission display device
JPH08329832A (en) Electron emitting element and its manufacture
KR100592600B1 (en) Triode field emission device having mesh gate
KR100434533B1 (en) Method for manufacturing field emitter array
KR100254674B1 (en) Resistive layer for field emission display
KR100278745B1 (en) Field emission display device having acceleration electrode and manufacturing method thereof
KR100205056B1 (en) Manufacturing method of volcano typed metal fea
JP2002042635A (en) Triode
KR100852764B1 (en) Manufacturing method of a semiconductor vacuum tube
KR100343206B1 (en) Horizontal field emission display and fabricating method thereof
JP2003007232A (en) Display device and manufacturing method of the display device
KR100257700B1 (en) Method for manufacturing a field emitter of fed

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee