KR100260440B1

KR100260440B1 - Method of timer synchronization in keyphone system

Info

Publication number: KR100260440B1
Application number: KR1019980009785A
Authority: KR
Inventors: 이기복
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1998-03-20
Filing date: 1998-03-20
Publication date: 2000-07-01
Also published as: KR19990075538A

Abstract

PURPOSE: A method for synchronizing a timer in a key phone system is provided to accurately display time applied from a main unit by synchronizing a timer between a CPU and an ASIC of a key phone system. CONSTITUTION: When a key phone system is operated, a CPU receives a time data from a main unit and reads a counter pulse of an ASIC(S1), and writes the time data applied from the main unit in an ASIC right after a negative edge of the corresponding counter pulse(S2). The CPU counts its own timer by a predetermined period(S3), if a predetermined time elapses(S4), the CPU reads a counter pulse of the ASIC(S5). The CPU checks a level of the counter pulse of the ASIC(S6). If the level is low, the CPU recognizes that its own timer is faster than the counter of the ASIC and increases its own timer time to a predetermined value(S7). If the level of the counter pulse of the ASIC is high, the CPU recognizes that its own timer is slower than the counter of the ASIC, and reduces its own timer time to a predetermined value(S8).

Description

Method for synchronizing timer in keyphone system

본 발명은 키폰시스템에 관한 것으로, 특히, CPU와 ASIC간의 타이머를 동기시킴으로써 정확하게 주장치로 부터 인가되는 시간을 디스플레이하는 키폰시스템에서 타이머를 동기시키기 위한 방법에 관한 것이다.The present invention relates to a key phone system, and more particularly, to a method for synchronizing a timer in a key phone system that displays the time correctly applied from the main device by synchronizing the timer between the CPU and the ASIC.

일반적으로 키폰시스템에서 특정 시간을 사용자에게 알리기 위해 키폰시스템의 CPU는 주장치로부터 시간을 인가받아 자체적으로 소프트웨어 타이머를 작동시켜 ASIC으로 초단위의 시간데이터를 인가하면 ASIC은 자체내에서 작동되는 하드웨어 타이머에 따라 타이머 펄스의 하강에지에서 CPU로부터 인가되는 시간데이터를 디스플레이한다. 이때, CPU와 ASIC간의 동기가 맞지 않으면 디스플레이되는 시간이 달라지게 되어 시간이 경과한 후, 즉, 첨부된 도면 도1에 도시된 바와 같이 처음의 1초는 거의 정상적으로 보이나 시간이 흐를수록 디스플레이되는 시간이 달라지고 결국 시간이 많이 경과된 후에는 시간적인 차이를 나타나게 되며 때로는 보이지 않고 다음으로 증가하는 경우가 발생하게 된다.In general, in order to inform the user of a specific time in the key phone system, the CPU of the key phone system receives time from the main device and activates its own software timer to apply the time data in seconds to the ASIC. Accordingly, the time data applied from the CPU is displayed at the falling edge of the timer pulse. In this case, if the synchronization between the CPU and the ASIC is not correct, the displayed time is different. After the elapsed time, that is, as shown in FIG. 1, the first 1 second is almost normal, but the time is displayed as time passes. After a long period of time, and after a long time, the time difference is shown, sometimes not visible and then increase.

본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 키폰시스템에서 CPU와 ASIC간의 타이머를 동기시킴으로써 정확하게 주장치로 부터 인가되는 시간을 디스플레이하는 키폰시스템에서 타이머를 동기시키기 위한 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides a method for synchronizing a timer in a keyphone system that accurately displays the time applied from the main device by synchronizing a timer between the CPU and the ASIC in the keyphone system. There is a purpose.

상기와 같은 목적을 달성하기 위해 본 발명은, 키폰시스템에서 타이머를 동기시키기 위한 방법에 있어서, ASIC로부터 카운터펄스를 읽은 후, 해당 카운터펄스의 소정시점에서 시간데이터를 ASIC에 인가하는 제1과정과; 상기 제1과정이후, CPU의 타이머를 일정한 주기로 카운트하여 소정의 시간이 경과했을 때, ASIC의 카운터펄스를 읽는 제2과정과; 상기 제2과정이후, ASIC의 카운터펄스가 로우레벨일 경우, CPU 타이머의 시간을 증가시킨 후, 상기 제2과정으로 귀환하는 제3과정과; 상기 제3과정에서, ASIC의 카운터펄스가 하이레벨일 경우, CPU 타이머의 시간을 감소시킨 후, 상기 제2과정으로 귀환하는 제4과정을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for synchronizing a timer in a key phone system, comprising: a first process of reading a counter pulse from an ASIC and applying time data to the ASIC at a predetermined time point of the counter pulse; ; A second step of reading a counter pulse of an ASIC when a predetermined time elapses after counting a timer of a CPU at a predetermined cycle after the first step; After the second process, when the counter pulse of the ASIC is at a low level, increasing a time of a CPU timer and returning to the second process; In the third process, when the counter pulse of the ASIC is a high level, after the time of the CPU timer is reduced, it comprises a fourth process of returning to the second process.

도 1은 종래의 키폰시스템에서 ASIC와 CPU의 시간카운트 타이밍도.1 is a time count timing diagram of an ASIC and a CPU in a conventional key phone system.

도 2는 일반적인 키폰시스템에서 시간디스플레이부의 구성블록도.2 is a block diagram of a time display unit in a general key phone system.

도 3은 본 발명의 실시예에 따른 ASIC와 CPU간의 시간카운트의 타이밍도.3 is a timing diagram of a time count between an ASIC and a CPU according to an embodiment of the present invention.

도 4는 본 발명에 따른 키폰시스템에서 타이머를 동기시키기 위한 방법의4 illustrates a method for synchronizing a timer in a keyphone system according to the present invention.

동작순서도이다.Operation flow chart.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 주장치 20 : CPU(Central Processing Unit)10: main unit 20: CPU (Central Processing Unit)

30 : ASIC(Application Specific Integrated Circuit)30: ASIC (Application Specific Integrated Circuit)

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 키폰시스템의 시간디스플레이부는 첨부된 도면 도2에 도시된 바와 같이, 주장치(10), CPU(Central Processing Unit; 20) 및 ASIC(Application Specific Integrated Circuit; 30)을 구비한다.As shown in FIG. 2, the time display unit of the key phone system according to the present invention includes a main unit 10, a central processing unit (CPU) 20, and an application specific integrated circuit (ASIC) 30.

주장치(10)는 사용자의 요구에 따른 시간데이터를 CPU(20)측으로 인가한다.The main device 10 applies the time data according to the user's request to the CPU 20 side.

CPU(20)는 주장치(10)로부터 디스플레이되어야 하는 시간을 인가받아 ASIC(30)의 카운터 클럭펄스를 읽은 후, 해당 카운터클럭펄스의 하강에지 직후에 주장치(10)로부터 인가받은 시간데이터를 ASIC(30)에 쓴다.The CPU 20 reads the counter clock pulse of the ASIC 30 after receiving the time that should be displayed from the main device 10, and immediately after the falling edge of the counter clock pulse, the time data received from the main device 10 receives the ASIC ( Write in 30).

ASIC(30)은 내부카운터의 하강에지에서 CPU(20)로부터 인가받은 시간을 디스플레이한다.The ASIC 30 displays the time received from the CPU 20 at the falling edge of the internal counter.

전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면 도 4의 동작순서도에 따라 상세하게 설명하면 다음과 같다.The operation of the present invention configured as described above will be described in detail with reference to the operation flowchart of FIG. 4 as follows.

본 발명의 실시예에 따라 CPU(20)와 ASIC(30)에 각각 구비되어 있는 카운터는 초단위로 카운트를 한다.According to the exemplary embodiment of the present invention, the counters provided in the CPU 20 and the ASIC 30 each count in seconds.

먼저, 키폰시스템이 동작하면 CPU(20)는 주장치(10)로부터 시간데이터를 인가받은 후 ASIC(30)의 카운터펄스를 읽어(스텝 S1), 해당 카운터펄스의 하강에지 직후에 주장치(10)로부터 인가받은 시간데이터를 ASIC(30)에 쓴다(스텝 S2). 이에 ASIC(30)은 CPU(20)로부터 인가되는 시간을 디스플레이함으로써 사용자는 그 시점에서의 시간을 인지하게 된다. 이후에, CPU(20)는 자신의 타이머를 일정한 주기로 카운트하여(스텝 S3), 소정의 시간이 경과했을 때(스텝 S4), ASIC(30)의 카운터펄스를 읽는 바(스텝 S5), 예를들어, CPU(20)는 초기에 ASIC(30)으로부터 읽은 카운터펄스의 하강에지 직후에 주장치(10)로부터 인가되는 시간데이터를 ASIC(30)으로 쓴 후, 자신의 타이머를 25ms마다 카운트를 하여 40번이 카운트되었을 때, 즉 1초(25ms×40)가 경과했을 때 CPU(20)는 ASIC(30)의 카운터펄스를 읽는다. 이 때, 첨부된 도면 도3에 도시된 바와 같이 ASIC(30)의 카운터펄스의 레벨을 검사하여(스텝 S6), 로우레벨(B)이면 이는 ASIC(30)의 카운터보다 CPU(20)자신의 타이머가 빠름을 인지하고, 자신의 타이머 시간을 일정값 증가시킨 후(스텝 S7), 시간데이터를 ASIC(30)측으로 인가하고 상기 스텝 S3으로 귀환한다.First, when the key phone system is operated, the CPU 20 reads the counter pulse of the ASIC 30 after receiving time data from the main device 10 (step S1), and immediately after the falling edge of the counter pulse is released from the main device 10. The authorized time data is written to the ASIC 30 (step S2). As a result, the ASIC 30 displays the time applied from the CPU 20 so that the user recognizes the time at that time. Subsequently, the CPU 20 counts its own timer at a predetermined cycle (step S3), and reads the counter pulse of the ASIC 30 (step S5) when a predetermined time elapses (step S4). For example, the CPU 20 initially writes the time data applied from the main device 10 to the ASIC 30 immediately after the falling edge of the counter pulse read from the ASIC 30, and counts its own timer every 25 ms. When the count is counted, that is, when one second (25 ms x 40) elapses, the CPU 20 reads the counter pulse of the ASIC 30. At this time, as shown in FIG. 3, the level of the counter pulse of the ASIC 30 is checked (step S6). After recognizing that the timer is fast and increasing its timer time by a predetermined value (step S7), the time data is applied to the ASIC 30 side, and the process returns to the step S3.

한편, 상기 스텝 S6에서 ASIC(30)의 카운터펄스의 레벨이 하이레벨(A)이면 이는 ASIC(30)의 카운터보다 CPU(20)자신의 타이머가 늦음을 인지하고, 자신의 타이머 시간을 일정값 감소시킨 후(스텝 S8), 시간데이터를 ASIC(30)측으로 인가하고 상기 스텝 S3으로 귀환한다.On the other hand, if the level of the counter pulse of the ASIC (30) is a high level (A) in step S6, it recognizes that the timer of the CPU 20 itself is later than the counter of the ASIC (30), the timer value of its own After the reduction (step S8), time data is applied to the ASIC 30 side, and the flow returns to the step S3.

전술한 바와 같이, 본 발명은 키폰시스템에서 CPU와 ASIC간의 타이머를 동기시킴으로써 주장치로 부터 인가되는 시간을 오차없이 정확하게 디스플레이한다.As described above, the present invention synchronizes the timer between the CPU and the ASIC in the key phone system to accurately display the time applied from the main device without errors.

Claims

A method for synchronizing timers in a key phone system, comprising: a first step of reading a counter pulse from an ASIC and then applying time data to the ASIC at a predetermined point in time of the counter pulse; A second step of reading a counter pulse of an ASIC when a predetermined time elapses after counting a timer of a CPU at a predetermined cycle after the first step; After the second process, when the counter pulse of the ASIC is at a low level, increasing a time of a CPU timer and returning to the second process; In the third process, if the counter pulse of the ASIC is a high level, after the time of the CPU timer is reduced, and includes a fourth process of returning to the second process for synchronizing the timer in the key phone system Way.