KR100235955B1 - Method for manufacturing capacitor semiconductor device - Google Patents

Method for manufacturing capacitor semiconductor device Download PDF

Info

Publication number
KR100235955B1
KR100235955B1 KR1019960024260A KR19960024260A KR100235955B1 KR 100235955 B1 KR100235955 B1 KR 100235955B1 KR 1019960024260 A KR1019960024260 A KR 1019960024260A KR 19960024260 A KR19960024260 A KR 19960024260A KR 100235955 B1 KR100235955 B1 KR 100235955B1
Authority
KR
South Korea
Prior art keywords
film
titanium
titanium nitride
forming
thickness
Prior art date
Application number
KR1019960024260A
Other languages
Korean (ko)
Other versions
KR980006342A (en
Inventor
홍권
유상호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024260A priority Critical patent/KR100235955B1/en
Publication of KR980006342A publication Critical patent/KR980006342A/en
Application granted granted Critical
Publication of KR100235955B1 publication Critical patent/KR100235955B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 콘택플러그에 접속되는 티타늄막, 질소의 조성변위를 갖는 티타늄나이트라이드막을 적층하고 그 상부에 티타늄과 질소이 비가 1 : 1인 티타늄라이트라이드를 형성하여 확산방지막을 형성한 다음, 후속공정으로 하부전극, 유전체막 및 상부전극을 형성함으로써 반도체 소자의 열공정시 다결정실리콘 플러그와 티타늄의 고상반응에 의해 형성된 티타늄실리사이드의 형성에 의한 인장응력으로 금속확산 방지막인 티타늄나이트라이드의 파괴현상을 억제하고, 또한 입계를 통한 실리콘의 확산을 방지하여 캐패시터의 전기적특성을 향상시킬 수 있게 기술이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, comprising a titanium film connected to a contact plug, a titanium nitride film having a compositional displacement of nitrogen, and a titanium nitride having a 1: 1 ratio of titanium and nitrogen formed thereon. After forming the diffusion barrier layer, the lower electrode, the dielectric layer and the upper electrode are formed in a subsequent process, and the tensile stress caused by the formation of titanium silicide formed by the solid-state reaction of the polycrystalline silicon plug and titanium during the thermal process of the semiconductor device, It is a technology that can suppress the destruction of titanium nitride, and also to prevent the diffusion of silicon through the grain boundary to improve the electrical characteristics of the capacitor.

Description

반도체 소자의 캐패시터 제조 방법Capacitor Manufacturing Method of Semiconductor Device

제1도 내지 제6도는 본 발명의 일 실시예에 따른 캐패시터를 제조하는 단계를 도시한 단면도.1 to 6 are cross-sectional views showing steps of manufacturing a capacitor according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기관 2 : 절연막1 semiconductor organ 2 insulating film

3 : 다결정실리콘 플러그 4 : 티타늄 막3: polysilicon plug 4: titanium film

5, 6 : 티타늄 나이트라이드막 7 : 루테늄 막5, 6: titanium nitride film 7: ruthenium film

8 : 이산화 루테튬막 9 : 고유전체 막8: lutetium dioxide film 9: high dielectric film

10 : 상부전극10: upper electrode

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 고유전율 박막의 하부에 있는 저장전극 구조에서 다결정실리콘 플러그와 티타늄을 이용하는 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor using a polysilicon plug and titanium in a storage electrode structure under a high dielectric constant thin film.

최근 반도체소자의 고집적화에 따라 셀 크기와 토폴로지는 작아지는 반면 대용량의 캐패시터가 요구되고 있어 하나의 트랜지스터와 하나의 캐패시터로 사용되는 DRAM 소자에서는 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게하거나 하부전극의 표면적을 증대시키는 방법등이 대두되고 있다.Recently, due to the high integration of semiconductor devices, cell sizes and topologies become smaller, but large-capacity capacitors are required. In DRAM devices used as one transistor and one capacitor, materials having high dielectric constants of capacitors or thinner dielectric films are used. Or a method of increasing the surface area of the lower electrode is emerging.

SrTiO3및(Ba, Sr)TiO3등과 같은 고유전율 박막의 고밀도 반도체 소자에의 적용이 연구되면서 산화물 전극인 루테늄 산화물(RuO2), 이리듐 산화물(IrO2)등을 적용하려는 시도가 이루어지고 있다.As research on the application of high dielectric constant thin films such as SrTiO 3 and (Ba, Sr) TiO 3 to high-density semiconductor devices, attempts are being made to apply oxide electrodes such as ruthenium oxide (RuO 2 ) and iridium oxide (IrO 2 ). .

이러한 산화물 전극의 적용을 위해서는 금속의 확산 방지막으로서 티타늄/티타늄나이트라이드의 사용이 필수적인데, 이러한 금속확산 방지막은 고온열 공정시 다결정실리콘 플러그와 티타늄의 반응에 의한 티타늄실리사이드가 형성되고, 이때 발생하는 큰 인장응력으로 금속확산방지막인 티타늄나이트라이드 막은 파괴되어 다결정실리콘의 입계확산을 통한 루테늄 실리사이드(RuSi)와 같은 높은 저항층이 형성되어 캐패시터의 전기적특성을 악화시키고 있다.In order to apply the oxide electrode, it is necessary to use titanium / titanium nitride as a diffusion barrier of the metal. In the metal diffusion barrier, titanium silicide is formed by the reaction of the polysilicon plug and titanium during the high temperature heat process. Due to the large tensile stress, the titanium nitride film, which is a metal diffusion barrier, is destroyed and a high resistance layer such as ruthenium silicide (RuSi) is formed through grain boundary diffusion of polycrystalline silicon, thereby deteriorating the electrical characteristics of the capacitor.

따라서, 본 발명은 고온열공정시 발생하는 티타늄실리사이드의 응집에 의해 금속확산방지막이 파괴되는 문제를 해결하기 위해 반도체 소자의 다결정 실리콘 플러그 형성 후, 소정 두께의 티타늄을 증착하고, 질소의 유량을 연속적으로 달리해가며 조성변화를 갖는 소정 두께의 티타늄나이트라이드 막을 형성한 다음, 티타늄과 질소의 비가 1 : 1 인 티타늄나이트라이드를 형성하여 반도체 소자의 열공정시 다결정실리콘 플러그와 티타늄의 고상반응에 의해 형성된 티타늄실리사이드의 형성에 의한 인장응력으로 금속확산 방지막인 티타늄나이트라이드의 파과현상을 억제하고, 또한 입계를 통한 실리콘의 확산을 방지하여 캐패시터의 전기적특성을 향상시킬 수 있는 반도체소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.Therefore, in order to solve the problem that the metal diffusion barrier is destroyed by agglomeration of titanium silicide generated during the high temperature heat process, the present invention forms a polycrystalline silicon plug of a semiconductor device, deposits titanium of a predetermined thickness, and continuously flows nitrogen. Titanium nitride film having a predetermined thickness with different composition was formed and then titanium nitride having a ratio of titanium and nitrogen of 1: 1 was formed to form titanium nitride formed by the solid phase reaction of the polycrystalline silicon plug and titanium during the thermal process of the semiconductor device. It provides a method of manufacturing a capacitor of a semiconductor device that can suppress the breakthrough of titanium nitride, a metal diffusion prevention film, and prevent the diffusion of silicon through grain boundaries to improve the electrical characteristics of the capacitor due to the tensile stress caused by silicide formation. The purpose is.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 제조 방법은, 반도체 소자의 캐패시터 제조방법에 있어서, 콘택플러그가 구비된 층간절연막을 반도체기판 상부에 형성하는 단계와, 전체 기판 상부에 금속확산방지막으로 이용되는 티타늄막 형성하는 단계와, 상기 티타늄 막 상부에 질소의 조성변위를 갖는 티타늄나이트라이드막을 형성하는 단계와, 상기 질소의 조성변위를 갖는 티타늄나이트라이드막(Ti1-xNx) 상부에 티타늄과 질소의 비가 1 : 1 인 티타늄나이트라이드막을 형성하는 단계와, 제1저장전극 마스크를 이용한 식각 공정으로 상기 콘택플러그와 접속되는 티타늄막 패턴과 티타늄나이트라이드막 패턴을 형성하는 단계와, 전체표면상부에 루테늄 막과 이산화 루테늄 막을 적층하고, 제2저장전극 마스크를 이용한 식각 공정으로 상기 티타늄과 패턴과 티타늄나이트라이드막 패턴의 상부 및 측벽에 루테늄 패턴과 이산화 루테늄 패턴을 형성하는 단계와, 전체 구조 상부에 고유전체 막을 증착한 후, 그 상부에 상부 전극으로 사용되는 내산화성 금속막을 형성하는 단계를 포함하는 것을 특징으로 한다.As described above, in the method of manufacturing a capacitor of a semiconductor device according to the present invention, in the method of manufacturing a capacitor of a semiconductor device, forming an interlayer insulating film having a contact plug on an upper surface of a semiconductor substrate and a metal diffusion barrier on the entire substrate Forming a titanium film to be used, forming a titanium nitride film having a compositional displacement of nitrogen on the titanium film, and forming a titanium nitride film (Ti 1 -xNx) on the titanium film. Forming a titanium nitride film having a ratio of 1: 1 to nitrogen, forming a titanium film pattern and a titanium nitride film pattern connected to the contact plug by an etching process using a first storage electrode mask, and an entire surface A ruthenium film and a ruthenium dioxide film are stacked on the top, and an etching process using a second storage electrode mask Forming a ruthenium pattern and a ruthenium dioxide pattern on the top and sidewalls of the titanium pattern and the titanium nitride film pattern, depositing a high-k dielectric film on the entire structure, and then using an oxide-resistant metal as an upper electrode thereon. Forming a film.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도 내지 제6도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도이다.1 to 6 are cross-sectional views showing a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

제1도는 트랜지스터(도시안됨)가 구비된 반도체기판(1) 상부에 층간 절연막(2)을 형성하고, 저장전극 콘택 마스크를 이용한 식각 공정으로 상기 층간 절연막(2)의 일정부분을 식각하여 반도체기판(1)이 노출되는 콘택홀을 형성한다음, 콘택홀이 형성된 기판 상부에 화학기상증착법으로 500Å 내지 3000Å 두께의 다결정실리콘층을 증착한 후 전면 식각으로 에치백하여 상기 콘택홀 내에만 다결정 실리콘이 남은 다결정실리콘 플러그(3)을 형성한다. 그리고, 전체 기판 상부에 티타늄 막(4)을 100Å 내지 1000Å 증착한후, 그 상부에 연속적으로 질소의 조성변위(Ti1-xNx)를 갖는 예를들어 질소 조성비가 0.1에서 0.5인 티타늄나이트라이드 막(5)을 100Å 내지 500Å을 증착한 단면도이다.1 shows an interlayer insulating film 2 formed on a semiconductor substrate 1 having a transistor (not shown), and etching a predetermined portion of the interlayer insulating film 2 by an etching process using a storage electrode contact mask. After forming the contact hole exposed by (1), a polysilicon layer having a thickness of 500 kV to 3000 kV was deposited by chemical vapor deposition on the substrate on which the contact hole was formed, and then etched back by etching the entire surface to form polysilicon only in the contact hole. The remaining polysilicon plug 3 is formed. Then, after depositing the titanium film 4 on the entire substrate 100 kPa to 1000 kPa, the titanium nitride film having a compositional displacement (Ti 1 -xNx) of nitrogen continuously thereon, for example, a titanium nitride film having a nitrogen composition ratio of 0.1 to 0.5 (5) is sectional drawing which deposited 100 kV-500 kV.

제2도는 상기 티타늄나이트라이드 막(5) 상부에 금속 확산 방지막으로서 티타늄과 질소의 비가 1 : 1인 티타늄나이트라이드 막(6)을 200Å 내지 2000Å을 증착한 단면도이다.FIG. 2 is a cross-sectional view of depositing 200 kPa to 2000 kPa of a titanium nitride film 6 having a titanium to nitrogen ratio of 1: 1 as a metal diffusion barrier on the titanium nitride film 5.

제3도는 제1저장전극 마스크를 이용한 식각 공정으로 상기 티타늄나이트라이드 막(6)과 티타늄나이트라이드 막(5) 및 티타늄 막(4)을 순차적으로 일정부분을 식각하여 상기 티타늄나이트라이드 패턴(6'), 티타늄나이트라이드 패턴(5') 및 티타늄 패턴(4')을 형성한 단면도이다.FIG. 3 illustrates an etching process using a first storage electrode mask to sequentially etch a portion of the titanium nitride film 6, the titanium nitride film 5, and the titanium film 4 to sequentially etch the titanium nitride pattern 6. '), A titanium nitride pattern 5' and a titanium pattern 4 'are sectional views formed.

제4도는 티타늄나이트라이드 패턴(6')을 포함하는 전체 구조 상부에 산소 확산방지막인 루테늄 막(7)을 100Å 내지 1000Å을 증착한 후, 그 상부에 전도성 산화물인 이산화 루테늄 막(8)을 500Å 내지 5000Å 두께로 증착한 단면도이다.FIG. 4 deposits 100 Å to 1000 인 of a ruthenium film 7, an oxygen diffusion barrier, on top of the entire structure including the titanium nitride pattern 6 ′, and then deposits 500 Å of a ruthenium dioxide film 8 as a conductive oxide thereon. It is sectional drawing deposited to a thickness of 5000 kPa.

제5도는 제2저장전극 마스크를 이용한 식각 공정으로 상기 이산화 루테늄 막(8)과 루테늄 막(7)의 일정 부분을 식각하여 상기 티타늄나이트라이드 패턴(6')의 상부면과 티타늄나이트라이드 패턴(5') 및 티타늄 패턴(4')의 측벽 까지 남아있는 루테늄 패턴(7')과 이산화 루테늄 패턴(8')을 형성한 단면도이다.FIG. 5 is an etching process using a second storage electrode mask to etch a portion of the ruthenium dioxide film 8 and the ruthenium film 7 to form an upper surface of the titanium nitride pattern 6 'and a titanium nitride pattern ( 5 ') and a ruthenium pattern 7' remaining to the sidewalls of the titanium pattern 4 'and the ruthenium dioxide pattern 8'.

상기 제2저장전극 마스크는 상기 제1저장전극 마스크 보다 저장전극 면적이 조금 넓게 형성된다.The second storage electrode mask is formed to have a slightly larger storage electrode area than the first storage electrode mask.

참고로, 상기 제2저장전극 마스크를 이용한 식각 공정이란 감광막을 도포하고, 상기 제2저장전극 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 이용하여 하부층을 식각하는 것을 의미한다.For reference, an etching process using the second storage electrode mask may include applying a photoresist film, forming a photoresist pattern through an exposure and development process using the second storage electrode mask, and etching the lower layer using the photoresist pattern as a mask. Means that.

제6도는 상기 루테늄 패턴(7')과 이산화 루테늄 패턴(8')을 포함하는 전체구조 상부에 300Å 내지 2000Å 두께의 STO 또는 BST 등의 고유전체 막(9)을 증착한 후, 그 상부에 500Å 내지 2000Å 두께의 이산화 루테늄 등의 전도성 산화물 또는 백금과 같은 내산화성 금속막으로된 상부 전극(10)을 형성한 단면도 이다.FIG. 6 shows the deposition of a high-k dielectric film 9 such as STO or BST on the entire structure including the ruthenium pattern 7 'and the ruthenium dioxide pattern 8', followed by 500 kV It is sectional drawing which formed the upper electrode 10 which consists of conductive oxides, such as ruthenium dioxide of 2000 micrometers in thickness, or an oxidation resistant metal film, such as platinum.

상기와 같이 저장전극으로 사용되는 다결정실리콘 플러그(3)의 상부면에 티타늄 막(4)을 형성하고, 그상부에 질소의 조성변위를 갖는 티타늄나이트라이드 막(5)을 형성함으로써 후속 고온 열공정시 금속확산방지막이 파괴되지 않아 전기적특성이 우수한 캐패시터를 제조할 수가 있다.As described above, a titanium film 4 is formed on the upper surface of the polysilicon plug 3 used as a storage electrode, and a titanium nitride film 5 having a compositional displacement of nitrogen is formed thereon, in a subsequent high temperature thermal process. Since the metal diffusion barrier is not destroyed, a capacitor having excellent electrical characteristics can be manufactured.

상술한 바와 같이 본 발명은 캐패시터 저장전극으로 이용되는 티타늄과 티타늄나이트라이드 계면에 질소의 조성변위를 갖는 티타늄나이트라이드 막을 형성함으로써 고온 열공정시 다결정시리콘 플러그와 티타늄의 고상반응에 의한 티타늄실리사이드의 형성으로 발생할 수 있는 금속확산방지막, 즉 티타늄나이트라이드의 파괴를 억제할 수 있으므로 고정항물질의 형성을 억제하여 캐패시터의 전기적 특성 및 신뢰도 향상에 크게 기여한다.As described above, the present invention forms a titanium nitride film having a compositional shift of nitrogen at the titanium and titanium nitride interface used as the capacitor storage electrode to form titanium silicide by the solid phase reaction of the polycrystalline silicon plug and titanium during the high temperature thermal process. Since the metal diffusion prevention film, that is, titanium nitride can be prevented from being destroyed, the formation of the fixed port material is suppressed, thereby greatly improving the electrical characteristics and reliability of the capacitor.

Claims (9)

반도체 소자의 캐패시터 제조방법에 있어서, 콘택플러그가 구비된 층간절연막을 반도체기판 상부에 형성하는 단계와, 전체 기판 상부에 금속확산방지막으로 이용되는 티타늄막 형성하는 단계와, 상기 티타늄 막 상부에 질소의 조성변위를 갖는 티타늄나이트라이드막을 형성하는 단계와, 상기 질소의 조성변위를 갖는 티타늄나이트라이드막(Ti1-xNx) 상부에 티타늄과 질소의 비가 1 : 1인 티타늄나이트라이드막을 형성하는 단계와, 제1저장전극 마스크를 이용한 식각 공정으로 상기 콘택플러그와 접속되는 티타늄막 패턴과 티타늄나이트라이드막 패턴을 형성하는 단계와, 전체표면상부에 루테늄 막과 이산화 루테늄 막을 적측하고, 제2저장전극 마스크를 이용한 식각 공정으로 상기 티타늄막 패턴과 티타늄나이트라이드막 패턴의 상부 및 측벽에 루테늄 패턴과 이산화 루테늄 패턴을 형성하는 단계와, 전체 구조 상부에 고유전체 막을 증착한 후, 그 상부에 상부 전극으로 사용되는 내산화성 금속막을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor of a semiconductor device, the method comprising: forming an interlayer insulating film including a contact plug on an upper surface of a semiconductor substrate, forming a titanium film used as a metal diffusion barrier on the entire substrate, and forming nitrogen on the titanium film. Forming a titanium nitride film having a compositional displacement, forming a titanium nitride film having a 1: 1 ratio of titanium and nitrogen on the titanium nitride film having a compositional displacement of nitrogen (Ti 1 -xNx); Forming a titanium film pattern and a titanium nitride film pattern which are connected to the contact plug by an etching process using a first storage electrode mask; and a ruthenium film and a ruthenium dioxide film are deposited on the entire surface of the first plug, and the second storage electrode mask is removed. Ruthenium is formed on the top and sidewalls of the titanium film pattern and the titanium nitride film pattern by the etching process. Forming a pattern and a ruthenium dioxide pattern, and after depositing a high-k dielectric film on the entire structure, and forming a oxidation-resistant metal film to be used as an upper electrode on the capacitor manufacturing method of the semiconductor device. 제1항에 있어서, 상기 콘택플러그는 화학기상증착법으로 500Å 내지 3000Å 두께의 다결정실리콘층을 증착하고 에치백하여 상기 콘택홀 내에만 다결정실리콘이 남도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the contact plug is formed by depositing and etching back a polysilicon layer having a thickness of 500 kV to 3000 kV by chemical vapor deposition so that only polycrystalline silicon remains in the contact hole. 제1항에 있어서, 상기 티타늄 막은 100Å 내지 1000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the titanium film is deposited to a thickness of 100 kV to 1000 kV. 제1항에 있어서, 상기질소의 조성변위를 갖는 티타늄나이트라이드막(Ti1-xNx)은, 질소 조성비가 0.1 내지 0.5이며 100Å 내지 500Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein the titanium nitride film (Ti 1- xNx) having a compositional displacement of nitrogen is deposited at a thickness of 0.1 to 0.5 and a thickness of 100 kPa to 500 kPa. . 제1항에 있어서, 상기 티타늄과 질소의 비가 1 : 1인 티타늄나이트라이드 막은 200Å 내지 2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 1, wherein the titanium nitride film having a ratio of titanium to nitrogen of 1: 1 is deposited at a thickness of 200 kPa to 2000 kPa. 제1항에 있어서, 상기 루테늄 막은 100Å 내지 1000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the ruthenium film is deposited to a thickness of 100 kV to 1000 kV. 제1항에 있어서, 상기 이산화 루테늄 막은 500Å 내지 5000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the ruthenium dioxide film is deposited to a thickness of 500 kPa to 5000 kPa. 제1항에 있어서, 상기 고 유전체막은 300Å 내지 2000Å 두께의 STO 또는 BST 로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the high dielectric film is deposited by STO or BST having a thickness of 300 GPa to 2000 GPa. 제1항에 있어서, 상기 내산화성 금속막은 화학기상증착법으로 500Å 내지 2000Å 두께의 이산화루테늄 또는 백금으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the metal oxide film is deposited with ruthenium dioxide or platinum having a thickness of 500 kV to 2000 kW by chemical vapor deposition.
KR1019960024260A 1996-06-27 1996-06-27 Method for manufacturing capacitor semiconductor device KR100235955B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024260A KR100235955B1 (en) 1996-06-27 1996-06-27 Method for manufacturing capacitor semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024260A KR100235955B1 (en) 1996-06-27 1996-06-27 Method for manufacturing capacitor semiconductor device

Publications (2)

Publication Number Publication Date
KR980006342A KR980006342A (en) 1998-03-30
KR100235955B1 true KR100235955B1 (en) 1999-12-15

Family

ID=19463722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024260A KR100235955B1 (en) 1996-06-27 1996-06-27 Method for manufacturing capacitor semiconductor device

Country Status (1)

Country Link
KR (1) KR100235955B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034536A1 (en) * 2009-09-18 2011-03-24 Intermolecular, Inc. Fabrication of semiconductor stacks with ruthenium-based materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506166A (en) * 1993-04-02 1996-04-09 Micron Technology, Inc. Method for forming capacitor compatible with high dielectric constant materials having a low contact resistance layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506166A (en) * 1993-04-02 1996-04-09 Micron Technology, Inc. Method for forming capacitor compatible with high dielectric constant materials having a low contact resistance layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034536A1 (en) * 2009-09-18 2011-03-24 Intermolecular, Inc. Fabrication of semiconductor stacks with ruthenium-based materials

Also Published As

Publication number Publication date
KR980006342A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US5573979A (en) Sloped storage node for a 3-D dram cell structure
KR100190111B1 (en) Fabricating method for capacitor in semiconductor device
KR0147640B1 (en) Capacitor of semiconductor device & its fabrication method
US6211005B1 (en) Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof
US5656852A (en) High-dielectric-constant material electrodes comprising sidewall spacers
US6180447B1 (en) Methods for fabricating integrated circuit capacitors including barrier layers having grain boundary filling material
KR100269310B1 (en) Semiconductor device using conductive diffusion barrier layer
KR100374370B1 (en) Stacked capacitor having excellent anti-oxidation property
KR100235949B1 (en) Manufacturing method of capacitor of semiconductor device
KR100235955B1 (en) Method for manufacturing capacitor semiconductor device
KR100422594B1 (en) Capacitor in semiconductor device and method for fabricating the same
KR100474589B1 (en) Capacitor Manufacturing Method
KR100464938B1 (en) A method for forming capacitor using polysilicon plug structure in semiconductor device
KR100265333B1 (en) Method for high dielectric capacitor of semiconductor device
KR100209377B1 (en) Method for forming capacitor of semiconductor device
KR100533991B1 (en) Manufacturing method of high dielectric capacitor of semiconductor device
JPH09129849A (en) Capacitor of semiconductor element and its preparation
KR100400290B1 (en) Method for manufacturing capacitor of semiconductor device
KR100414737B1 (en) manufacturing method for capacitor of semiconductor device
KR0180786B1 (en) Method for manufacturing semiconductor capacitor
KR100359785B1 (en) Semiconductor device and method for fabricating the same
KR100275116B1 (en) Method for forming capacitor of semiconductor device
KR0161451B1 (en) Semiconductor memory device and its fabrication
KR19990018185A (en) Capacitor and Method of Manufacturing the Same
KR100228761B1 (en) Capacitor fabrication method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee