KR100229511B1 - First grid muting circuit of a cathode ray tube - Google Patents

First grid muting circuit of a cathode ray tube Download PDF

Info

Publication number
KR100229511B1
KR100229511B1 KR1019930002978A KR930002978A KR100229511B1 KR 100229511 B1 KR100229511 B1 KR 100229511B1 KR 1019930002978 A KR1019930002978 A KR 1019930002978A KR 930002978 A KR930002978 A KR 930002978A KR 100229511 B1 KR100229511 B1 KR 100229511B1
Authority
KR
South Korea
Prior art keywords
muting
grid
circuit
driver
output terminal
Prior art date
Application number
KR1019930002978A
Other languages
Korean (ko)
Other versions
KR940020796A (en
Inventor
송문종
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019930002978A priority Critical patent/KR100229511B1/en
Priority to DE4402865A priority patent/DE4402865A1/en
Priority to US08/189,513 priority patent/US5463289A/en
Priority to FR9401008A priority patent/FR2701184B1/en
Priority to GB9401814A priority patent/GB2274963B/en
Publication of KR940020796A publication Critical patent/KR940020796A/en
Application granted granted Critical
Publication of KR100229511B1 publication Critical patent/KR100229511B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)

Abstract

이 발명은 모니터 디스플레이용 제 1 그리드 뮤팅회로에 관한 것이다. 이 발명에 따른 제 1 그리드 뮤팅회로는 각의 블럭들의 뮤팅회로부의 뮤팅동작을 원활하게 함으로서 사용자에게 보다 안정된 화상을 제공할 수 있도록 뮤팅신호를 해당모드별 블럭들로 제공하기 위한 마이컴과,상기 마이컴의 출력단의 일측 분기점에 접속되고 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부와, 상기 콘트라스트 뮤팅 회로부의 출력단에 접속되고 뮤팅된 영상신호를 비데오 신호로 출력하기 위한 비데오 회로와, 상기 마이컴의 출력단의 타측 분기점에 접속되고, 제1그리드회로를 구동시키기 위한 제1그리드 구동부로 구성된 제1그리드 뮤팅회로에 있어서; 상기 제1그리드 구동부는 제1그리드 뮤팅 제어부와 제1그리드 뮤팅 구동부로 대체되어 접속되며, 상기 제1그리드 뮤팅 제어부는 포지티브 전원전압 입력단에 각각 병렬 접속된 저항들과, 트랜지스터와, 뮤팅신호와 전원전압을 스위칭하기 위한 스위치 또는 스위칭용 트랜지스터와, 네가티브 전원전압을 제어하기 위한 저항들 및 가변저항으로 구성되고, 제1그리드 뮤팅 구동부는 제너다이오드, 저항 및 트랜지스터로 구성된다. 따라서 이와 같은 제1그리드 뮤팅회로는 모니터 회로에 유용하게 적용되는 장점이 있다.The present invention relates to a first grid muting circuit for monitor display. The first grid muting circuit according to the present invention is a micom for providing a muting signal to the blocks for each mode to provide a more stable image to the user by smoothing the muting operation of the muting circuit portion of each block, the micom A contrast muting circuit section connected to one branch of an output terminal of the output terminal for muting the muting signal to a predetermined level, a video circuit connected to an output terminal of the contrast muting circuit section and outputting a muted video signal as a video signal, and an output terminal of the microcomputer output terminal. A first grid muting circuit, connected to the other branching point of the circuit, and comprising a first grid driver for driving the first grid circuit; The first grid driver is connected to the first grid muting controller and the first grid muting driver, and the first grid muting controller is connected to a resistor, a transistor, a muting signal, and a power source connected in parallel to a positive power supply voltage input terminal, respectively. A switch or switching transistor for switching the voltage, resistors and variable resistors for controlling the negative power supply voltage, and the first grid muting driver is composed of a zener diode, a resistor and a transistor. Therefore, such a first grid muting circuit has an advantage that it is usefully applied to the monitor circuit.

Description

제1그리드 뮤팅회로First grid muting circuit

제1도는 종래의 제 1 그리드 뮤팅회로의 일실시예를 나타낸 블럭 구성도,1 is a block diagram showing an embodiment of a conventional first grid muting circuit,

제2도는 이 발명에 따른 제 1 그리드 뮤팅회로의 일실시예를 나타낸 블럭도,2 is a block diagram showing an embodiment of a first grid muting circuit according to the present invention;

제3도는 제2도에 따른 제 1 그리드 뮤팅회로의 일실시예를 나타낸 상세회로도,3 is a detailed circuit diagram illustrating an embodiment of a first grid muting circuit according to FIG. 2;

제4도는 이 발명에 따른 제 1 그리드 뮤팅회로의 다른 실시예를 나타낸 상세 회로도,4 is a detailed circuit diagram showing another embodiment of the first grid muting circuit according to the present invention;

제5a도는 제1도에 따른 동작 파형도,5a is an operational waveform diagram according to FIG.

(b)는 제3도에 따른 동작 파형도,(b) is an operating waveform diagram according to FIG.

(c)는 제4도에 따른 동작 파형도이다.(c) is an operating waveform diagram according to FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

10 : 마이컴 20 : 콘트라스트 뮤팅 회로부10: micom 20: contrast muting circuit

30 : 비데오 콘트라스트부 40 : 제 1 그리드 회로30: video contrast portion 40: first grid circuit

50 : 제 1 그리드 구동부 60 : 제 1 그리드 뮤팅 구동부50: first grid driver 60: first grid muting driver

70 : 제 1 그리드 뮤팅 제어부70: first grid muting control unit

R2∼R7, R12∼R9, R22∼R29 : 저항 C11, C12, C21, C22 : 콘덴서R2 to R7, R12 to R9, R22 to R29: resistors C11, C12, C21, C22: capacitors

ZD1, ZD11, Z21 : 제너 다이오드 VR1, VR11, VR21 : 가변저항ZD1, ZD11, Z21: Zener Diode VR1, VR11, VR21: Variable Resistor

Q1, Q2, Q11∼Q13, Q21∼Q23 : 트랜지스터Q1, Q2, Q11 to Q13, Q21 to Q23: transistor

이 발명은 모니터 디스플레이용 제1그리드 회로에 관한 것으로서, 더욱 상세하게는 모니터의 모드 변환 또는 파워온시 캐소드 레이 튜브(Cathode Ray Tube ; 이하, CRT라 칭함)에 내장된 제1그리드 회로를 원할하게 뮤팅시킴으로써 라스터가 왜곡되어 디스플레이되는 것을 방지하여 깨끗한 화상을 제공하는 제1그리드 뮤팅회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a first grid circuit for a monitor display, and more particularly to a first grid circuit embedded in a cathode ray tube (hereinafter referred to as a CRT) at mode switching or power-on of a monitor. The first grid muting circuit provides a clear image by preventing the raster from being distorted and displayed by muting.

일반적으로 제1그리드 뮤팅회로는 열전자를 방출시켜서 가느다란 전자빔으로 형광면에 충돌시키면 전자총에 의해 형광면에 충돌되는 전자량이 임의로 제어되는 회로를 말한다. 상기 전자총은 원통형의 캐소드와 그리드 및 애노드로 이루어지며, 이 그리드중 제1그리드(G1)는 억제 그리드로서 캐소드에서 발산되는 전자량을 제어하여 휘도변화 내지 밝기변화를 제어한다.In general, the first grid muting circuit refers to a circuit in which an amount of electrons collided with a fluorescent surface by an electron gun is arbitrarily controlled when a hot electron is emitted to impinge on a fluorescent surface with a thin electron beam. The electron gun is composed of a cylindrical cathode, a grid, and an anode, and the first grid G1 of the grid controls the amount of electrons emitted from the cathode as a suppression grid to control the brightness change or the brightness change.

제1도는 종래의 제1그리드 뮤팅회로에 따른 상세 회로도를 나타내고 있는 것으로서 블럭개념으로 살펴보면 마이크로 프로세서를 통하여 출력된 뮤팅신호를 해당모드별 블럭들에 제공하는 마이컴(10)과, 상기 마이컴(10)의 출력단의 일측 분기점에 접속되고 뮤팅신호를 영상신호로 뮤팅하기 위한 비데오 뮤팅회로부(20)와, 상기 비데오 뮤팅회로부(20)의 출력단에 접속되고 뮤팅된 영상신호를 조정하기 위한 비데오 콘트라스트부 (30)와, 상기 마이컴(10)의 출력단의 타측 분기점에 접속되고, 제1그리드회로(40)를 구동시키기 위한 제1그리드 구동부(50)로 구성되어 있다.FIG. 1 shows a detailed circuit diagram according to a conventional first grid muting circuit. Referring to the block concept, a microcomputer 10 providing a muting signal output through a microprocessor to blocks corresponding to a mode, and the microcomputer 10 A video muting circuit section 20 connected to one branch of the output terminal of the video output terminal for muting the muting signal to a video signal, and a video contrast section 30 for adjusting the muted video signal connected to the output terminal of the video muting circuit section 20. ) And a first grid driver 50 for driving the first grid circuit 40 connected to the other branch point of the output terminal of the microcomputer 10.

여기서 상기 제1그리드 구동부(50)는 제1그리드회로(40)의 출력단에 접속된 저항(R6, R7)과, 상기 저항에 콜렉터가 병렬접속된 트랜지스터(Q2)와, 상기 트랜지스터( Q2)의 에미터에 직렬 접속된 저항(R4, R6) 및 상기 저항(R5)과 접속된 가변저항(VR1)과, 상기 트랜지스터(Q2)의 베이스와 마이컴(10)의 출력단의 타측 분기점에 공통 접속된 저항( R2, R3) 및 제너 다이오드(ZD1)로 구성되어 있다.Here, the first grid driver 50 includes resistors R6 and R7 connected to an output terminal of the first grid circuit 40, a transistor Q2 connected in parallel with a collector of the resistor, and a transistor Q2. Resistors R4 and R6 connected in series to the emitter and variable resistor VR1 connected to the resistor R5, and resistors commonly connected to the other branch of the output terminal of the base and the microcomputer 10 of the transistor Q2. (R2, R3) and zener diode ZD1.

또한 콘트라스트 뮤팅 회로부(20)는 마이컴(10)의 출력단의 일측 분기점과 비데오 콘트라스트부(30)의 입력단사이에 접속되며 트랜지스터(Q1)와, 상기 트랜지스터(Q 1)의 베이스에 접속된 저항(R1)으로 구성되어 있다.In addition, the contrast muting circuit unit 20 is connected between one side branch point of the output terminal of the microcomputer 10 and the input terminal of the video contrast unit 30, and a resistor R1 connected to the transistor Q1 and the base of the transistor Q 1. )

이와같이 구성된 종래의 제1그리드 뮤팅회로는 제1도를 참조하면 먼저, 전원전압이 각각의 블럭들에 인가되고 마이컴(10)은 소정의 뮤팅신호를 분기점을 통하여 콘트라스트 뮤팅회로부(20) 및 비데오 뮤팅회로부(50)에 공급한다.In the conventional first grid muting circuit configured as described above, referring to FIG. 1, first, a power supply voltage is applied to each block, and the microcomputer 10 transmits a predetermined muting signal to the contrast muting circuit unit 20 and the video muting through a branch point. It supplies to the circuit part 50.

이에따라 상기 뮤팅신호는 저항(R1)을 통하여 트랜지스터(Q1)를 구동하게 되므로 비데오 콘트라스트부(30)는 일정 레벨로 조정된 비데오 신호를 비데오 회로(도시되지 않음)로 공급한다.Accordingly, the muting signal drives the transistor Q1 through the resistor R1, so the video contrast unit 30 supplies the video signal adjusted to a predetermined level to the video circuit (not shown).

또한 마이컴(10)에 출력되는 뮤팅신호는 타측 분기점에 접속된 제1그리드 구동부(50)의 저항(R2) 및 제너 다이오드(ZD1)를 통하여 트랜지스터(Q1)의 베이스에 인가되어 상기 트랜지스터(Q1)를 턴온시킨다. 여기서 노드점(A)에서 나타나는 뮤팅신호의 레벨은 제5a도와 같다.In addition, the muting signal output to the microcomputer 10 is applied to the base of the transistor Q1 through the resistor R2 and the zener diode ZD1 of the first grid driver 50 connected to the other branching point, thereby transmitting the transistor Q1. Turn on. Here, the level of the muting signal appearing at the node point A is shown in FIG. 5A.

이때, 상기 트랜지스터(Q1)의 콜렉터 및 베이스에 각각 병렬 접속된 저항(R4∼R 7) 및 가변저항(VR1)에 의해 제1그리드 제어전압이 네가티브 전원전압(-Vcc)과 동일하게 되면 저항(R7)을 통하여 제1그리드회로(40)에 소정의 전압을 공급하여 음극선관의 휘도신호를 낮게 하는 신호로 작용한다. 또한 마이컴(10)에서 뮤팅신호가 출력되지 않더라도 상기 저항(R5, R7) 및 가변저항(VR1)에 의해 형성된 전압이 제1그리드회로(40)에 기준전압으로 공급되어진다.At this time, when the first grid control voltage is equal to the negative power supply voltage (-Vcc) by the resistors R4 to R7 and the variable resistor VR1 connected in parallel to the collector and the base of the transistor Q1, respectively, the resistance ( A predetermined voltage is supplied to the first grid circuit 40 through R7) to act as a signal for lowering the luminance signal of the cathode ray tube. In addition, even though the muting signal is not output from the microcomputer 10, the voltage formed by the resistors R5 and R7 and the variable resistor VR1 is supplied to the first grid circuit 40 as a reference voltage.

따라서 최종적으로 상기 제1그리드회로(40)에 의해 조정된 제어전압은 수직 블랭킹 회로로 인가된다.Therefore, the control voltage finally adjusted by the first grid circuit 40 is applied to the vertical blanking circuit.

그러나, 이와같은 종래의 제1그리드 뮤팅회로는 마이컴에서 출력되는 뮤팅신호의 출력레벨과 플라이백 트랜스포머로부터 공급되는 전원전압 레벨이 네가티브 레벨에서 그 차이가 심하여 콘트라스트 뮤팅회로부의 동작이 불안정하고, 제1그리드회로도 정확한 그리드전압을 출력할 수 없게되어 결과적으로 음극선관에서 깨끗한 화상을 얻어 낼 수 없다는 단점이 있었다.However, in the conventional first grid muting circuit, the difference between the output level of the muting signal output from the microcomputer and the power supply voltage level supplied from the flyback transformer is negative at the negative level, resulting in unstable operation of the contrast muting circuit part. The grid circuit also cannot output the correct grid voltage, and as a result, a clean image cannot be obtained from the cathode ray tube.

따라서 이 발명은 이와같은 단점을 보안하기 위한 것으로서, 이 발명의 목적은 각각의 불럭들의 뮤팅회로부의 뮤팅동작을 원활하게 함으로서 사용자에게 보다 안정된 화상을 제공할 수 있도록한 제1그리드 뮤팅회로를 제공함에 있다.Therefore, the present invention aims to secure such disadvantages, and an object of the present invention is to provide a first grid muting circuit which can provide a more stable image to a user by smoothing the muting operation of each muting circuit part of each block. have.

상기한 목적을 달성하기 위한 이 발명의 특징은 뮤팅신호를 해당모드별 블럭들로 제공하기 위한 마이컴과, 상기 마이컴의 출력단의 일측 분기점에 접속되고 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부와, 상기 콘트라스트 뮤팅 회로부의 출력단에 접속되고 뮤팅된 영상신호를 비데오 신호로 출력하기 위한 비데오 회로와, 상기 마이컴의 출력단의 타측 분기점에 접속되고, 제1그리드회로를 구동시키기 위한 제1그리드 구동부로 구성된 제1그리드 뮤팅회로에 있어서; 상기 제1그리드 구동부는 제1그리드 뮤팅제어부와 제1그리드 뮤팅 구동부로 대체되어 접속되며, 상기 제1그리드 뮤팅제어부는 포지티브 전원전압 입력단에 각각 병렬 접속된 저항들과, 트랜지스터와, 뮤팅신호와 전원전압을 스위칭하기 위한 스위치와, 네가티브 전원전압을 제어하기 위한 저항들 및 가변저항으로 구성되고, 제1그리드 뮤팅 구동부는 제너다이오드, 저항 및 트랜지스터로 구성되는 점에 있다.Features of the present invention for achieving the above object is a micom for providing a muting signal in blocks for each mode, a contrast muting circuit for connecting to one branch of the output terminal of the micom and muting the muting signal to a predetermined level; And a video circuit connected to an output terminal of the contrast muting circuit unit and outputting a muted video signal as a video signal, and a first grid driving unit connected to another branch point of the output terminal of the microcomputer and driving a first grid circuit. A first grid muting circuit; The first grid driver is connected to the first grid muting controller and the first grid muting driver, and the first grid muting controller is connected to the resistors, the transistor, the muting signal, and the power supply connected in parallel to the positive power supply voltage input terminal. It consists of a switch for switching the voltage, resistors for controlling the negative power supply voltage and a variable resistor, and the first grid muting driver consists of a zener diode, a resistor and a transistor.

이 발명의 다른 특징은 뮤팅신호를 해당모드별 블럭들로 제공하기 위한 마이컴과, 상기 마이컴의 출력단의 일측 분기점에 접속되고 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅회로부와, 상기 콘트라스트 뮤팅회로부의 출력단에 접속되고 뮤팅된 영상신호를 비데오 신호로 출력하기 위한 비데오 회로와, 상기 마이컴의 출력단의 타측 분기점에 접속되고, 제1그리드회로를 구동시키기 위한 제1그리드 구동부로 구성된 제1그리드 뮤팅회로에 있어서; 상기 제1그리드 구동부는 제1그리드 뮤팅제어부와 제1그리드 뮤팅구동부로 대체되어 접속되며, 상기 제1그리드 뮤팅제어부는 포지티브 전원전압 입력단에 각각 병렬 접속된 저항들과, 트랜지스터와, 뮤팅신호와 전원전압을 스위칭하기 위한 다른 트랜지스터와, 네가티브 전원전압을 제어하기 위한 저항들 및 가변저항으로 구성되고, 제1그리드 뮤팅 구동부는 제너다이오드, 저항 및 트랜지스터로 구성되는 점에 있다.Another feature of the present invention is a microcomputer for providing a muting signal to the corresponding mode-specific blocks, a contrast muting circuit unit connected to one branch of the output terminal of the microcomputer and muting the muting signal to a predetermined level, and the contrast muting circuit unit. A first circuit muting circuit comprising a video circuit connected to an output terminal and outputting a muted video signal as a video signal, and a first grid driving unit connected to the other branch point of the output terminal of the microcomputer and driving a first grid circuit. In; The first grid driver is connected to the first grid muting controller and the first grid muting driver, and the first grid muting controller is connected to the positive power voltage input terminal in parallel with resistors, transistors, muting signals, and power supplies. The first grid muting driver is composed of a zener diode, a resistor and a transistor, and the other transistor for switching the voltage, resistors and variable resistors for controlling the negative power supply voltage.

이하, 이 발명에 따른 제1그리드 뮤팅회로의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, an embodiment of a first grid muting circuit according to the present invention will be described in detail with reference to the accompanying drawings.

제2도는 이 발명에 따른 제1그리드 뮤팅회로의 일실시예의 블럭도를 나타낸 것으로서, 뮤팅신호를 해당모드별 블럭들로 제공하기 위한 마이컴(10)과, 상기 마이컴(10)의 출력단의 일측분기점에 접속되고 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부(20)와, 상기 콘트라스트 뮤팅 회로부(20)의 출력단에 접속되고 뮤팅된 영상신호를 비데오 신호로 출력하기 위한 비데오 회로(60)와, 상기 마이컴(10)의 출력단의 타측 분기점에 접속되고, 제1그리드회로(40)를 구동시키기 위한 제1그리드 뮤팅 구동부(70)와, 상기 제1그리드 뮤팅 구동부(70)와 상기 마이컴(10)의 타측 출력단사이에 공통 접속되고 상기 제1그리드 뮤팅 구동부(70)를 선택적으로 구동하기 위한 제1그리드 뮤팅제어부(80)로 구성되어 있다.FIG. 2 is a block diagram of an embodiment of a first grid muting circuit according to the present invention, and includes a micom 10 for providing a muting signal to blocks corresponding to a mode, and one side branch point of an output terminal of the micom 10. A contrast muting circuit section 20 for connecting the muting signal to a predetermined level and a video circuit 60 connected to an output terminal of the contrast muting circuit section 20 for outputting the muted video signal as a video signal; A first grid muting driver 70 for driving the first grid circuit 40, the first grid muting driver 70, and the microcomputer 10 connected to the other branching point of the output terminal of the microcomputer 10. And a first grid muting controller 80 for common driving between the other output terminals of the first grid muting driver 70 and selectively driving the first grid muting driver 70.

여기서, 제3도의 상세 회로도를 참조하면, 상기 제1그리드 뮤팅제어부(80)는 포지티브 전원전압 입력단(+Vcc)에 저항(R13, R14) 및 콘덴서(C1)가 병렬로 접속되고, 상기 저항(R13)에 트랜지스터(Q12)의 콜렉터가 접속되며, 상기콜렉터에는 콘덴서(C1) 및 스위칭용 스위치(SW)가 그리고 베이스에는 다른 저항(R12)이 접속되고, 네가티브 전원전압 입력단(-Vcc)과 제1그리드회로 입력단사이에는 저항(R16, R19) 및 가변저항(VR1)이 병렬로 접속되어 있다.Here, referring to the detailed circuit diagram of FIG. 3, in the first grid muting control unit 80, resistors R13 and R14 and a capacitor C1 are connected in parallel to a positive power supply voltage input terminal (+ Vcc), and the resistor ( The collector of the transistor Q12 is connected to R13, a capacitor C1 and a switching switch SW are connected to the collector, and another resistor R12 is connected to the base, and a negative power supply voltage input terminal (-Vcc) is connected to the collector. The resistors R16 and R19 and the variable resistor VR1 are connected in parallel between one grid circuit input terminal.

또한, 상기 제1그리드 뮤팅구동부(80)는 제1그리드 뮤팅제어부(80)의 저항(R17, R9)에 병렬 접속된 트랜지스터(Q13)와, 상기 트랜지스터(Q13)의 베이스와 에미터 사이에 공통 접속된 저항(R15)과, 상기 트랜지스터(Q13)의 베이스와 제1그리드 뮤팅 구동부(80)의 스위칭용 스위치(SW) 사이에 공통 접속된 제너다이오드(ZD1)로 구성되어 있다.In addition, the first grid muting driver 80 has a transistor Q13 connected in parallel to the resistors R17 and R9 of the first grid muting control unit 80, and is common between the base and the emitter of the transistor Q13. Zener diode ZD1 is commonly connected between the connected resistor R15 and the base of the transistor Q13 and the switching switch SW of the first grid muting driver 80.

이와 같이 구성되어 있으므로 제3도의 상세회로도 및 제5도의 파형도를 참조하면, 마이컴(10)에서 뮤트신호가 발생하면 저항(R11, R12)을 통하여 베이스에 일정전위가 인가되므로 트랜지스터(Q11, Q12)가 턴온된다. 이때 상기 트랜지스터(Q11)는 상기 뮤트신호를 콘트라스트 뮤팅하여 비데오 회로(60)로 콘트라스트된 뮤팅신호를 인가하고, 제1그리드 뮤팅제어부(80)의 트랜지스터(Q12)가 턴온됨에 따라 저항(R13) 및 콘덴서(C11)에 의해 스위치(SW)를 해제시킨다.Thus, referring to the detailed circuit diagram of FIG. 3 and the waveform diagram of FIG. 5, when the mute signal is generated in the microcomputer 10, a constant potential is applied to the base through the resistors R11 and R12, and thus the transistors Q11 and Q12. ) Is turned on. At this time, the transistor Q11 applies the muting signal contrasted to the video circuit 60 by contrast muting the mute signal, and as the transistor Q12 of the first grid muting control unit 80 is turned on, the resistor R13 and The switch SW is released by the capacitor C11.

또한 상기 스위치(SW)의 접속에 의해 포지티브 전원전압(+Vcc)이 저항(R14), 콘덴서(C12) 및 제너 다이오드(ZD11)를 통하여 트랜지스터(Q13)를 구동하며, 저항(R16, R18) 및 가변저항(VR1)에 의해 형성된 제1그리드 제어전압은 저항(R17)으로 차단되어 제1그리드 회로(40)에서는 제1그리드 뮤팅만 수행된다. 이때 노드점(B)에는 제5b도와 같은 파형이 나타나게 됨을 인지하여야 한다.In addition, a positive power supply voltage (+ Vcc) drives the transistor Q13 through the resistor R14, the capacitor C12, and the zener diode ZD11 by connecting the switch SW, and the resistors R16, R18 and The first grid control voltage formed by the variable resistor VR1 is cut off by the resistor R17 so that only the first grid muting is performed in the first grid circuit 40. At this time, it should be noted that the waveform as shown in FIG. 5B appears at the node point (B).

한편, 뮤팅이 해제되면, 트랜지스터(Q11, Q12)는 턴오프되는데 이때는 비데오 콘트라스 뮤팅회로부(20)에 영향을 미치지 않으며 스위치(SW)가 스위치온되어 트랜지스터(Q13)도 턴오프된다.On the other hand, when the muting is released, the transistors Q11 and Q12 are turned off. In this case, the switch SW is switched on and the transistor Q13 is also turned off without affecting the video contrast muting circuit unit 20.

따라서 저항(R16, R18) 및 가변저항(VR1)에 의해 형성된 제1그리드 전압(제5c도 참조)은 저항(R17, R19)를 통하여 제1그리드회로(40)에 인가되므로 휘도신호 레벨을 제어하게 된다.Therefore, since the first grid voltage (see FIG. 5c) formed by the resistors R16 and R18 and the variable resistor VR1 is applied to the first grid circuit 40 through the resistors R17 and R19, the luminance signal level is controlled. Done.

이와 같이 종래에는 제1그리드 뮤팅과 휘도신호 레벨을 동시에 행함으로써 발생되는 화질의 열화현상을 이 발명에서는 제1그리드 뮤팅과 휘도신호 레벨을 분리하여 행함으로써 보다 더 깨끗한 화상을 얻을 수가 있는 것이다.As described above, in the present invention, the image quality deterioration caused by simultaneously performing the first grid muting and the luminance signal level can be obtained by separating the first grid muting and the luminance signal level separately.

제4도는 이발명에 따른 제1그리드 뮤팅회로의 다른 실시예를 나타내고 있는 것으로서, 제3도와 동일한 블럭구성을 하고 있으며 다른점은 제1그리드 뮤팅 제어부(80)에서 제1그리들 뮤팅과 휘도신호 레벨을 제어하는 스위치(SW)가 스위칭용 트랜지스터(24)로 대체되어 접속되어 있는 것에 있다.4 shows another embodiment of the first grid muting circuit according to the present invention, and has the same block configuration as that of FIG. 3 except that the first grid muting control unit 80 controls the first grid muting and luminance signals. The switch SW for controlling the level is replaced by the switching transistor 24.

이에 대한 상세한 구성설명은 생략하기로 하고 제4도에 도시된 상세회로도 및 제5도의 파형도를 참조하면, 마이컴(10)에서 뮤트신호가 발생하면 저항(R21, R22)을 통하여 베이스에 일정전위가 인가되므로 트랜지스터(Q21, Q22)가 턴온된다. 이때 상기 트랜지스터(Q21)는 상기 뮤트신호를 콘트라스트 뮤팅하여 비데오회로(60)로 콘트라스트된 뮤팅신호를 인가하고, 제1그리드 뮤팅제어부(80)의 트랜지스터(Q22)가 턴온됨에 따라 저항(R23, R31) 및 콘덴서(C21)에 의해 스위칭 트랜지스터(Q24)를 턴오프시킨다.Detailed configuration description thereof will be omitted, and referring to the detailed circuit diagram shown in FIG. 4 and the waveform diagram of FIG. 5, when a mute signal is generated in the microcomputer 10, a constant potential is applied to the base through the resistors R21 and R22. Is applied, the transistors Q21 and Q22 are turned on. At this time, the transistor Q21 contrast mutes the mute signal to apply the contrast muting signal to the video circuit 60, and the resistors R23 and R31 as the transistor Q22 of the first grid muting control unit 80 is turned on. And the capacitor C21 turn off the switching transistor Q24.

또한 상기 스위칭용 트랜지스터(Q24)의 턴오프에 의해 포지티브 전원전압(+Vcc)이 저항(R24), 콘덴서(C22) 및 제너 다이오드(ZD21)를 통하여 트랜지스터(Q23)를 구동하며, 저항(R26, R28) 및 가변저항(VR2)에 의해 형성된 제1그리드 제어전압은 저항(R27)으로 차단되어 제1그리드 회로(40)에서는 제1그리드 뮤팅만 수행된다.In addition, a positive power supply voltage (+ Vcc) drives the transistor Q23 through the resistor R24, the capacitor C22, and the zener diode ZD21 by turning off the switching transistor Q24, and the resistors R26, The first grid control voltage formed by R28) and the variable resistor VR2 is cut off by the resistor R27 so that only the first grid muting is performed in the first grid circuit 40.

이때 노드점(B)에는 제5b도와 같은 파형이 나타나게 됨을 인지하여야 한다.At this time, it should be noted that the waveform as shown in FIG. 5B appears at the node point (B).

한편, 뮤팅이 해제되면, 트랜지스터(Q21, Q22)는 턴오프되는데 이때는 비데오 콘트라스 뮤팅회로부(20)에 영향을 미치지 않으며 스위치용 트랜지스터(Q24)를 턴온시켜서 트랜지스터(Q23)를 턴오프시킨다.On the other hand, when the muting is released, the transistors Q21 and Q22 are turned off. In this case, the transistor Q23 is turned off by turning on the switching transistor Q24 without affecting the video contrast muting circuit unit 20.

따라서 저항(R26, R28) 및 가변저항(VR2)에 의해 형성된 제1그리드 전압(제5c도 참조)은 저항(R27, R29)를 통하여 제1그리드회로(40)에 인가되므로 휘도신호 레벨을 제어하게 된다.Therefore, the first grid voltage (see also 5c) formed by the resistors R26 and R28 and the variable resistor VR2 is applied to the first grid circuit 40 through the resistors R27 and R29, thereby controlling the luminance signal level. Done.

이와 같은 제1그리드 뮤팅회로는 제3도에서와 같이 스위치 수단을 사용하여 스위칭하는 것보다 스위칭용 트랜지스터를 사용함으로써, 제1그리드 회로에 인가되는 그리드 제어전압과 뮤팅동작을 세밀하게 제어할 수 있다.Such a first grid muting circuit can control the grid control voltage and muting operation applied to the first grid circuit by using a switching transistor rather than switching using a switch means as shown in FIG. .

이상에서와 같이 이 발명은 파워 온시나 모드 변환시 이에 대한 동작들을 정확히 수행할 수 있도록 제1그리드를 좀더 원활하게 뮤팅시킴으로써 파워 온시나 모드 변환시 발생하는 라스터 왜곡이 제거되어 사용자에게 깨끗한 화상을 제공할 수 있으며, 또한 제1그리드 제어를 위한 소자의 구성을 소형 트랜지스터를 사용함으로써 비용이 절감되는 효과가 있다.As described above, the present invention provides a clear image to the user by eliminating raster distortion generated during power on or mode conversion by muting the first grid more smoothly so as to accurately perform operations on power on or mode conversion. In addition, it is possible to reduce the cost by using a small transistor in the configuration of the device for the first grid control.

Claims (2)

뮤팅신호를 해당모드별 블럭들로 제공하기 위한 마이컴과, 상기 마이컴의 출력단의 일측 분기점에 접속되고 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부와, 상기 콘트라스트 뮤팅 회로부의 출력단에 접속되고 뮤팅된 영상신호를 비데오 신호로 출력하기 위한 비데오 회로와, 상기 마이컴의 출력단의 타측 분기점에 접속되고, 제1그리드회로를 구동시키기 위한 제1그리드 구동부로 구성된 제1그리드 뮤팅회로에 있어서; 상기 제1그리드 구동부는 제1그리드 뮤팅제어부와 제1그리드 뮤팅 구동부로 대체되어 접속되며, 상기 제1그리드 뮤팅 제어부는 포지티브 전원전압 입력단에 각각 병렬 접속된 저항들과, 트랜지스터와, 뮤팅신호와 전원전압을 스위칭하기 위한 스위치와, 네가티브 전원전압을 제어하기 위한 저항들 및 가변저항으로 구성되고, 제1그리드 뮤팅 구동부는 제너다이오드, 저항 및 트랜지스터로 구성됨을 특징으로 하는 제1그리드 뮤팅회로.A microcomputer for providing muting signals to corresponding mode-specific blocks, a contrast muting circuit unit connected to one branch of the output terminal of the micom and muting the muting signal to a predetermined level, and connected and muted to an output terminal of the contrast muting circuit unit. A first grid muting circuit comprising a video circuit for outputting a video signal as a video signal, and a first grid driver connected to the other branch point of the output terminal of the microcomputer, and for driving a first grid circuit; The first grid driver is connected to the first grid muting controller and the first grid muting driver, and the first grid muting controller includes resistors, a transistor, a muting signal, and a power source connected in parallel to a positive power voltage input terminal, respectively. And a switch for switching a voltage, resistors for controlling a negative power supply voltage, and a variable resistor, wherein the first grid muting driver comprises a zener diode, a resistor, and a transistor. 뮤팅신호를 해당모드별 블럭들로 제공하기 위한 마이컴과, 상기 마이컴의 출력단의 일측 분기점에 접속되고 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부와, 상기 콘트라스트 뮤팅 회로부의 출력단에 접속되고 뮤팅된 영상신호를 비데오 신호로 출력하기 위한 비데오 회로와, 상기 마이컴의 출력단의 타측 분기점에 접속되고, 제1그리드회로를 구동시키기 위한 제1그리드 구동부로 구성된 제1그리드 뮤팅회로에 있어서; 상기 제 1그리드 구동부는 제1그리드 뮤팅제어부와 제1그리드 뮤팅 구동부로 대체되어 접속되며, 상기 제1그리드 뮤팅 제어부는 포지티브 전원전압 입력단에 각각 병렬 접속된 저항들과, 트랜지스터와, 뮤팅신호와 전원전압을 스위칭하기 위한 다른 트랜지스터와, 네가티브 전원전압을 제어하기 위한 저항들 및 가변저항으로 구성되고, 제1그리드 뮤팅 구동부는 제너다이오드, 저항 및 트랜지스터로 구성됨을 특징으로 하는 제1그리드 뮤팅회로.A microcomputer for providing muting signals to corresponding mode-specific blocks, a contrast muting circuit unit connected to one branch of the output terminal of the micom and muting the muting signal to a predetermined level, and connected and muted to an output terminal of the contrast muting circuit unit. A first grid muting circuit comprising a video circuit for outputting a video signal as a video signal, and a first grid driver connected to the other branch point of the output terminal of the microcomputer, and for driving a first grid circuit; The first grid driver is connected to the first grid muting controller and the first grid muting driver, and the first grid muting controller includes resistors, a transistor, a muting signal, a power source connected in parallel to a positive power voltage input terminal, respectively. A first grid muting circuit, comprising: another transistor for switching a voltage, resistors and a variable resistor for controlling a negative power supply voltage, and wherein the first grid muting driver is comprised of a zener diode, a resistor, and a transistor.
KR1019930002978A 1993-01-30 1993-02-26 First grid muting circuit of a cathode ray tube KR100229511B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019930002978A KR100229511B1 (en) 1993-02-26 1993-02-26 First grid muting circuit of a cathode ray tube
DE4402865A DE4402865A1 (en) 1993-01-30 1994-01-31 Lattice lock circuit
US08/189,513 US5463289A (en) 1993-01-30 1994-01-31 First grid muting circuit
FR9401008A FR2701184B1 (en) 1993-01-30 1994-01-31 First gate blocking circuit.
GB9401814A GB2274963B (en) 1993-01-30 1994-01-31 First grid muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002978A KR100229511B1 (en) 1993-02-26 1993-02-26 First grid muting circuit of a cathode ray tube

Publications (2)

Publication Number Publication Date
KR940020796A KR940020796A (en) 1994-09-16
KR100229511B1 true KR100229511B1 (en) 1999-11-15

Family

ID=19351449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002978A KR100229511B1 (en) 1993-01-30 1993-02-26 First grid muting circuit of a cathode ray tube

Country Status (1)

Country Link
KR (1) KR100229511B1 (en)

Also Published As

Publication number Publication date
KR940020796A (en) 1994-09-16

Similar Documents

Publication Publication Date Title
CA2026340C (en) Control of brightness level adapted to control of picture
US4644349A (en) Control unit including a circuit for controlling and setting control data for a digital processing circuit of a color television receiver
KR100229511B1 (en) First grid muting circuit of a cathode ray tube
US5463289A (en) First grid muting circuit
US5663770A (en) White balance circuit in which low light adjustment is not influenced by high light adjustment
US6057883A (en) Circuit for controlling the picture tube in a television receiver
KR910006179Y1 (en) Input control circuit of tv/s - vhs mode
KR960006107Y1 (en) Muting circuit
KR970007536B1 (en) Doming preventing system in image apparatus
KR100252723B1 (en) Video system including apparatus for deactivating an automatic control arrangement
KR970004906Y1 (en) The start beam restriction device of image tools
KR920000105Y1 (en) Blanking circuit
JP2599334B2 (en) Limiter circuit
KR950000826Y1 (en) Blanking and spot killer circuit
KR100220347B1 (en) Power input device of deflection ic
KR0147244B1 (en) Video signal output circuit of monitor
KR970009454B1 (en) On screen display signal device
KR930002367Y1 (en) Reverse-light compensative circuit
KR100466325B1 (en) Unstable screen removal device
KR860001696Y1 (en) Noise preventing circuit of color t.v to monitor
JPH074765Y2 (en) Display device such as scanning electron microscope
KR200148415Y1 (en) Brightness control apparatus of crt
JP3244346B2 (en) Switch circuit
KR0123402B1 (en) Screen mute circuit of a monitor
KR0134616Y1 (en) Crt spot killer circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee