KR100228846B1 - 전송 데이타 정형 장치 - Google Patents

전송 데이타 정형 장치 Download PDF

Info

Publication number
KR100228846B1
KR100228846B1 KR1019960057245A KR19960057245A KR100228846B1 KR 100228846 B1 KR100228846 B1 KR 100228846B1 KR 1019960057245 A KR1019960057245 A KR 1019960057245A KR 19960057245 A KR19960057245 A KR 19960057245A KR 100228846 B1 KR100228846 B1 KR 100228846B1
Authority
KR
South Korea
Prior art keywords
data
reference value
averaging
digital data
output
Prior art date
Application number
KR1019960057245A
Other languages
English (en)
Other versions
KR970055599A (ko
Inventor
아키히로 니시자오
요시노리 다지리
Original Assignee
다부치 기오
닛폰 프레시죤 써키츠주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다부치 기오, 닛폰 프레시죤 써키츠주식회사 filed Critical 다부치 기오
Publication of KR970055599A publication Critical patent/KR970055599A/ko
Application granted granted Critical
Publication of KR100228846B1 publication Critical patent/KR100228846B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • G06J1/02—Differential analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Fuzzy Systems (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Analogue/Digital Conversion (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Communication Control (AREA)

Abstract

전송 데이타를 정확히 재생할 수 있는 전송 데이타 정형 장치가 이하와 같이 제공된다.
전송 데이타 정형 장치는 전송 데이타 "a"를 기준 레벨 R과 비교해서 상기 전송 데이타 "a"가 상기 기준 레벨 R 이상인지 또는 이하인지에 따라, 2진 수치화된 데이타 "b"를 출력하는 비교 수단(1)과; 선정된 샘플링 클럭 "c"에 의해 데이타 "b"를 샘플화해서 데이타 "d"를 출력하는 샘플링 수단(2)과; 한 샘플링 클럭마다 선정된 수의 디지탈 데이타 "d"를 순차적으로 평균화해서 데이타 "e"를 출력하는 평균화 수단(3) 및; 데이타 "e"를 기준값 A 및 기준값 B와 비교해서, 데이타 "e"가 상기 기준값 A보다 더 크게 되기 때문에, 데이타 "e"가 상기 기준값 B보다 더 작게 될 때까지 한 논리값을 출력하고, 데이타 "e"가 상기 기준값 B보다 더 작게 되기 때문에, 데이타 "e"가 상기 기준값 A보다 더 크게될 때까지 다른 논리값을 또한 출력하는 또다른 비교 수단(4)으로 구성된다.

Description

전송 데이타 정형 장치
본 발명은 전송 데이타 정형 장치(transfer data shaping apparatus)에 관한 것이다.
제5도는 종래의 기술을 도시한 블럭도이다. 비교 수단(51)은 전송 데이타 "a"와 사전설정 기준 레벨 "R"을 비교해서 상기 전송 데이타 "a"을 2진 수치화(binary-quantize)한다. 샘플링 수단(sampling means; 52)은 샘플링 클럭 "c"에 응답하여 비교 수단(51)으로부터 순차적으로 출력된 2진 수치화 데이타 "b"를 샘플화한다. 평균화 수단(53)은 샘플링 수단(52)으로부터 순차적으로 출력된 사전선정된 수의 데이타 "d"를 샘플링 클럭 "c"마다에 서로 가산해서 가산된 데이타를 평균화하여, 저역 통과 필터(low-pass filter; LPF) 계산 수단으로서 기능을 할 수도 있다. 또다른 비교 수단(54)은 평균화 수단(53)으로부터 순차적으로 출력된 상기 가산된 데이타 "e"를 기준값 X과 순차적으로 비교해서 상기 비교 결과를 근거로 하여 데이타 "f"를 출력한다.
노이즈 성분이 전송 데이타 "a"에 포함된 경우엔, 상기 전송 데이타 "a"가 비교 수단(51)에 의해 간단히 2진 수치화될시에만, 이하 문제점이 발생할 것이다. 즉, 전송 데이타 "a"가 간단히 2진 수치화될시에만, 논리값 "1" 및 논리값 "0"이 논리값 "1"과 논리값 "0"간의 전이점(transition point)에 근접하여 신속하고 반복적으로 변화되는 현상이 발생되어, 출력 "b"의 상태가 불안정해지는 문제점이 생긴다. 따라서, 제5도에 도시된 바와 같이, LPF 처리가 평균화 수단(53)에 의해 수행되어, 전술된 현상의 발생을 감소시킨다.
그러나, LPF 처리가 제5도에 도시된 바와 같은 구성을 실시하므로 수행될시에라도, 노이즈 성분이 증가되면, 전술된 불안정 요소가 완전히 제거될 수 없다. 그러므로, 전송 데이타의 정확한 재생이 어렵다는 문제점이 있다.
본 발명의 목적은 전이점에 근처의 전송 데이타의 출력 상태가 불안정해지는 것을 회피할 수 있고 노이즈 성분이 증가할시에라도 정확히 재생할 수 있는 전송 데이타 정형 장치를 제공하는 것이다.
본 발명에 따라, 소위 "히스테리시스 특성(hysteresis characteristic)"이 평균화 수단으로부터 순차적으로 출력된 디지탈 데이타에 주어진다. 히스테리시스 특성이 주어지므로, 2진 수치화를 위한 전이점 근처의 전송 데이타의 출력 상태가 불안정해지는 것을 방지하는 것이 가능하다.
즉, 본 발명에 따른 전송 데이타 정형 장치는 평균화 수단으로부터 순차적으로 출력된 디지탈 데이타를 제1의 기준값 및 상기 제1의 기준값보다 더 작은 제2의 기준값과 비교해서, 상기 디지탈 데이타가 상기 제1의 기준값보다 더 크기 때문에, 상기 디지탈 데이타가 샘플링기 제2의 기준값보다 더 작게 될 때까지 한 논리값을 출력하고, 상기 디지탈 데이타가 상기 제2의 기준값보다 더 작기 때문에, 상기 디지탈 데이타가 상기 제1의 기준값보다 더 크게 될 때까지 다른 논리값을 출력하는 비교 수단으로 구성된다.
제1도는 본 발명의 실시예에 따른 전송 데이타 정형 장치를 도시한 개략적인 블럭도.
제2도는 제1도의 전송 데이타 정형 장치의 구체적인 회로 구성을 나타내는 블럭도.
제3도의 (a) 내지 제3도의 (f)는 제1도 및 제2도에 도시된 장치의 동작을 설명하는 타이밍 챠트.
제4도는 샘플링 수단(2) 및 평균화 수단(3)의 또다른 예를 도시한 블럭도.
제5도는 종래의 전송 데이타 정형 장치를 도시한 개략적인 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1,4 : 비교 수단 2 : 샘플링 수단
3 : 평균화 수단 21 내지 27 : D형 플립-플롭
제1도는 전송 데이타 정형 장치를 도시한 개략적인 블럭도이고 제2도는 제1도의 전송 데이타 정형 장치의 구체적 구성을 나타내는 블럭도이다.
비교 수단(1)은 전송 데이타 "a"(예를 들어, 복조된 기저대 파형 데이타)를 사전설정 기준 레벨 "R"과 비교해서, 상기 전송 데이타를 2진 수치화한다. 전송 데이타 "a"가 기준 레벨 "R"보다 더 클시에는, 비교 수단(1)이 논리값 "1"을 출력하는데 반해, 전송 데이타 "a"가 기준 레벨 "R"보다 더 작으면, 비교 수단(1)은 또다른 논리값 "0"을 출력한다.
샘플링 수단(2)은 샘플링 클럭(샘플링 주파수는 전송 데이타 "a"의 보드 속도(Baud rate)의 "m"배 이도록 선택됨) "c"에 응답하여, 비교 수단(1)으로부터 순차적으로 출력된 2진 수치화 데이타 "b"를 샘플화하고, 그후에 디지탈 데이타 "d"를 출력한다. 평균화 수단(3)은 샘플링 클럭 "c"마다 샘플링 수단(2)으로부터 순차적으로 출력된 선정된 수 "n"(n≤m, 본 예에서는 n7)의 디지탈 데이타 "d"를 평균화해서 디지탈 데이타 "e"를 출력하고, 저역 통과 필터 계산 수단으로서 기능을 할 수도 있다. 제2도에 도시된 바와 같이, 이들 샘플링 수단(2) 및 평균화 수단(3)은 시프트 레지스터로서 기능을 하는 7개의 D형 플립-플롭(21 내지 27) 및, 각각의 D형 플립-플롭(21 내지 27)으로부터의 출력값을 단순 가산(즉, 가중하지 않고 각각의 출력값을 가산)하는 가산기(28)에 의해 구성된다. 결과로서, 가산기(28)로부터 얻어진 가산된 값 "S"이 평균화된 데이타 "e"에 대응한다.
또다른 비교 수단(4)은 디지탈 데이타 "e", 즉, 평균화 수단(3)으로부터 순차적으로 출력된 가산된 값 "S"을 샘플링 클럭 "c"마다 기준값 A 및 또다른 기준값 B(AB)과 순차적으로 비교해서, 소위 "히스테리시스 특성"을 사용하여 디지탈 데이타 "e"를 정형화하므로 형성된 디지탈 데이타 "f"를 출력한다. 제2도에 도시된 바와 같이, 상기 비교 수단(4)은 가산된 값 "S"이 기준값 "A"보다 더 크거나 같을시에 (S≥A), 논리값 "1"을 출력하는 비교기(41)와; 가산된 값 "S"이 기준값 "B"보다 더 작거나 같을시에(S≤B), 논리값 "1"을 출력하는 또다른 비교기(42)와; 게이트(43 및 44) 및; D형 플립-플롭(45)에 의해 구성된다.
그 다음에, 제3도에 도시된 타이밍 챠트를 참조하면, 제1도 및 제2도에 도시된 전송 데이타 정형 장치의 동작이 설명될 것이다.
첫째로, 노이즈 성분을 포함하는 전송 데이타 "a"를 2진 수치화하기 위해선, 전송 데이타 "a"가 비교기 수단(1)에서 사전설정 기준 레벨 "R"과 비교된다. 전송 데이타 "a"가 기준 레벨 "R"보다 더 크면, 비교 수단(1)으로부터 논리값 "1"이 출력된다. 전송 데이타 "a"가 기준 레벨 "R"보다 더 작으면, 비교 수단(1)으로부터 논리값 "0"이 출력된다. 따라서, 2진 수치화 데이타 "b"는 전송 데이타 "a"의 보드 속도의 "m"배의 샘플링 주파수를 가진 샘플링 클럭 "c"에 응답해서 순차적으로 샘플화된다. 즉, 일련의 전송 데이타 "a"가 D형 플립-플롭(21)에 의해 래치되고, 또한 D형 플립-플롭(22 내지 27)에 의해 순차적으로 시프트된다. D형 플립-플롭(21 내지 27)으로부터 출력된 각각의 데이타 "d"는 가산기(28)에서 서로 가산된다. 그후, 가산된 값 "S"(데이타 "e")이 가산기(28)로부터 출력된다. 즉, D형 플립-플롭(21 내지 27)으로부터 출력된 7개의 샘플링 클럭용의 데이타는 단순-평균화된다.
가산기(28)로부터 순차적으로 출력된 가산기 값 "S"은 히스테리시스 특성을 가진 비교 수단(4)에서 샘플링 클럭 "c"마다 기준값 "A" 및 기준값 "B"과 연속적으로 비교된다. 비교 수단(4)에서 수행된 구체적인 동작이 제3도(특히 제3도의 (e) 및 제3도의 (f))에 도시된 타이밍 챠트와 관련하여 이제 설명될 것이다.
첫째로, "S""A"이기 때문에, 비교 회로(41)로부터 출력된 논리값이 "1"이 되며, 비교 회로(42)로부터 출력된 논리값이 "0"이 되고, D형 플립-플롭으로부터의 출력 "f"이 "1"이 된다. 그후에, "ASB"이기 때문에, 비교 회로(41)로부터 출력된 논리값이 "0"이 되더라도, D형 플립-플롭으로부터의 출력 "f"은 여전히 논리값 "1"로 유지된다. 그 다음에, "SB"이고, 비교 회로(42)의 논리값이 "1"이 되면, D형 플립-플롭의 출력 "f"는 "0"으로 반전된다. 이후에, "ASB"이기 때문에, 비교 회로(42)로부터의 논리값이 "0"이 되더라도, D형 플립-플롭의 출력 "f"는 여전히 논리값 "0"으로 유지된다. 그 다음에, "SA"이고 비교 회로(41)로부터 출력된 논리값이 1이 되면, D형 플립-플롭의 출력은 "1"로 반전된다. 전술된 바와 같이, 비교 수단(4)에선, 가산된 값 "S"이 기준값 "A"과 기준값 "B"간에 있더라도, 즉, 가산된 값 "S"이 "ASB"로 규정되더라도, D형 플립-플롭의 출력 "f"은 앞서의 출력 상태로 유지된다. 즉, 비교 수단(4)은 히스테리시스 특성을 소유한다. 그러므로, 비교 수단(4)은 히스테리시스 특성을 소유한다. 그러므로, 비교 수단(4)이 히스테리시스 특성을 소유하기 때문에, 비교 수단(4)의 출력 상태가 전이점 근처의 전송 데이타 "a"를 불안정되게 한다는 사실을 회피하는 것이 가능하다.
제4도는 제2도에 도시된 샘플링 수단(2) 및 평균화 수단(3)의 또다른 예를 도시한 블럭도이다.
제2도에 도시된 예에선, 단순한 가산 처리(즉, 이들 출력값을 가중하지 않은 채 각각의 출력값의 가산 처리)는 D형 플립-플롭(21 내지 27)으로부터 파생된 각각의 출력 신호를 가산기(28)에 직접 입력시키므로 수행된다. 제4도에 도시된 예에선, D형 플립-플롭(21 내지 27)으로부터의 각각의 출력 신호는 승산기(31 내지 37)를 통해 가산기(28)로 입력되어, D형 플립-플롭(21 내지 27)의 각각의 출력값은 가중된 가산 처리를 수행하도록 가중된다. 구체적으론, D형 플립-플롭(21 내지 27)으로부터의 각각의 출력값이 승산기(31 내지 37)에 의하여 각기 1, 2, 2, 3, 2, 2 및 1배 승산된 후에, 이들 승산된 값이 가산기(28)에 의해 서로 가산된다. 즉, D형 플립-플롭(21 내지 27)으로부터 출력된 7개의 샘플링 클럭용의 데이타는 가중-평균화된다. 상기 방식으로 D형 플립-플롭(21 내지 27)으로부터 파생된 각각의 출력값이 가중-평균화되기 때문에, 저역-통과 필터(UPF)로서의 특징이 개선될 수 있고, 따라서 노이즈 제거 특성이 개선될 수 있다.
본 발명의 전송 데이타 정형 장치에 따라, 비교 수단의 출력 상태가 2진 수치화를 위한 전이점 근처의 전송 데이타를 불안정되게 한다는 사실을 회피하는 것이 가능하다. 결과로서, 전송 데이타에 포함된 노이즈 성분이 크더라도, 상기 전송 데이타는 정확히 재생될 수 있다.

Claims (5)

  1. 전송 데이타를 기준 레벨과 비교해서, 상기 전송 데이타가 상기 기준 레벨 이상인지 또는 이하인지에 따라, 2진 수치화된 제1의 디지탈 데이타를 출력하는 제1의 비교 수단과; 선정된 샘플링 클럭에 의해 상기 제1의 비교 수단으로부터 순차적으로 출력된 상기 제1의 디지탈 데이타를 샘플화해서 제2의 디지탈 데이타를 출력하는 샘플링1 수단과; 한 샘플링 클럭마다 상기 샘플링 수단으로부터 순차적으로 출력된 선정된 수의 상기 제2의 디지탈 데이타를 순차적으로 평균화해서 제3의 디지탈 데이타를 출력하는 평균화 수단 및; 상기 평균화 수단으로부터 순차적으로 출력된 상기 제3의 디지탈 데이타를 제1의 기준값 및 상기 제1의 기준값보다 더 작은 제2의 기준값과 비교해서, 상기 제3의 디지탈 데이타가 상기 제1의 기준값보다 더 크게 되기 때문에, 상기 제3의 디지탈 데이타가 상기 제2의 기준값보다 더 작게 될 때까지 한 논리값을 출력하고, 상기 제3의 디지탈 데이타가 샘플링기 제2의 기준값보다 더 작게 되기 때문에, 상기 제2의 디지탈 데이타가 상기 제1의 기준값보다 더 크게 될 때까지 다른 논리값을 또한 출력하는 제2의 비교 수단을 포함하는 것을 특징으로 하는 데이타 전송 정형 장치.
  2. 제1항에 있어서, 상기 평균화 수단에서 수행된 평균화 처리는 단순 평균화 처리인 것을 특징으로 하는 데이타 전송 정형 장치.
  3. 제2항에 있어서, 상기 평균화 수단에서 수행된 단순한 평균화 처리는 단순 가산 처리인 것을 특징으로 하는 데이타 전송 정형 장치.
  4. 제1항에 있어서, 상기 평균화 수단에서 수행된 평균화 처리는 단순 가중 평균화 처리인 것을 특징으로 하는 데이타 전송 정형 장치.
  5. 제4항에 있어서, 상기 평균화 수단에서 수행된 가중된 평균화 처리는 가중 가산 처리인 것을 특징으로 하는 데이타 전송 정형 장치.
KR1019960057245A 1995-12-18 1996-11-26 전송 데이타 정형 장치 KR100228846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-328708 1995-12-18
JP07328708A JP3081957B2 (ja) 1995-12-18 1995-12-18 伝送データ整形装置

Publications (2)

Publication Number Publication Date
KR970055599A KR970055599A (ko) 1997-07-31
KR100228846B1 true KR100228846B1 (ko) 1999-11-01

Family

ID=18213301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057245A KR100228846B1 (ko) 1995-12-18 1996-11-26 전송 데이타 정형 장치

Country Status (8)

Country Link
US (1) US5768322A (ko)
JP (1) JP3081957B2 (ko)
KR (1) KR100228846B1 (ko)
DE (1) DE19652570A1 (ko)
GB (1) GB2308517B (ko)
HK (1) HK1008375A1 (ko)
SG (1) SG77126A1 (ko)
TW (1) TW441205B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19812420A1 (de) * 1998-03-20 1999-09-23 Moeller Gmbh Umstellbare Entprellung
US6466615B1 (en) * 1999-12-30 2002-10-15 Intel Corporation Delay locked loop based circuit for data communication
DE102005059128A1 (de) * 2005-12-10 2007-06-14 Conti Temic Microelectronic Gmbh Verfahren zur Auswertung einer Bitfolge
US8127904B2 (en) * 2008-04-04 2012-03-06 Muska Martin A System and method for tuning the resonance frequency of an energy absorbing device for a structure in response to a disruptive force
CN107862371B (zh) * 2017-11-16 2021-02-26 湖南工业大学 车辆装车计数控制系统
CN107818364B (zh) * 2017-11-16 2021-02-26 湖南工业大学 包装数粒信号产生装置
CN107979357A (zh) * 2017-11-16 2018-05-01 湖南工业大学 采样式干扰脉冲过滤方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667338A (en) * 1984-06-01 1987-05-19 Sanyo Electric Co., Ltd. Noise elimination circuit for eliminating noise signals from binary data
FR2724519B1 (fr) * 1994-09-14 1996-12-13 Sgs Thomson Microelectronics Detecteur de presence d'une transmission dans un modem

Also Published As

Publication number Publication date
TW441205B (en) 2001-06-16
GB9626296D0 (en) 1997-02-05
US5768322A (en) 1998-06-16
KR970055599A (ko) 1997-07-31
JPH09168035A (ja) 1997-06-24
GB2308517B (en) 2000-01-26
SG77126A1 (en) 2000-12-19
JP3081957B2 (ja) 2000-08-28
GB2308517A (en) 1997-06-25
DE19652570A1 (de) 1997-06-19
HK1008375A1 (en) 1999-05-07

Similar Documents

Publication Publication Date Title
JP3003826B2 (ja) クロック再生回路
US6219394B1 (en) Digital frequency sampling and discrimination
US4057759A (en) Communication receiving apparatus
US5105447A (en) Demodulated data recognition and decision device
KR100228846B1 (ko) 전송 데이타 정형 장치
JPH0526378B2 (ko)
US4805190A (en) Detector logic circuit for a sychronous transmission system for data comprising ternary symbols and controlled partial response class 1, N=2 type intersymbol interference
JPH0693780B2 (ja) 信号処理回路
US5910906A (en) Digital single-frequency tone detection in presence of aliases
US4714892A (en) Differential phase shift keying demodulator
US6195402B1 (en) Pattern matching apparatus
JP3919066B2 (ja) 周波数サンプリングに基づくデジタル位相弁別
JP3226561B2 (ja) Ｆｓｋ信号受信回路
US4675867A (en) Data processing device
EP0107463B1 (en) Digital television system with error correction
EP0187540B1 (en) Noise reduction circuit for video signal
US5901189A (en) Symmetrical correlator
EP1098312B1 (en) Waveform equalizer
US3720875A (en) Differential encoding with lookahead feature
US5189378A (en) Tone signal detecting circuit
JPH04332215A (ja) オフセット除去装置
JPS623517A (ja) 巡回形デイジタルフイルタ
KR970011795B1 (ko) 가감산기를 이용한 Hadamard 변환기
US20020114414A1 (en) Digital signal processing apparatus
JPH0138244B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 17

EXPY Expiration of term