KR100216730B1 - Semiconductor metal film etching step - Google Patents
Semiconductor metal film etching step Download PDFInfo
- Publication number
- KR100216730B1 KR100216730B1 KR1019960044894A KR19960044894A KR100216730B1 KR 100216730 B1 KR100216730 B1 KR 100216730B1 KR 1019960044894 A KR1019960044894 A KR 1019960044894A KR 19960044894 A KR19960044894 A KR 19960044894A KR 100216730 B1 KR100216730 B1 KR 100216730B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- metal film
- photoresist
- protective film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
금속막 표면에 폴리머가 형성되는 것을 방지할 수 있는 금속막 식각공정이 개시되어 있다.A metal film etching process capable of preventing formation of a polymer on the surface of a metal film is disclosed.
본 발명은, 반도체기판의 층간절연막 상부에 증착된 금속막을 선택적으로 제거하여 금속전극을 형성하는 금속막 식각공정에 있어서, 금속막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 금속막을 선택적으로 제거하여 금속전극을 형성하는 단계와, 상기 금속전극 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 한다.The present invention relates to a metal film etching process for selectively removing a metal film deposited on an interlayer insulating film of a semiconductor substrate to form a metal electrode, comprising the steps of: forming a protective film on the metal film; Selectively removing the protective film using the photoresist as a mask, removing the photoresist, and selectively removing the metal film using the protective film as a mask to form a metal electrode And removing the protective film over the metal electrode.
따라서, 본 발명은 금속전극의 저항을 감소시킬 수 있을 뿐만 아니라 금속전극 간의 절연 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of not only reducing the resistance of the metal electrode but also improving the insulation reliability between the metal electrodes.
Description
본 발명은 반도체 박막 식각공정에 관한 것으로서, 특히 금속막을 선택적으로 식각하여 전극 패턴을 형성하는 금속막 식각공정에 관한 것이다.The present invention relates to a semiconductor thin film etching process, and more particularly, to a metal film etching process for forming an electrode pattern by selectively etching a metal film.
반도체 건식식각공정은 이방성 식각공정으로서, 사진공정에 의해 박막 위에 도포된 포토레지스트를 마스크로 사용하여 선택적으로 박막을 제거함으로써 포토레지스트에 묘사된 소자패턴을 소자구성막질에 전사시켜 주는 소자패턴형성공정으로 주로 사용된다.The semiconductor dry etching process is an anisotropic etching process. In the device dry etching process, a device pattern forming process for transferring a device pattern described in a photoresist to a device constituent film by selectively removing the thin film using a photoresist applied on the thin film as a mask, .
반도체장치의 고집적화를 위해서는 소자패턴의 미세화가 필수요건이며, 따라서 포토레지스트 패턴과 동일한 치수의 소자패턴을 전사시킬 수 있는 건식식각공정의 중요성이 날로 높아지고 있으며 실질적으로 반도체장치의 고집적화는 정밀한 미세 패턴을 형성할 수 있는 건식식각공정의 개발에 달려 있다고 해도 과언이 아니다.In order to achieve high integration of semiconductor devices, miniaturization of device patterns is an essential requirement, and therefore dry etching processes capable of transferring device patterns having the same dimensions as photoresist patterns are becoming increasingly important. Practically, It is no exaggeration to say that it depends on the development of a dry etching process that can be formed.
반도체 제조공정에 있어서, 전극배선을 형성하기 위한 금속막 형성공정은 전극의 전기적 특성을 향상시키기 위하여 다층의 금속막을 사용하게 되는데, 특히 알루미늄 또는 구리 박막의 표면이 산화되는 것을 방지하기 위하여 알루미늄 또는 구리 박막 표면에 금(Au) 박막을 형성하게 된다.In the semiconductor manufacturing process, a metal film forming process for forming an electrode wiring uses a multi-layered metal film to improve the electrical characteristics of the electrode. In particular, in order to prevent the surface of the aluminum or copper film from being oxidized, A gold (Au) thin film is formed on the surface of the thin film.
그러나 금은 저온에서 확산계수가 크기 때문에 일반적인 금속전극 형성공정에서 포토레지스토와 반응하여 폴리머를 형성하는 문제가 있다.However, since gold has a large diffusion coefficient at a low temperature, there is a problem that a polymer reacts with a photoresist in a general metal electrode forming process.
제2(a)도 내지 제2(d)도는 종래의 금속전극 패턴을 형성하는 공정을 나타내는 개략적인 도면이다.2 (a) through 2 (d) are schematic views showing a process of forming a conventional metal electrode pattern.
먼저, 제2(a)도를 참조하면, 일련의 반도체 제조공정을 실시하여 반도체기판(10)에 집적회로를 구성하는 반도체소자들(도시되지 않음)을 형성하고 각각의 소자들을 전기적으로 절연하기 위한 HTO, BPSG 등의 층간절연막(12)을 침적한 다음 상기 층간절연막(12)을 선택적으로 제거하여 상기 반도체소자들에 접속하기 위한 콘택홀(도시되지 않음)을 형성한 후 반도체기판 전면에 알루미늄, 구리 등의 금속막을 침적시켜 상기 콘택홀을 채우고 난 후 상기 금속막의 산화를 방지하기 위하여 상기 금속막 위에 산화 포텐셜이 높은 금 박막을 증착하여 다층금속막(14a)을 형성하게 된다.First, referring to FIG. 2 (a), a series of semiconductor fabrication processes are performed to form semiconductor devices (not shown) constituting an integrated circuit on the semiconductor substrate 10 and to electrically isolate each of the elements A contact hole (not shown) for connecting to the semiconductor devices is formed by selectively removing the interlayer insulating film 12 after depositing an interlayer insulating film 12 such as HTO, BPSG or the like for the semiconductor substrate, A metal film such as copper is deposited to fill the contact hole, and then a gold thin film having a high oxidation potential is deposited on the metal film to prevent the oxidation of the metal film to form a multilayer metal film 14a.
그 다음, 제2(b)도에 도시된 바와 같이, 반도체 기판에 사진공정을 실시하여 상기 다층금속막(14a) 위에 포토레지스트(16) 패턴을 형성하게 되는데, 상기 사진공정에는 포토레지스트(16)의 식각에 대한 저항성을 증가시키기 위하여 열 또는 빛으로 포토레지스트(16)를 경화시키는 베이크공정이 포함된다.Next, as shown in FIG. 2 (b), a photolithography process is performed on the semiconductor substrate to form a photoresist pattern 16 on the multi-layered metal film 14a, And a baking step of curing the photoresist 16 with heat or light to increase the resistivity of the photoresist 16 to the etching.
이어서, 제2(c)도를 참조하면, 반도체기판에 건식식각공정을 실시하여 불필요한 다층금속막(14a)을 선택적으로 제거함으로써 금속전극(14b) 패턴을 형성하게 되는데, 상기 건식식각공정은 플라즈마 상태에서 실시된다.Referring to FIG. 2C, a dry etching process is performed on the semiconductor substrate to selectively remove the unnecessary multilayer metal film 14a, thereby forming a metal electrode 14b pattern. Lt; / RTI >
이때, 상기 금속전극(14b)과 상기 포토레지스트(16)의 계면 영역에는 상기 베이크공정과 상기 건식식각공정에서 가해지는 열로 인하여 다층금속막(14a)을 이루는 금 박막은 저온에서 확산계수가 크기 때문에 포토레지스트(16)와 반응하여 폴리머(18)를 형성한다.At this time, the gold thin film forming the multilayer metal film 14a due to the heat applied in the baking process and the dry etching process has a large diffusion coefficient at a low temperature at the interface region between the metal electrode 14b and the photoresist 16 And reacts with photoresist 16 to form polymer 18.
이후, 상기 포토레지스트(16)를 제거하게 되는데, 금속전극 표면에 형성된 상기 폴리머(18) 성분은 제거가 되지 않고, 제2(d)도에 도시된 바와 같이, 금속전극(14b) 표면에 남게 되어 후속의 다층금속배선공정 등에 악영향을 미치게 된다.Then, the photoresist 16 is removed. The polymer 18 component formed on the surface of the metal electrode is not removed, but remains on the surface of the metal electrode 14b as shown in FIG. 2 (d) Thereby adversely affecting the subsequent multi-layered metal wiring process.
또한, 상기 건식식각공정에서 제거되는 다층금속막(14a)과 포토레지스트(16)가 반응하여 형성된 폴리머(18)가 금속전극들(14b) 사이에 브리지를 형성하는 현상이 일어날 수 있다.Also, the polymer 18 formed by the reaction of the multilayer metal film 14a and the photoresist 16 removed in the dry etching process may form a bridge between the metal electrodes 14b.
따라서, 종래의 금속막 식각공정은 금속전극의 저항을 증가시키며 각각의 금속전극들을 전기적으로 절연시키기 어려운 문제점이 있었다.Therefore, the conventional metal film etching process increases the resistance of the metal electrode, and it is difficult to electrically insulate each metal electrode.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로서, 금속전극의 표면에 폴리머가 형성되는 것을 방지할 수 있는 반도체 금속막 식각공정을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor metal film etching process capable of preventing the formation of polymer on the surface of a metal electrode.
상기 목적을 달성하기 위한 본 발명의 금속막 식각공정은, 반도체기판의 층간절연막 상부에 증착된 금속막을 선택적으로 제거하여 금속전극을 형성하는 금속막 식각공정에 있어서, 금속막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 금속막을 선택적으로 제거하여 금속전극을 형성하는 단계와, 상기 금속전극 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 한다.According to an aspect of the present invention, there is provided a metal film etching process for selectively removing a metal film deposited on an interlayer insulating film of a semiconductor substrate to form a metal electrode, Forming a photoresist pattern by performing a photolithography process on the passivation layer; selectively removing the passivation layer using the photoresist as a mask; removing the photoresist; Forming a metal electrode by selectively removing the metal film using the metal film; and removing the protective film over the metal electrode.
상기 금속막 식각공정에 있어서, 상기 포토레지스트를 마스크로 사용하여 상기 보호막과 상기 금속막을 선택적으로 연속 제거하는 것도 바람직하다.In the metal film etching process, it is preferable that the protective film and the metal film are selectively and successively removed using the photoresist as a mask.
제1(a)도 내지 제1(d)도는 본 발명의 금속막 식각공정의 일 실시예를 설명하기 위한 도면.FIGS. 1 (a) to 1 (d) are diagrams for explaining an embodiment of the metal film etching process of the present invention. FIG.
제1(e)도는 본 발명의 다른 실시예를 설명하기 위한 도면.Fig. 1 (e) is a view for explaining another embodiment of the present invention. Fig.
제2(a)도 내지 제2(d)도는 종래의 금속막 식각공정을 설명하기 위한 도면.FIGS. 2 (a) through 2 (d) illustrate a conventional metal film etching process. FIG.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10 : 반도체기판 12 : 층간절연막10: semiconductor substrate 12: interlayer insulating film
14a : 다층금속막 14b : 금속전극14a: multilayer metal film 14b: metal electrode
15 : 보호막 16 : 포토레지스트15: protective film 16: photoresist
18 : 폴리머18: polymer
이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings showing specific embodiments thereof.
제1(a)도 내지 제1(e)도는 본 발명의 금속막 식각공정의 실시예를 설명하기 위한 도면이다.FIGS. 1 (a) through 1 (e) are views for explaining an embodiment of the metal film etching process of the present invention. FIG.
먼저 제1(a)도를 참조하면, 반도체기판(10)에 일련의 반도체 제조공정을 실시하여 집적회로를 구성하는 반도체소자들(도시되지 않음)을 형성하고 각각의 소자들을 전기적으로 절연하기 위한 HTO, BPSG 등의 층간절연막(12)을 침적한 다음 상기 층간절연막(12)을 선택적으로 제거하여 상기 반도체소자들에 접속하기 위한 콘택홀(도시되지 않음)을 형성한 후 반도체기판 전면에 알루미늄, 구리 등의 금속막을 침적시켜 상기 콘택홀을 채우고 상기 금속막 표면의 산화를 방지하기 위하여 상기 금속막 위에 금 박막을 증착하여 다층금속막(14a)을 형성한 후 상기 다층금속막(14a) 위에 저온산화막, SOG(Spin On Glass) 등의 보호막(15)을 형성하게 된다.Referring first to FIG. 1 (a), a series of semiconductor fabrication processes are performed on a semiconductor substrate 10 to form semiconductor devices (not shown) constituting an integrated circuit and to electrically isolate each of the devices A contact hole (not shown) for connecting the semiconductor elements is formed by selectively removing the interlayer insulating film 12 after depositing an interlayer insulating film 12 such as HTO, BPSG or the like, A metal film such as copper is deposited to fill the contact hole and a metal film is deposited on the metal film to prevent oxidation of the metal film surface to form a multilayer metal film 14a, A protective film 15 such as an oxide film, SOG (Spin On Glass) or the like is formed.
상기 보호막(15)은 다층금속막(14a)이 후속공정으로 도포되는 포토레지스트 안으로 확산되는 것을 방지하기 위한 것으로서, 상기 보호막(15)은 다층금속막(14a)의 온도에 따른 확산 특성에 따라 결정되며 통상의 상압 또는 저압 기상증착방법으로 형성될 경우 그 공정온도가 500℃ 이상이 되므로 본 발명에서는 300℃ 이하의 저온에서 산화막 형성이 가능한 SOG 막을 제안한다.The protective film 15 prevents diffusion of the multilayered metal film 14a into the photoresist to be applied in a subsequent process. The protective film 15 is formed on the surface of the multilayered metal film 14a, And the process temperature is 500 ° C or more when forming by a normal atmospheric pressure or low pressure vapor deposition method, the present invention proposes an SOG film capable of forming an oxide film at a low temperature of 300 ° C or less.
그 다음, 반도체기판에 통상의 사진공정을 실시하여 포토레지스트(16) 패턴을 형성하고 통상의 산화막 건식식각공정으로 상기 다층금속막(14a)을 식각 스톱층으로 이용하여 상기 보호막(15)을 선택적으로 제거하여 제1(b)도와 같은 구조를 형성한다.Then, the semiconductor substrate is subjected to a normal photolithography process to form a photoresist pattern 16, and the protective film 15 is selectively formed by using the multilayer metal film 14a as an etch stop layer in a normal oxide film dry etching process To form a structure similar to that of FIG. 1 (b).
이어서, 상기 포토레지스트(16)를 제거하고, 제1(c)도에 도시된 바와 같이, 상기 다층금속막(14a) 상부에 남아 있는 보호막(15)을 마스크로 사용하고 상기 층간절연막(12)을 식각 스톱층으로 사용하여 상기 다층금속막(14a)을 선택적으로 제거하여 금속전극(14b)을 형성한다.Subsequently, the photoresist 16 is removed and the protective film 15 remaining on the multilayered metal film 14a is used as a mask and the interlayer insulating film 12 is removed, as shown in FIG. 1 (c) Layer metal film 14a is selectively removed to form the metal electrode 14b as an etch stop layer.
이때, 상기 금속막 제거공정에서는 포토레지스트가 존재하지 않기 때문에 다층금속막(14a)과 포토레지스트의 반응현상이 일어나지 않으므로 폴리머 문제가 배제된다.At this time, since the photoresist is not present in the metal film removing process, the polymer problem is eliminated since the reaction between the multilayer metal film 14a and the photoresist does not occur.
상기 공정에 있어서, 상기 보호막(15)과 상기 다층금속막(14a)은 상기 포토레지스트를 마스크로 사용하여, 제1(e)도에 도시된 바와 같이, 연속으로 제거하는 것도 바람직하다.In this process, it is preferable that the protective film 15 and the multilayer metal film 14a are successively removed using the photoresist as a mask as shown in FIG. 1 (e).
이후, 제1(d)도에 도시된 바와 같이, 상기 보호막(15)을 제거하고 후속의 반도체공정으로 반도체장치를 완성하게 된다.Then, as shown in FIG. 1 (d), the protective film 15 is removed and the semiconductor device is completed by the subsequent semiconductor process.
상기와 같이 이루어지는 본 발명의 금속막 식각공정에서는 다층금속막(14a)과 포토레지스트(16) 사이에 보호막(15)이 삽입되어 금속막의 금속성분이 포토레지스트(16)와 반응하는 것이 방지되기 때문에 폴리머 형성이 억제되어 깨끗한 금속전극(14B) 표면을 얻을 수 있으며 금속전극(14B) 간의 절연을 확보할 수 있게 된다.In the metal film etching process of the present invention as described above, since the protective film 15 is inserted between the multilayer metal film 14a and the photoresist 16 to prevent the metal component of the metal film from reacting with the photoresist 16 Polymer formation is suppressed and a clean metal electrode 14B surface can be obtained and insulation between the metal electrodes 14B can be ensured.
따라서, 본 발명은 금속전극의 저항을 감소시킬 수 있을 뿐만 아니라 금속전극 간의 절연 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of not only reducing the resistance of the metal electrode but also improving the insulation reliability between the metal electrodes.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044894A KR100216730B1 (en) | 1996-10-09 | 1996-10-09 | Semiconductor metal film etching step |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044894A KR100216730B1 (en) | 1996-10-09 | 1996-10-09 | Semiconductor metal film etching step |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980026459A KR19980026459A (en) | 1998-07-15 |
| KR100216730B1 true KR100216730B1 (en) | 1999-10-01 |
Family
ID=19476831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044894A KR100216730B1 (en) | 1996-10-09 | 1996-10-09 | Semiconductor metal film etching step |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100216730B1 (en) |
-
1996
- 1996-10-09 KR KR1019960044894A patent/KR100216730B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980026459A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| KR100261826B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100216730B1 (en) | Semiconductor metal film etching step | |
| JPH0590417A (en) | Method for forming multilayered interconnection of semiconductor element | |
| KR100290466B1 (en) | Method of manufacturing a semiconductor device | |
| KR920000831B1 (en) | Metalized multi-layer of semiconductor elements | |
| KR100366612B1 (en) | Method for manufacturing semiconductor device having flat field isolation layer | |
| KR100228278B1 (en) | Method of fabricating semiconductor device | |
| KR100591134B1 (en) | Method of manufacturing semiconductor device | |
| KR100248805B1 (en) | A method for forming metal wire in semiconductor device | |
| JP2828089B2 (en) | Method for manufacturing semiconductor device | |
| KR100641994B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100405933B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100223756B1 (en) | Metal contact method for semiconductor equipment | |
| KR0173178B1 (en) | Etching process for metal layer of semiconductor | |
| JPH09129726A (en) | Semiconductor device and manufacture thereof | |
| JPH09270426A (en) | Pad electrode structure of semiconductor device and manufacture thereof | |
| JPH06236931A (en) | Wiring structure and its manufacture | |
| JPH06349828A (en) | Manufacture of integrated circuit device | |
| KR19980038883A (en) | Metal wiring formation method of semiconductor device | |
| KR20060007173A (en) | Method of forming a capacitor and a thin film resistor in a semiconductor device | |
| KR19990055175A (en) | Metal wiring formation method of semiconductor device | |
| KR19990046867A (en) | Metal wiring formation method of semiconductor device | |
| KR19980030405A (en) | Contact hole formation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040601 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |