KR100208276B1 - Apparatus for doubling data in full electronic switching system - Google Patents
Apparatus for doubling data in full electronic switching system Download PDFInfo
- Publication number
- KR100208276B1 KR100208276B1 KR1019960070604A KR19960070604A KR100208276B1 KR 100208276 B1 KR100208276 B1 KR 100208276B1 KR 1019960070604 A KR1019960070604 A KR 1019960070604A KR 19960070604 A KR19960070604 A KR 19960070604A KR 100208276 B1 KR100208276 B1 KR 100208276B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- cache memory
- written
- write
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 데이터를 이중화시키고자 하는 장치에서 외부 캐쉬 메모리(cache memory)를 사용하는 라이트 쓰루(write through) 방식을 이용해서 데이터를 이중화시키도록하기에 적합한 전전자 교환기의 데이터 이중화 장치에 관한 것으로서, 종래의 기술에 있어서는 라이트 사이클시 중앙 처리 장치에서 출력되는 데이터는 외부 캐쉬 메모리에 라이트되고 이 후, 외부 캐쉬 메모리에 라이트된 데이터는 다른 제어 로직에 의해 버스가 한가할 때 메모리로 라이트되야 하는데, 버스가 한가할 때 메모리로 라이트되기 전에 보드가 절체될 경우 이중화에 따른 상대 보드로 데이터가 전송되지 않은 상태이기 때문에 서비스 중단 등의 오류가 발생하는 결점이 있었으나, 본 발명에서는 전전자 교환기의 보드 이중화 절체시에도 데이터의 손실이 발생하지 않도록하여 항상 데이터 이중화가 안정하게 이루어지도록함으로써 상술한 결점을 개선시킬 수 있는 것이다.The present invention relates to a data redundancy device of an electronic switching system suitable for redundancy of data using a write through method using an external cache memory in a device to redundancy data. In the related art, data output from the central processing unit during a write cycle is written to the external cache memory, and then data written to the external cache memory must be written to the memory when the bus is freed by other control logic. When the board is transferred before being written to the memory during the idle time, there is a drawback that an error such as service interruption occurs because data is not transmitted to the counter board due to redundancy. Always to avoid data loss By making the data duplication stable, the above-described drawbacks can be improved.
Description
본 발명은 전전자 교환기의 데이터 이중화 장치에 관한 것으로서, 특히, 데이터를 이중화시키고자 하는 장치에서 외부 캐쉬 메모리(cache memory)를 사용하는 라이트 쓰루(write through) 방식을 이용해서 데이터를 이중화시키도록하기에 적합한 전전자 교환기의 데이터 이중화 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data duplication device of an electronic switching system, and more particularly, to duplicate data using a write through method using an external cache memory in a device to duplicate data. The present invention relates to a data redundancy device of an electronic switching system suitable for the present invention.
이와 관련하여, 종래의 기술에 따른 데이터 이중화에 있어서는 외부 캐쉬 메모리를 사용하지 않거나 외부 캐쉬 메모리를 사용하는 방법이 있다.In this regard, in data duplication according to the prior art, there is a method of not using an external cache memory or using an external cache memory.
이에, 외부 캐쉬 메모리를 사용하는 종래의 기술에 있어서 중앙 처리 장치(central processing unit; CPU)에서 리드 사이클(read cycle) 및 라이트 사이클이 발생하더라도 메모리(memory)(DRAM)에는 리드 및 라이트가 이루어지지 않으며, 라이트 사이클시 중앙 처리 장치에서 출력되는 데이터는 외부 캐쉬 메모리(SRAM)에 라이트되고 이 후, 외부 캐쉬 메모리에 라이트된 데이터는 다른 제어 로직(control logic)에 의해 버스(bus)가 한가할 때 메모리로 라이트된다.Therefore, in the conventional technology using an external cache memory, even if a read cycle and a write cycle occur in a central processing unit (CPU), read and write are not performed in the memory (DRAM). The data output from the central processing unit during the write cycle is written to the external cache memory (SRAM), and then the data written to the external cache memory is stored when the bus is freed by other control logic. Is lighted.
이때, 상술한 제어 로직은 일반적으로 외부 캐쉬 메모리와 하나의 칩으로 이루어지며, 이중화에 따른 상대 보드로의 데이터 전송은 메모리로 라이트되면서 함께 이루어진다.In this case, the above-described control logic is generally composed of an external cache memory and one chip, and data transfer to the counter board due to duplication is performed while being written to the memory.
또한, 리드 사이클 발생시 중앙 처리 장치는 외부 캐쉬 메모리에 없는 데이터를 메모리에서 읽어와 외부 캐쉬 메모리에 저장하면서 자신도 사용하고 그 데이터를 다시 사용할 때는 메모리를 억세스(access)하지 않고 외부 캐쉬 메모리를 억세스하여 데이터를 읽어들인다.In addition, when a read cycle occurs, the central processing unit reads data that is not in the external cache memory from the memory, stores the data in the external cache memory, and also uses the data, and accesses the external cache memory without accessing the memory when the data is used again. Read data
그러나 이와 같은 종래의 기술에 있어서는 라이트 사이클시 중앙 처리 장치에서 출력되는 데이터는 외부 캐쉬 메모리에 라이트되고 이 후, 외부 캐쉬 메모리에 라이트된 데이터는 다른 제어 로직에 의해 버스가 한가할 때 메모리로 라이트되야 하는데, 버스가 한가할 때 메모리로 라이트되기 전에 보드가 절체될 경우 이중화에 따른 상대 보드로 데이터가 전송되지 않은 상태이기 때문에 서비스 중단 등의 오류가 발생하는 결점이 있다.However, in the conventional technology, data output from the central processing unit during the write cycle is written to the external cache memory, and then data written to the external cache memory should be written to the memory when the bus is freed by other control logic. In other words, if a board is transferred before being written to memory when the bus is idle, there is a drawback that an error such as service interruption occurs because data is not transferred to the partner board due to redundancy.
본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로서, 전전자 교환기의 보드 이중화 절체시에도 데이터의 손실이 발생하지 않도록하여 항상 데이터 이중화가 안정하게 이루어지도록 할 수 있는 전전자 교환기의 데이터 이중화 장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the drawbacks of the prior art, the data of the all-electronic exchange that can ensure that the data duplication is always made stable so that no data loss occurs even when the board duplication of the all-electronic exchange. The purpose is to provide a redundant device.
이와 같은 목적을 달성하기 위한 본 발명은 전전자 교환기의 데이터를 이중화하는 두 보드에 있어서, 두 보드는 메모리에 데이터를 라이트하고자 할 경우 데이터 라이트 사이클 및 데이터를 차례로 출력하는 중앙 처리 장치, 중앙 처리 장치의 제어에 의해 데이터를 캐쉬 메모리와 메모리에 동시에 라이트시키기 위한 신호를 각각 출력하는 캐쉬 조종부, 캐쉬 조종부의 신호를 인가받아 데이터를 라이트하는 캐쉬 메모리, 캐쉬 조종부의 신호를 인가받아 캐쉬 메모리와 동시에 데이터를 라이트하는 메모리, 캐쉬 조종부의 신호를 인가받아 중앙 처리 장치에서 메모리에 데이터를 라이트하기 위해 라이트 사이클을 발생할 경우 상대 보드로 데이터를 이중화시킬 영역인지를 판단해서 이중화시킬 영역이면 데이터를 저장했다가 상대 보드로 전송하는 제어부를 각각 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides two boards for duplexing data of an electronic switch, wherein both boards output a data write cycle and data in order to write data to a memory, and a central processing unit. Cache control unit for outputting signals to simultaneously write data to the cache memory and the memory under control of the cache, the cache memory for writing data by receiving the signal from the cache control unit, the cache memory receiving the signal from the cache control unit at the same time the data Memory to write the data and the cache control unit receives the signal from the central processing unit to write the data to the memory to determine if the area to duplicate the data to the counter board to store the data if the area Control sent to the board Including each characterized by comprising.
도 1은 본 발명에 따른 전전자 교환기의 데이터 이중화 장치의 일 실시예를 나타낸 블록도1 is a block diagram showing an embodiment of a data redundancy device of an electronic switching system according to the present invention;
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10 : 중앙 처리 장치20 : 캐쉬 조종부10: central processing unit 20: cache control unit
30 : 캐쉬 메모리40 : 메모리30: cache memory 40: memory
50 : 제어부50: control unit
본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 상술한 목적을 달성하기 위한 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention for achieving the above object in detail.
도 1을 참조하면, 도 1은 본 발명에 따른 전전자 교환기의 데이터 이중화 장치의 일 실시예를 나타낸 블록도로서, 전전자 교환기의 데이터를 이중화하는 두 보드에 있어서, 상술한 두 보드는 메모리에 데이터를 라이트하고자 할 경우 데이터 라이트 사이클 및 데이터를 차례로 출력하는 중앙 처리 장치(10), 상술한 중앙 처리 장치(10)의 제어에 의해 데이터를 캐쉬 메모리와 메모리에 동시에 라이트시키기 위한 신호를 각각 출력하는 캐쉬 조종부(20), 상술한 캐쉬 조종부(20)의 신호를 인가받아 데이터를 라이트하는 캐쉬 메모리(30), 상술한 캐쉬 조종부(20)의 신호를 인가받아 상술한 캐쉬 메모리(30)와 동시에 데이터를 라이트하는 메모리(40), 상술한 캐쉬 조종부(20)의 신호를 인가받아 상술한 중앙 처리 장치(10)에서 상술한 메모리(40)에 데이터를 라이트하기 위해 라이트 사이클을 발생할 경우 상대 보드로 데이터를 이중화시킬 영역인지를 판단해서 이중화시킬 영역이면 데이터를 저장했다가 상대 보드로 전송하는 제어부(50)를 각각 포함하여 이루어진다.Referring to FIG. 1, FIG. 1 is a block diagram showing an embodiment of a data duplication apparatus of an all-electronic exchange according to the present invention. In the two boards for duplication of data of the all-electronic exchange, the above-described two boards are stored in a memory. When the data is to be written, the CPU 10 outputs a data write cycle and data sequentially, and outputs a signal for simultaneously writing data to the cache memory and the memory under the control of the CPU 10 described above. The cache control unit 20, the cache memory 30 that writes the data by receiving the signal of the above-described cache control unit 20, and the cache memory 30 that receives the signal of the cache control unit 20 described above. And the memory 40 to write data at the same time, the signal from the cache control unit 20 described above to write the data to the above-described memory 40 in the above-described central processing unit 10 If the write cycle to occur when the area to be duplicated area to determine if the redundant data to the external board comprises a controller 50 for transmitting the saved data to the external board, respectively.
이와 같이 이루어지는 본 발명을 상세하게 설명하면 다음과 같다.The present invention made in this way is described in detail as follows.
전전자 교환기의 데이터를 이중화하는 두 보드에 있어서, 상술한 두 보드는 다음에서 상술할 각 부를 포함하여 이루어진다.In the two boards that duplicate the data of the electronic switching system, the above-mentioned two boards include respective parts to be described later.
먼저, 중앙 처리 장치(10)는 메모리에 데이터를 라이트하고자 할 경우 데이터 라이트 사이클 및 데이터를 차례로 출력하며, 캐쉬 조종부(write through cache controller)(20)는 상술한 중앙 처리 장치(10)의 제어에 의해 데이터를 캐쉬 메모리(SRAM)(30)와 메모리(DRAM)(40)에 동시에 라이트시키기 위한 신호를 각각 출력한다.First, the central processing unit 10 outputs data write cycles and data in order when data is to be written to the memory, and the write through cache controller 20 controls the aforementioned central processing unit 10. This outputs signals for writing data to the cache memory (SRAM) 30 and the memory (DRAM) 40 simultaneously.
이에, 캐쉬 메모리(30)는 상술한 캐쉬 조종부(20)의 신호를 인가받아 데이터를 라이트하며, 메모리(40)는 상술한 캐쉬 조종부(20)의 신호를 인가받아 상술한 캐쉬 메모리(30)와 동시에 데이터를 라이트한다.Accordingly, the cache memory 30 receives the signal of the above-described cache control unit 20 and writes data, and the memory 40 receives the above-described signal of the cache control unit 20 and receives the above-described cache memory 30. Write data at the same time.
또한, 제어부(50)는 상술한 캐쉬 조종부(20)의 신호를 인가받아 상술한 중앙 처리 장치(10)에서 상술한 메모리(40)에 데이터를 라이트하기 위해 라이트 사이클을 발생할 경우 상대 보드로 데이터를 이중화시킬 영역인지를 판단해서 이중화시킬 영역이면 데이터를 저장했다가 상대 보드의 제어부로 전송해서 상대 보드의 메모리에 데이터가 저장되도록한다.In addition, the controller 50 receives the signal of the above-described cache control unit 20 and the data is sent to the counter board when a write cycle is performed in order to write data to the memory 40 described above by the CPU 10. If it is an area to be duplicated, if the area is to be duplicated, save the data and transfer it to the controller of the opponent board so that the data is stored in the memory of the opponent board.
즉, 두 보드는 항상 같은 데이터를 유지하는 것이다.In other words, the two boards always keep the same data.
이상에서 설명한 바와 같이 본 발명은 전전자 교환기의 보드 이중화 절체시에도 데이터의 손실이 발생하지 않도록하여 항상 데이터 이중화가 안정하게 이루어지도록함으로써 교환기의 신뢰도가 향상되는 효과가 있다.As described above, the present invention has the effect of improving the reliability of the exchange by ensuring that data redundancy is always performed so that no data loss occurs even when the board redundancy of the all-electronic exchange is changed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960070604A KR100208276B1 (en) | 1996-12-23 | 1996-12-23 | Apparatus for doubling data in full electronic switching system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960070604A KR100208276B1 (en) | 1996-12-23 | 1996-12-23 | Apparatus for doubling data in full electronic switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980051690A KR19980051690A (en) | 1998-09-25 |
KR100208276B1 true KR100208276B1 (en) | 1999-07-15 |
Family
ID=19490407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960070604A KR100208276B1 (en) | 1996-12-23 | 1996-12-23 | Apparatus for doubling data in full electronic switching system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100208276B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230152693A (en) | 2021-03-02 | 2023-11-03 | 가부시끼가이샤 레조낙 | Hydrogen fluoride gas removal device and method for removing hydrogen fluoride gas |
KR20230152694A (en) | 2021-03-02 | 2023-11-03 | 가부시끼가이샤 레조낙 | Hydrogen fluoride gas removal device and method for removing hydrogen fluoride gas |
-
1996
- 1996-12-23 KR KR1019960070604A patent/KR100208276B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230152693A (en) | 2021-03-02 | 2023-11-03 | 가부시끼가이샤 레조낙 | Hydrogen fluoride gas removal device and method for removing hydrogen fluoride gas |
KR20230152694A (en) | 2021-03-02 | 2023-11-03 | 가부시끼가이샤 레조낙 | Hydrogen fluoride gas removal device and method for removing hydrogen fluoride gas |
Also Published As
Publication number | Publication date |
---|---|
KR19980051690A (en) | 1998-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100208276B1 (en) | Apparatus for doubling data in full electronic switching system | |
KR20000032947A (en) | Processor duplexing device of communication system | |
KR100283009B1 (en) | Redundant Architecture of Processor Boards in Exchanges | |
JPH0238969B2 (en) | ||
KR100247431B1 (en) | Apparatus for data duplex in a switching system | |
KR19990028356U (en) | Circuit board redundancy device of communication system | |
KR100303327B1 (en) | Apparatus for duplicating of memory in switching system and method thereof | |
KR100404318B1 (en) | System for processor board redundancy using FIFO memory and reading/writing duplication data method using it | |
KR0165505B1 (en) | The communication apparatus using shared memory | |
KR200210744Y1 (en) | Apparatus for data communication between processors | |
KR20030024472A (en) | Apparatus for multiplexing CPU and Method thereof | |
KR100242710B1 (en) | Apparatus for duplexing data | |
WO2000049792A1 (en) | System for hot standby of a telephone switching matrix | |
JPH0656604B2 (en) | Information processing equipment | |
KR19980055992A (en) | Data redundancy device of electronic switch | |
KR20010028615A (en) | A doubling apparatus of a exchange | |
KR100208282B1 (en) | Data dual apparatus in switching system | |
KR19980063454U (en) | Redundancy device using SRAM | |
JPS5935262A (en) | Storage device | |
KR940005776B1 (en) | Multi-cache controller in tolerant system | |
KR20020000682A (en) | Apparatus for a control board in a switch | |
KR100194819B1 (en) | Bit division type asynchronous transfer mode switching device | |
KR20000051901A (en) | Memory Access Method in Exchanger having Double Process Boards | |
JPS59135684A (en) | Data bypass system between buffer memories | |
JPH04263333A (en) | Memory duplication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020415 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |