KR100205293B1

KR100205293B1 - Block effect removing circuit and method in mpeg video decoder

Info

Publication number: KR100205293B1
Application number: KR1019960057614A
Authority: KR
Inventors: 김의규
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-11-26
Filing date: 1996-11-26
Publication date: 1999-07-01
Also published as: KR19980038698A

Abstract

가. 청구범위에 기재된 발명이 속하는 기술분야end. The technical field to which the invention described in the claims belongs

MPEG 비디오 복호기MPEG video decoder

나. 발명이 해결하려고 하는 기술적 과제I. The technical problem that the invention is trying to solve

MPEG 비디오 영상을 화면에 나타낼 때 발생하는 블록 효과를 제거한다.Eliminate block effects that occur when displaying MPEG video images.

다. 발명의 해결 방법의 요지All. Summary of the Solution of the Invention

현재 처리중인 블록의 평균값을 상기 현재 처리중인 블록에 대응되는 이전화면에 대한 블록의 평균값을 비교하여 그 결과에 따라 오차를 검출하는 과정과, 상기 오차 검출 과정에서 검출된 오차 정보에 따라 이득을 조정한다.Comparing the average value of the block for the previous screen corresponding to the block currently being processed with the average value of the block currently being processed, detecting the error according to the result, and adjusting the gain according to the error information detected at the error detection process. do.

라. 발명의 중요한 용도la. Important uses of the invention

MPEG 비디오 복호기에서 전송선로 또는 재생매체에 의한 잡음이 화면에 나타나타는 것을 방지하여 화질을 개선할 수 있다.In an MPEG video decoder, noise caused by a transmission line or a playback medium may be prevented from appearing on a screen, thereby improving image quality.

Description

Block Effect Removal Circuit and Method in MPEG Video Decoder

본 발명은 MPEG 비디오 복호기에서 블록 효과를 제거하는 회로 및 방법에 관한 것으로, 특히 블록의 오차를 검출해서 이득을 조정하여 블록 효과를 제거하는 회로 및 방법에 관한 것이다.The present invention relates to a circuit and a method for removing a block effect in an MPEG video decoder, and more particularly, to a circuit and a method for detecting a block error and adjusting a gain to remove the block effect.

도1은 종래 MPEG 비디오 복호기의 블록 구성도로서, 입력된 정보를 저장하는 버퍼100과 MPEG 신호를 해석하는 가변신장복호부110과 역양자화를 수행하는 역양자화부120과 DCT데이터를 원래의 데이터로 복원하는 IDCT130과 움직임 정보를 처리하는 움직임보상부140과 복원된 화면을 저장하는 메모리150과 결합부160으로 구성된다.1 is a block diagram of a conventional MPEG video decoder, in which a buffer 100 for storing input information, a variable extension decoder 110 for interpreting an MPEG signal, an inverse quantizer 120 for performing inverse quantization, and DCT data are used as original data. IDCT 130 for restoring, a motion compensation unit 140 for processing motion information, a memory 150 for storing the restored screen, and a coupling unit 160.

도1을 참조하면, 버퍼100은 입력되는 MPEG 신호를 임시 저장하고 가변신장복호부110으로 출력한다. 가변신장복호부110은 버퍼100에서 출력되는 MPEG 신호를 순서대로 읽어들여 MPEG 신호를 해석하여 역양자화부120으로 출력하고, 움직임 정보를 움직임보상부140으로 출력한다. 역양자화부120은 가변신장복원부110에서 출력되는 데이터를 입력받아 일정한 값을 곱하여 원래 크기의 데이터로 복원하여 IDCT130으로 출력한다. IDCT130은 역양자화부120에서 출력되는 데이터를 입력받아 실제 데이터로 복원하여 결합기160으로 출력한다. 한편, 움직임보상부140은 가변신장복호부110에서 출력되는 움직임 정보를 입력받아 메모리150에 저장된 복원화면을 읽어들여 결합기160으로 출력한다. 결합기160은 IDCT130에서 출력되는 데이터와 움직임보상부140에서 출력되는 데이터를 더하여 최종적으로 화면에 표시할 영상정보를 만든다.Referring to FIG. 1, the buffer 100 temporarily stores an input MPEG signal and outputs the MPEG signal to the variable height decoding unit 110. The variable height decoding unit 110 reads the MPEG signals output from the buffer 100 in order, interprets the MPEG signals, outputs them to the inverse quantization unit 120, and outputs motion information to the motion compensation unit 140. The inverse quantization unit 120 receives data output from the variable height recovery unit 110, multiplies a predetermined value, restores the original size data, and outputs the data to IDCT130. The IDCT130 receives the data output from the inverse quantization unit 120 and restores the actual data to the combiner 160. On the other hand, the motion compensation unit 140 receives the motion information output from the variable height decoding unit 110 reads the restored screen stored in the memory 150 and outputs to the combiner 160. The combiner 160 adds the data output from the IDCT 130 and the data output from the motion compensator 140 to create image information to be finally displayed on the screen.

이와 같은 종래 MPEG 비디오 복호기는 단순히 입력된 정보를 구문에 의해 해석하고 이 정보를 화면으로 출력하므로써 전송선로 및 복원부에서 발생되는 잡음을 그대로 출력한다. 그러므로, 이러한 종래의 단순한 MPEG 비디오 복호기는 잡음으로 인한 화질이 저하되는 문제점이 있다. 또한, 종래 MPEG 비디오 복호기에서 복원된 화면의 한 블록이 주위의 다른 블록과 비교하여 평균값이 다른 경우에 블록 효과가 발생되는 문제점이 있다.Such a conventional MPEG video decoder simply outputs the noise generated by the transmission line and the reconstruction unit by simply interpreting the input information by syntax and outputting the information to the screen. Therefore, such a conventional MPEG video decoder has a problem in that image quality due to noise is degraded. In addition, there is a problem in that a block effect occurs when one block of a picture reconstructed in a conventional MPEG video decoder has a different average value compared to other blocks around.

따라서, 본 발명의 목적은 MPEG 비디오 복호기에서 블록 효과를 제거하기 위한 회로 및 방법을 제공함에 있다.It is therefore an object of the present invention to provide a circuit and method for removing block effects in an MPEG video decoder.

본 발명의 다른 목적은 MPEG 비디오 복호기에서 잡음에 의한 화질의 저하를 방지하는 회로 및 방법을 제공함에 있다.Another object of the present invention is to provide a circuit and a method for preventing degradation of image quality due to noise in an MPEG video decoder.

본 발명의 또 다른 목적은 MPEG 비디오 복호기에서 발생되는 각 블록 오차를 검출하는 회로 및 방법을 제공함에 있다.Another object of the present invention is to provide a circuit and a method for detecting each block error generated in an MPEG video decoder.

본 발명의 또 다른 목적은 MPEG 비디오 복호기에서 검출된 오차에 따라 이득을 조정하는 회로 및 방법을 제공함에 있다.It is still another object of the present invention to provide a circuit and a method for adjusting gain according to an error detected in an MPEG video decoder.

이러한 목적들을 달성하기 위한 본 발명은 MPEG 비디오 복호기에서 현재 처리중인 블록의 오차를 검출하는 블록오차검출부와 상기 검출된 블록오차정보를 통해 이득을 조정하는 이득조정부를 더 구비하는 것을 특징으로 한다.The present invention for achieving these objects is characterized in that it further comprises a block error detection unit for detecting the error of the block currently being processed in the MPEG video decoder and a gain adjustment unit for adjusting the gain through the detected block error information.

도 1은 종래의 MPEG 비디오 복호기의 블록 구성도.1 is a block diagram of a conventional MPEG video decoder.

도 2는 본 발명이 적용되는 역양자화부에서 출력되는 신호의 타이밍도.2 is a timing diagram of a signal output from an inverse quantization unit to which the present invention is applied.

도 3은 본 발명이 적용되는 역양자화부에서 출력되는 각 블록의 DC계수를 저장하는 회로의 블록 구성도.Figure 3 is a block diagram of a circuit for storing the DC coefficient of each block output from the inverse quantization unit to which the present invention is applied.

도 4는 본 발명이 적용되는 역양자화부에서 출력되는 각 블록의 DC계수를 계산하여 저장하는 회로의 블록 구성도.Figure 4 is a block diagram of a circuit for calculating and storing the DC coefficient of each block output from the inverse quantization unit to which the present invention is applied.

도 5는 본 발명의 실시예에 따른 MPEG 비디오 복호기에서 블록 오차 검출 회로의 블록 구성도.5 is a block diagram of a block error detection circuit in an MPEG video decoder according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 MPEG 비디오 복호기에서 블록 오차 검출 및 이득 조정 회로의 블록 구성도.6 is a block diagram of a block error detection and gain adjustment circuit in an MPEG video decoder according to an embodiment of the present invention.

도 7은 본 발명이 적용되는 역양자화부에서 출력되는 각 블록의 DC계수를 저장하는 회로의 블록 구성도.7 is a block diagram of a circuit for storing the DC coefficient of each block output from the inverse quantization unit to which the present invention is applied.

이하 본 발명을 구체적인 실시예에 따른 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings according to a specific embodiment of the present invention will be described in detail.

도2는 본 발명이 적용되는 역양자화부에서 출력되는 신호의 타이밍도로서, 블록시작신호와 역양화부에서 출력되는 신호를 나타내고 있다.2 is a timing diagram of a signal output from the inverse quantization unit to which the present invention is applied, and shows a block start signal and a signal output from the inverse quantization unit.

도2를 참조하면, 각 신호는 다음과 같다. 200신호는 블록시작신호로서, 블록의 첫 번째 계수의 위치를 나타낸다. 210신호는 역양자화부에서 출력되는 블록의 각 계수의 값을 나타낸다.2, each signal is as follows. The 200 signal is a block start signal and indicates the position of the first coefficient of the block. The signal 210 represents the value of each coefficient of the block output from the inverse quantization unit.

도3은 본 발명이 적용되는 역양자화부에서 출력되는 DC값을 선택하여 저장하는 회로의 블록 구성도로서, 역양자화부120과 IDCT130과 DC계수저장부300으로 구성된다.3 is a block diagram of a circuit for selecting and storing a DC value output from an inverse quantization unit to which the present invention is applied, and includes a dequantization unit 120, IDCT130, and a DC coefficient storage unit 300. Referring to FIG.

도2 및 도3를 참조하면, MPEG 비디오 복호기로 입력되는 입력화면이 I픽쳐인 경우 역양자화부120에서 출력되는 신호는 원래 신호를 DCT한 데이터이다. 이러한 I픽쳐인 경우 IDCT130은 도2에 도시된 것과 같이 8×8블록으로 구성되는 데이터를 입력받아 역변환하여 원래의 화면으로 복원한다. DC계수저장부300은 역장화부120에서 출력되는 DC계수값을 입력받아 저장한다. 이때 도2에 도시된 것과 같이 8×8블록의 첫 번째 계수(0,0)은 블록의 평균값으로서, 블록전체의 밝기를 나타낸다. 본 발명은 복원된 화면에서 한 블록이 주위의 다른 블록과 비교하여 평균값이 다른 경우 발생되는 블록 효과를 각 블록의 평균값인 DC계수를 이용하여 제거한다.2 and 3, when the input screen input to the MPEG video decoder is an I picture, the signal output from the dequantization unit 120 is data obtained by DCT the original signal. In the case of such an I picture, the IDCT130 receives the data composed of 8x8 blocks as shown in FIG. 2 and inversely converts the data to restore the original screen. The DC coefficient storage unit 300 receives and stores a DC coefficient value output from the reverse boots 120. At this time, as shown in FIG. 2, the first coefficient (0,0) of the 8x8 block is an average value of the block, and represents the brightness of the entire block. The present invention removes a block effect generated when a block is different from other blocks in the restored screen by using a DC coefficient which is an average value of each block.

도4는 본 발명이 적용되는 역양자화부에서 출력되는 각 블록의 DC계수를 계산하여 저장하는 회로의 블록 구성도로서, 역양자화부120과 IDCT130과 DC계수의 차이값에 대한 블록400과 이전화면의 DC계수값에 대한 블록410과 결합부420과 현재화면의 DC계수값에 대한 블록430으로 구성된다.Figure 4 is a block diagram of a circuit for calculating and storing the DC coefficient of each block output from the inverse quantization unit to which the present invention is applied, block 400 and the previous screen for the difference value between the inverse quantization unit 120 and IDCT130 Block 410 for the DC coefficient of the coupling unit 420 and block 430 for the DC coefficient of the current screen.

도4를 참조하면, P픽쳐 또는 B픽쳐는 역양자화부120에서 출력되는 값과 이전화면의 차이값을 DCT한 결과로서, 현재화면에 대한 DC값을 계산하기 위해서는 역양자화부120에서 출력되는 DC계수의 차와 상기 이전화면의 DC계수값을 더한다. 즉, P픽쳐 또는 B픽쳐인 경우 결합부420은 역양자화부120에서 출력되는 DC계수의 차이값을 저장한 블록400에서 출력되는 값과 이전화면의 DC계수값을 저장한 블록410에서 출력되는 값을 합하여 현재화면의 DC계수값을 저장하는 블록430으로 출력한다.Referring to FIG. 4, the P picture or the B picture is a result of DCT of the difference between the value output from the inverse quantizer 120 and the previous screen. In order to calculate the DC value for the current screen, the DC output from the inverse quantizer 120 is performed. The difference between coefficients and the DC coefficient value of the previous screen are added. That is, in the case of a P picture or a B picture, the combiner 420 outputs the value output from the block 400 storing the difference value of the DC coefficient output from the inverse quantizer 120 and the value output from the block 410 stores the DC coefficient value of the previous screen. The sum is output to block 430 which stores the DC coefficient of the current screen.

도5는 본 발명의 실시예에 따른 MPEG 비디오 복호기에서 블록 오차 검출 회로의 블록 구성도로서, 현재처리블록500과 현재처리블록에 대응되는 이전화면블록510과 결합기520,530,540과 비교기550,560,570과 OR게이트580과 AND게이트590으로 구성된다. 본 발명의 실시예에 따른 블록 오차 검출 회로는 저장된 DC계수를 이용하여 급격한 변화를 일으키는 블록의 오차를 검출한다.FIG. 5 is a block diagram of a block error detection circuit in an MPEG video decoder according to an embodiment of the present invention, and includes a current picture block 510, a previous picture block 510, a combiner 520, 530, 540, a comparator 550, 560, 570, and an OR gate 580. AND gate 590. The block error detection circuit according to an embodiment of the present invention detects an error of a block causing a sudden change by using a stored DC coefficient.

도5를 참조하여 현재처리블록500에서 B블록의 오차를 검출하는 경우를 예를 들어 설명한다. 결합기520은 A블록과 상기 B블록의 차이를 검출하기 위해서 상기 A블록의 DC계수값에서 상기 B블록의 DC계수값을 뺀다. 결합기530은 상기 B블록과 C블록과의 차이를 검출하기 위해서 상기 C블록의 DC계수값에서 상기 B블록의 DC계수값을 뺀다. 결합기540은 이전화면의 현재 처리 블록에 대응되는 B'블록과 상기 B블록의 차이을 검출하기 위해서 상기 B'블록의 DC계수값에서 상기 B블록의 DC계수값을 뺀다. 비교기550은 기준값과 결합기520에서 출력되는 값을 비교하여 그 결과에 대응되는 신호를 출력한다. 비교기560은 상기 기준값과 결합기530에서 출력되는 값을 비교하여 그 결과에 대응되는 신호를 출력한다. 비교기570은 상기 기준값과 결합기540에서 출력되는 값을 비교하여 그 결과에 대응되는 신호를 출력한다. 즉, 현재 처리되고 있는 블록인 B블록의 주위에 있는 A블록과 B블록으로 뺀 차분값이 기준값보다 큰 경우 잡음으로 인한 평균값 변화를 일으킬 가능성이 많으므로 오차로 검출한다. 또한, 현재 처리되고 있는 B블록의 평균값이 이전화면의 같은 위치에 있는 B'블록의 평균값과 비교하여 오차를 검출한다. OR게이트580은 비교기550에서 출력되는 신호와 비교기560에서 출력되는 신호를 입력받아 논리합의 논리에 따라 신호를 출력한다. AND게이트590은 OR게이트580에서 출력되는 신호와 비교기570에서 출력되는 신호를 입력받아 논리곱의 논리에 따라 신호를 출력한다. AND게이트590에서 출력되는 신호는 현재 처리되고 있는 블록의 오차를 검출한 오차신호이다. 다시 말하면, 현재 처리되고 있는 블록의 DC계수값이 주위에 있는 블록들의 DC계수값과 비교하여 그 차이가 크고, 이전화면의 블록의 계수값과 비교하여 그 변화가 크면 현재 처리되고 있는 블록에 오차가 발생된 것이다. 따라서, 상기 오차신호는 상기 현재 처리되고 있는 블록의 오차를 나타내는 것이다.An example of detecting an error of a B block in the current processing block 500 will be described with reference to FIG. 5. The combiner 520 subtracts the DC coefficient of the B block from the DC coefficient of the A block to detect a difference between the A block and the B block. The combiner 530 subtracts the DC coefficient of the B block from the DC coefficient of the C block to detect a difference between the B block and the C block. The combiner 540 subtracts the DC coefficient of the B block from the DC coefficient of the B 'block to detect a difference between the B' block corresponding to the current processing block of the previous screen and the B block. The comparator 550 compares the reference value with the value output from the combiner 520 and outputs a signal corresponding to the result. The comparator 560 compares the reference value with the value output from the combiner 530 and outputs a signal corresponding to the result. The comparator 570 compares the reference value with the value output from the combiner 540 and outputs a signal corresponding to the result. That is, if the difference value subtracted by the A block and the B block around the B block, which is the block currently being processed, is larger than the reference value, it is likely to cause an average value change due to noise. In addition, an error is detected by comparing the average value of the B block currently being processed with the average value of the B 'block at the same position of the previous screen. The OR gate 580 receives a signal output from the comparator 550 and a signal output from the comparator 560 and outputs a signal according to a logic of logic sum. The AND gate 590 receives a signal output from the OR gate 580 and a signal output from the comparator 570 and outputs a signal according to a logic of a logical product. The signal output from the AND gate 590 is an error signal that detects an error of a block currently being processed. In other words, if the DC coefficient of the block currently being processed is large compared with the DC coefficient of the surrounding blocks, the difference is large compared to the coefficient of the block on the previous screen. Is generated. Accordingly, the error signal represents an error of the block currently being processed.

도6은 본 발명의 실시예에 따른 MPEG 비디오 복호기에서 블록 오차 검출 및 이득 조정 회로의 블록 구성도로서, 현재화면의 처리블록500과 현재처리 중인 블록에 대한 이전화면의 블록510과 결합기520,530,540과 비교기550,560,570,600과 OR게이트580과 AND게이트590과 다중화부610,640과 이득조정부620과 메모리150과 믹서630으로 구성된다.FIG. 6 is a block diagram of a block error detection and gain adjustment circuit in an MPEG video decoder according to an embodiment of the present invention, in which a block 510, a combiner 520, 530, 540, and a comparator of a previous block for a block 500 and a block currently being processed are processed. 550, 560, 570, 600, OR gate 580, AND gate 590, multiplexer 610, 640, gain adjuster 620, memory 150 and mixer 630.

도6을 참조하여 현재 처리되고 있는 블록500에서 B블록의 오차 검출 및 이득을 조정하는 회로의 동작을 설명한다. 결합기520은 A블록과 상기 B블록의 차이를 검출하기 위해서 상기 A블록의 DC계수값에서 상기 B블록의 DC계수값을 뺀다. 결합기530은 상기 B블록과 C블록과의 차이를 검출하기 위해서 상기 C블록의 DC계수값에서 상기 B블록의 DC계수값을 뺀다. 결합기540은 이전화면의 현재 처리 블록에 대응되는 B'블록과 상기 B블록의 차이을 검출하기 위해서 상기 B'블록의 DC계수값에서 상기 B블록의 DC계수값을 뺀다. 비교기550은 기준값과 결합기520에서 출력되는 값을 비교하여 그 결과에 대응되는 신호를 출력한다. 비교기560은 상기 기준값과 결합기530에서 출력되는 값을 비교하여 그 결과에 대응되는 신호를 출력한다. 비교기570은 상기 기준값과 결합기540에서 출력되는 값을 비교하여 그 결과에 대응되는 신호를 출력한다. 비교기600은 결합기520에서 출력되는 신호와 결합기560에서 출력되는 신호를 비교하여 그 결과에 대응되는 신호를 출력한다. 즉, 현재 처리되고 있는 블록인 B블록의 주위에 있는 A블록과 B블록으로 뺀 차분값이 기준값보다 큰 경우 잡음으로 인한 평균값 변화를 일으킬 가능성이 많다. 또한, 현재 처리되고 있는 B블록의 평균값이 이전화면의 같은 위치에 있는 B'블록의 평균값과 비교하여 오차를 검출한다. OR게이트580은 비교기550에서 출력되는 신호와 비교기560에서 출력되는 신호를 입력받아 논리합의 논리에 따라 신호를 출력한다. AND게이트590은 OR게이트580에서 출력되는 신호와 비교기570에서 출력되는 신호를 입력받아 논리곱의 논리에 따라 신호를 출력한다. AND게이트590에서 출력되는 신호는 현재 처리되고 있는 블록의 오차를 검출한 오차신호이다. 다시 말하면, 주위에 있는 블록들과 비교하여 그 차이가 크고, 이전화면의 블록과 비교하여 그 변화가 크면 현재 처리되고 있는 블록에 오차가 발생된 것이다. 따라서, 상기 오차신호로 상기 현재 처리되고 있는 블록의 오차를 검출할 수 있다. 다중화부610은 결합기520에서 출력되는 신호와 결합기530에서 출력되는 신호를 입력받아 비교기600에서 출력되는 신호에 응답하여 다중화하여 이득조정부620으로 출력한다. 이득조정부620은 다중화부610에서 출력되는 신호를 입력받아 이득의 레벨을 결정하여 그에 따른 이득값을 선택하기 위한 이득조정 제어신호를 출력한다. 믹서630은 메모리150에서 출력되는 신호를 입력받아 이득조정부620에서 출력되는 상기 이득조정 제어신호를 인가받아 상기 두 신호를 혼합하여 다중화부640으로 출력한다. 다중화부640은 믹서630에서 출력되는 신호와 메모리150에서 출력되는 신호를 입력받아 AND게이트590에서 출력되는 오차신호에 응답하여 출력한다.Referring to Fig. 6, the operation of the circuit for adjusting the error detection and the gain of the B block in the block 500 currently being processed will be described. The combiner 520 subtracts the DC coefficient of the B block from the DC coefficient of the A block to detect a difference between the A block and the B block. The combiner 530 subtracts the DC coefficient of the B block from the DC coefficient of the C block to detect a difference between the B block and the C block. The combiner 540 subtracts the DC coefficient of the B block from the DC coefficient of the B 'block to detect a difference between the B' block corresponding to the current processing block of the previous screen and the B block. The comparator 550 compares the reference value with the value output from the combiner 520 and outputs a signal corresponding to the result. The comparator 560 compares the reference value with the value output from the combiner 530 and outputs a signal corresponding to the result. The comparator 570 compares the reference value with the value output from the combiner 540 and outputs a signal corresponding to the result. The comparator 600 compares the signal output from the combiner 520 with the signal output from the combiner 560 and outputs a signal corresponding to the result. That is, if the difference value subtracted by the A block and the B block around the B block, which is the block currently being processed, is larger than the reference value, the average value due to noise is likely to change. In addition, an error is detected by comparing the average value of the B block currently being processed with the average value of the B 'block at the same position of the previous screen. The OR gate 580 receives a signal output from the comparator 550 and a signal output from the comparator 560 and outputs a signal according to a logic of logic sum. The AND gate 590 receives a signal output from the OR gate 580 and a signal output from the comparator 570 and outputs a signal according to a logic of a logical product. The signal output from the AND gate 590 is an error signal that detects an error of a block currently being processed. In other words, if the difference is large compared to the surrounding blocks, and the change is large compared to the block of the previous screen, an error occurs in the block currently being processed. Therefore, the error of the block currently being processed can be detected by the error signal. The multiplexer 610 receives the signal output from the combiner 520 and the signal output from the combiner 530 and multiplexes the signal output from the comparator 600 to output the gain adjuster 620. The gain adjuster 620 receives the signal output from the multiplexer 610, determines a gain level, and outputs a gain adjustment control signal for selecting a gain value accordingly. The mixer 630 receives the signal output from the memory 150 and receives the gain adjustment control signal output from the gain adjuster 620 to mix the two signals and output the mixed signal to the multiplexer 640. The multiplexer 640 receives a signal output from the mixer 630 and a signal output from the memory 150 and outputs the signal in response to an error signal output from the AND gate 590.

도7은 본 발명의 실시예에 따른 역양자화부에서 출력되는 각 블록의 DC계수를 저장하는 회로의 블록 구성도로서, 역양자화부120과 IDCT130과 DC계수값의 차를 나타내는 블록700과 이전화면의 DC계수값을 나타내는 블록710과 결합기720과 다중화부730과 저장되는 DC계수값을 나타내는 블록740으로 구성된다.7 is a block diagram of a circuit for storing the DC coefficient of each block output from the inverse quantization unit according to an embodiment of the present invention, in which the block 700 and the previous screen showing the difference between the inverse quantization unit 120 and IDCT130 and the DC coefficient value It consists of a block 710 representing the DC coefficient value of the combiner 720 and a block 740 representing the DC coefficient value stored in the multiplexer 730.

도7을 참조하면, 역양자화부120에서 출력되는 DC계수의 차이값을 입력받은 블록700은 순차적으로 입력된 값을 결합기720으로 출력한다. 또한, 이전화면의 DC계수값에 대한 블록710도 순차적으로 저장된 값을 결합기720으로 출력한다. 결합기720은 상기 DC계수의 차이값과 상기 이전화면의 DC계수값을 입력받아 합하여 다중화부730으로 출력한다. 다중화부730는 역양자화부120에서 출력되는 신호와 상기 결합기720에서 출력되는 신호를 입력받으며, 인가되는 오차신호에 응답하여 상기 입력된 신호를 다중화하여 현재화면의 DC계수값을 저장하는 블록740으로 출력한다. DC계수값을 저장하는 블록740은 입력되는 각 픽쳐별로 DC계수값을 선택하여 저장하는 회로이다. 상기 DC계수값에 대한 블록700,710,740은 MPEG2인 경우 화면의 크기가 720×480이며, 이를 기준으로 하여 계산하는 경우 한 화면의 DC값을 저장하기 위해서는 90×60개의 DC계수를 저장해야 한다.Referring to FIG. 7, the block 700 that receives the difference value of the DC coefficients output from the inverse quantizer 120 outputs sequentially input values to the combiner 720. In addition, the block 710 for the DC coefficient value of the previous screen also sequentially outputs the values stored in the combiner 720. The combiner 720 receives the difference value of the DC coefficient and the DC coefficient value of the previous screen, adds them, and outputs the sum to the multiplexer 730. The multiplexer 730 receives a signal output from the inverse quantizer 120 and a signal output from the combiner 720, and multiplexes the input signal in response to an applied error signal to store a DC coefficient value of the current screen. Output The block 740 storing the DC coefficient value is a circuit for selecting and storing the DC coefficient value for each input picture. The blocks 700, 710, and 740 for the DC coefficient value have a screen size of 720 × 480 in the case of MPEG2, and when calculating based on this, 90 × 60 DC coefficients must be stored in order to store the DC value of one screen.

상술한 바와 같이 본 발명은 MPEG 비디오 복호기에서 발생되는 블록 효과를 제거하여 화질 개선할 수 있는 이점이 있다.As described above, the present invention has an advantage of improving image quality by removing block effects generated in the MPEG video decoder.

Claims

A block effect removal circuit in an MPEG video decoder, comprising: a block error detection unit for detecting error information on a block currently being processed, and a gain adjustment unit for adjusting a gain based on the detected error information. Circuit.

The block of claim 1, wherein the block error detection unit detects an error of the block by comparing a DC coefficient value of a block currently being processed with a DC coefficient value of a previous screen block corresponding to the block currently being processed. Effect elimination circuit.

The block error removal unit of claim 1, wherein the block error detection unit detects an error of the block by comparing a DC coefficient value of a block currently being processed with a DC coefficient value of blocks around the block currently being processed. Circuit.

A method for removing a block effect in an MPEG video decoder, comprising: comparing an average value of a block currently being processed with an average value of a block of a previous picture corresponding to the block currently being processed, and detecting an error according to the result; And adjusting the gain according to the detected error information.