KR100202196B1 - Method of forming an element isolation region in a semiconductor device - Google Patents

Method of forming an element isolation region in a semiconductor device Download PDF

Info

Publication number
KR100202196B1
KR100202196B1 KR1019960045051A KR19960045051A KR100202196B1 KR 100202196 B1 KR100202196 B1 KR 100202196B1 KR 1019960045051 A KR1019960045051 A KR 1019960045051A KR 19960045051 A KR19960045051 A KR 19960045051A KR 100202196 B1 KR100202196 B1 KR 100202196B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
semiconductor substrate
forming
field
Prior art date
Application number
KR1019960045051A
Other languages
Korean (ko)
Other versions
KR19980026564A (en
Inventor
이승호
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960045051A priority Critical patent/KR100202196B1/en
Publication of KR19980026564A publication Critical patent/KR19980026564A/en
Application granted granted Critical
Publication of KR100202196B1 publication Critical patent/KR100202196B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자분리방법에 관한 것으로서 반도체기판 상의 필드영역이 노출되도록 활성영역에 패드산화막과 질화막을 형성하는 공정과, 상기 반도체기판의 필드영역에 필드산화막을 형성하는 공정과, 상기 필드산화막의 반도체기판 표면 보다 높게 형성된 부분을 제거하여 평탄화함과 동시에 상기 필드산화막의 주위에 오목부를 형성하는 공정과, 상기 반도체기판 상에 잔류하는 질화막과 패드산화막을 순차적으로 제거하는 공정과, 상기 오목부 내에 다결정실리콘을 채워 필라를 형성하는 공정과, 상기 반도체기판의 노출된 부분에 게이트산화막을 형성함과 동시에 상기 오목부 내의 필라를 산화하여 활성영역과 필드영역 경계의 게이트산화막을 두껍게 하는 공정을 구비한다. 따라서, 게이트산화막의 두께를 보상하여 누설전류가 흐르는 것을 방지할 수 있으며, 또한, 필드영역과 활성영역의 경계의 오목부 모서리를 완만하게 하므로 전계의 집속을 억제하여 항복전압의 저하를 방지할 수 있다.The present invention relates to a device isolation method for a semiconductor device, which comprises the steps of forming a pad oxide film and a nitride film in an active region so as to expose a field region on a semiconductor substrate, forming a field oxide film in a field region of the semiconductor substrate, Removing the portion of the oxide film higher than the surface of the semiconductor substrate to planarize and form a concave portion around the field oxide film; sequentially removing the nitride film and the pad oxide film remaining on the semiconductor substrate; Forming a gate oxide film on the exposed portion of the semiconductor substrate and oxidizing the pillar in the recess to thicken the gate oxide film at the boundary between the active region and the field region; Respectively. Therefore, it is possible to prevent the leakage current from flowing by compensating the thickness of the gate oxide film. Further, since the concave edge at the boundary between the field region and the active region is made gentle, the convergence of the electric field can be suppressed, have.

Description

반도체장치의 소자분리방법Device isolation method of semiconductor device

제1도(a) 내지 (d)는 종래 기술의 일 실시예에 따른 반도체장치의 소자분리 방법을 도시하는 공정도.1 (a) to (d) are process drawings showing a device isolation method of a semiconductor device according to an embodiment of the prior art.

제2도(a) 내지 (d)는 종래 기술의 다른 실시예에 따른 반도체장치의 소자분리 방법을 도시하는 공정도.2 (a) to (d) are process drawings showing a device isolation method of a semiconductor device according to another embodiment of the prior art.

제3도(a) 내지 (e)는 본 발명의 일 실시예에 따른 반도체장치의 소자분리방법을 도시하는 공정도.3 (a) to 3 (e) are process drawings showing a device isolation method of a semiconductor device according to an embodiment of the present invention.

제4도(a) 내지 (e)는 본 발명의 다른 실시예에 따른 반도체장치의 소자분리방법을 도시하는 공정도.4 (a) to 4 (e) are process drawings showing a device isolation method of a semiconductor device according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

31, 41 : 반도체기판 32, 42 : 패드산화막31, 41: semiconductor substrate 32, 42: pad oxide film

33, 43 : 질화막 34, 46 : 필드산화막33, 43: a nitride film 34, 46: a field oxide film

35 : 버즈 빅 36, 47 : 오목부35: Buzz Big 36, 47: concave

37, 48 : 식각정지산화막 38, 49 : 필라37, 48: etch stop oxide film 38, 49: pillar

39, 50 : 게이트산화막 44 : 트렌치39, 50: gate oxide film 44: trench

45 : 완충막45: buffer membrane

본 발명은 반도체장치의 소자분리방법에 관한 것으로서, 특히, 필드영역과 활성영역의 경계 부분에서 누설 전류 특성이 저하되고 항복전압(breakdown voltage)이 낮아지는 것을 방지할 수 있는 반도체장치의 소자분리방법에 관한 것이다.The present invention relates to a device isolation method for a semiconductor device, and more particularly, to a device isolation method for a semiconductor device capable of preventing a leakage current characteristic from being lowered and a breakdown voltage from being lowered at a boundary portion between a field region and an active region .

반도체장치에 있어서 소자들 사이의 전기적인 분리는 각 소자의 동작과 집적회로의 고집적화에 많은 영향을 끼친다. 그러므로, 반도체장치는 소자들 사이에 소자를 분리하는 두꺼운 필드산화막을 형성하여 소자들을 전기적으로 분리하는 하는 방법이 개발되었다.Electrical isolation between elements in a semiconductor device greatly affects the operation of each element and the high integration of the integrated circuit. Therefore, a semiconductor device has developed a method of forming a thick field oxide film separating elements between elements to electrically isolate the elements.

제1도(a) 내지 (d)는 종래 기술의 일 실시예에 따른 반도체장치의 소자분리 방법을 도시하는 공정도이다.1 (a) to 1 (d) are process drawings showing a device isolation method of a semiconductor device according to an embodiment of the prior art.

제1도(a)를 참조하면, 반도체기판(11)의 표면에 패드산화막(12)과 질화막(13)을 순차적으로 형성한다. 그리고, 질화막(13) 및 패드산화막(12)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 반도체기판(11)이 노출되도록 식각하여 소자의 활성영역(a1)과 필드영역(f1)을 한정한다.Referring to FIG. 1 (a), a pad oxide film 12 and a nitride film 13 are sequentially formed on the surface of a semiconductor substrate 11. The active region a1 and the field region f1 of the device are defined by etching a predetermined portion of the nitride film 13 and the pad oxide film 12 to expose the semiconductor substrate 11 by photolithography .

제1도(b)를 참조하면, 반도체기판(11)의 노출된 부분을 고온에서 장시간 산화하여 소자의 활성영역(a1)을 한정하는 필드산화막(14)을 형성한다. 이 때, 질화막(13) 상에는 산화막이 형성되지 않으나 하부에는 패드산화막(12)의 노출된 부분이 부분적으로 산화되어 필드산화막(14)의 주위에 버즈 빅(bird's beak : 15)이 형성된다.Referring to FIG. 1 (b), the exposed portion of the semiconductor substrate 11 is oxidized at a high temperature for a long time to form a field oxide film 14 which defines the active region a1 of the device. At this time, an oxide film is not formed on the nitride film 13, but the exposed portion of the pad oxide film 12 is partially oxidized to form a bird's beak 15 around the field oxide film 14.

제1도(c)를 참조하면, 질화막(13)을 마스크로 사용하여 필드산화막(14)의 반도체기판(11)의 표면 보다 높게 형성된 부분을 HF 또는 BOE(Buffered Oxide Etchant) 등의 용액으로 식각하여 평탄화시킨다. 이때, 필드산화막(14) 주위의 버즈 빅(15)도 제거되어 오목부(recsss : 16)가 형성된다.Referring to FIG. 1 (c), a portion of the field oxide film 14 higher than the surface of the semiconductor substrate 11 is etched with a solution such as HF or BOE (Buffered Oxide Etchant) using the nitride film 13 as a mask . At this time, the buzzbig 15 around the field oxide film 14 is also removed to form the recesses 16.

제1도(d)를 참조하면, 반도체기판(11) 상의 활성영역(a1)에 잔류하는 질화막(13)과 패드산화막(12)을 순차적으로 제거하여 반도체기판(11)을 노출시킨다. 그리고, 반도체기판(11) 상의 활성영역(a1)에 열산화 방법에 의해 게이트산화막(17)을 형성한다. 이 때, 게이트산화막(17)은 오목부(16)의 내부에도 형성된다.Referring to FIG. 1 (d), the nitride film 13 and the pad oxide film 12 remaining in the active region a1 on the semiconductor substrate 11 are sequentially removed to expose the semiconductor substrate 11. Then, a gate oxide film 17 is formed in the active region a1 on the semiconductor substrate 11 by a thermal oxidation method. At this time, the gate oxide film 17 is also formed inside the recess 16.

제2도(a) 내지 (d)는 종래 기술의 다른 실시예에 따른 반도체장치의 소자분리방법을 도시하는 공정도이다.2 (a) to 2 (d) are process drawings showing a device isolation method of a semiconductor device according to another embodiment of the prior art.

제2도(a)를 참조하면, 반도체기판(21)의 표면에 패드산화막(22)과 질화막(23)을 순차적으로 형성한다. 그리고, 질화막(23) 및 패드산화막(22)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 반도체기판(21)이 노출되도록 식각하여 소자의 활성영역(a2)과 필드영역(f2)을 한정한다. 그 다음, 질화막(23)을 마스크로 사용하여 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법으로 반도체기판(21)의 노출된 부분을 식각하여 트렌치(24)를 형성한다.Referring to FIG. 2 (a), a pad oxide film 22 and a nitride film 23 are sequentially formed on the surface of the semiconductor substrate 21. The active region a2 and the field region f2 of the device are defined by etching the predetermined portion of the nitride film 23 and the pad oxide film 22 to expose the semiconductor substrate 21 by a photolithography method . Next, the exposed portion of the semiconductor substrate 21 is etched by a reactive ion etching (RIE) method using the nitride film 23 as a mask to form a trench 24.

제2도(b)를 참조하면, 트렌치(24) 내부의 RIE 공정시 손상된 표면을 열산화방법에 의해 산화하여 완층산화막(25)을 형성한다. 그리고, 질화막(23) 및 완층산화막(25) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법에 의해 트렌치(24)를 채우도록 산화실리콘을 증착한다. 그 다음, 화학-기계적연마(Chemical-Mechanical Polishing : 이하, CMP라 칭함) 방법 또는 에치 백 방법에 의해 질화막(23)이 노출되도록 산화실리콘을 제거한다. 이 때, 트렌치(24) 내의 제거되지 않은 산화실리콘은 필드산화막(26)이 된다.Referring to FIG. 2 (b), the damaged surface in the RIE process inside the trench 24 is oxidized by a thermal oxidation method to form the complete oxide film 25. Silicon oxide is deposited on the nitride film 23 and the complete oxide film 25 to fill the trench 24 by a chemical vapor deposition (hereinafter referred to as CVD) method. Next, the silicon oxide is removed to expose the nitride film 23 by a chemical-mechanical polishing (CMP) method or an etch-back method. At this time, the unremoved silicon oxide in the trench 24 becomes the field oxide film 26.

제2도(c)를 참조하면, 질화막(23)을 마스크로 사용하여 필드산화막(26)의 반도체기판(21)의 표면 보다 높게 형성된 부분을 HF 또는 BOE 등의 용액으로 식각하여 평탄화시킨다. 이 때, 필드산화막(26)은 주위의 질화막(23)과 접촉된 부분이 가운데 부분 보다 식각 속도가 빠르다. 그러므로, 필드산화막(26)의 주변부는 반도체기판(21) 보다 낮게 되어 오목부(27)가 형성되는 데, 상기에서 필드산화막(26) 식각시 완충산화막(25)의 소정 부분도 식각되어 트렌치(24) 상부의 소정 부분을 노출시킨다.Referring to FIG. 2 (c), a portion of the field oxide film 26 higher than the surface of the semiconductor substrate 21 is planarized by etching with a solution such as HF or BOE using the nitride film 23 as a mask. At this time, the portion of the field oxide film 26 which is in contact with the surrounding nitride film 23 has a higher etching rate than the middle portion. Therefore, a peripheral portion of the field oxide film 26 is lower than the semiconductor substrate 21 to form a concave portion 27. At this time, a predetermined portion of the buffer oxide film 25 is also etched to etch the field oxide film 26, 24).

제2도(d)를 참조하면, 반도체기판(21) 상의 활성영역(a2)에 잔류하는 질화막(23)과 패드산화막(22)을 순차적으로 제거하여 반도체기판(21)을 노출시킨다. 그리고, 반도체기판(21) 상의 활성영역(a2)에 열산화 방법에 의해 게이트산화막(28)을 형성한다. 이 때, 게이트산화막(28)은 오목부(27)의 내부에도 형성된다.Referring to FIG. 2 (d), the nitride film 23 and the pad oxide film 22 remaining in the active region a2 on the semiconductor substrate 21 are sequentially removed to expose the semiconductor substrate 21. Then, a gate oxide film 28 is formed in the active region a2 on the semiconductor substrate 21 by a thermal oxidation method. At this time, the gate oxide film 28 is also formed inside the concave portion 27.

그러나, 상술한 종래의 반도체장치의 소자분리방법은 활성영역과 필드영역이 접하는 부분의 모서리에 응력이 발생되어 산화 공정시 산화 속도가 늦으므로 이 모서리 부분에 게이트산화막이 얇게 형성될 뿐만 아니라 이 모서리 부분에 전계가 집속되어 누설전류가 흐르고 항복전압이 저하되는 문제점이 있었다.However, in the above-described conventional device isolation method of a semiconductor device, since stress is generated at the edge of the portion where the active region and the field region are in contact with each other and the oxidation rate is slow in the oxidation process, not only the gate oxide film is formed thinly at this edge, An electric field is concentrated on a portion of the substrate, which causes a leakage current to flow and a breakdown voltage to decrease.

따라서, 본 발명의 목적은 필드영역과 활성영역의 경계에서 게이트 산화막의 두께를 보상하여 누설전류의 흐름을 방지할 수 있는 반도체장치의 소자분리방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a device isolation method of a semiconductor device capable of preventing leakage current flow by compensating a thickness of a gate oxide film at a boundary between a field region and an active region.

본 발명의 다른 목적은 필드영역과 활성영역의 경계에서 전계의 집속을 억제하여 항복전압의 저하를 방지할 수 있는 반도체장치의 소자분리방법을 제공함에 있다.It is another object of the present invention to provide a device isolation method of a semiconductor device capable of preventing the convergence of an electric field at a boundary between a field region and an active region to prevent a breakdown voltage from being lowered.

상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 소자분리방법은 반도체기판 상의 필드영역이 노출되도록 활성영역에 패드산화막과 질화막을 형성하는 공정과, 상기 반도체기판의 필드영역에 필드산화막을 형성하는 공정과, 상기 필드산화막의 반도체기판 표면 보다 높게 형성된 부분을 제거하여 평탄화함과 동시에 상기 필드산화막의 주위에 오목부를 형성하는 공정과, 상기 반도체기판 상에 잔류하는 질화막과 패드산화막을 순차적으로 제거하는 공정과, 상기 오목부 내에 다결정실리콘을 채워 필라를 형성하는 공정과, 상기 반도체기판의 노출된 부분에 게이트산화막을 형성함과 동시에 상기 오목부 내의 필라를 산화하여 활성영역과 필드영역 경계의 게이트산화막을 두껍게 하는 공정을 구비한다.According to another aspect of the present invention, there is provided a method of isolating elements in a semiconductor device, the method comprising: forming a pad oxide layer and a nitride layer in an active region so as to expose a field region on the semiconductor substrate; Removing the portion of the field oxide film higher than the surface of the semiconductor substrate to planarize and forming a recess around the field oxide film; and sequentially removing the nitride film and the pad oxide film remaining on the semiconductor substrate Forming a gate oxide film in an exposed portion of the semiconductor substrate and oxidizing a pillar in the recess to fill the gate oxide film of the active region and the field region boundary with the polysilicon, And a thickening step.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

제3도(a) 내지 (e)는 본 발명의 일 실시예에 따른 반도체장치의 소자분리방법을 도시하는 제조공정도이다.3 (a) to 3 (e) are manufacturing process diagrams showing a device isolation method of a semiconductor device according to an embodiment of the present invention.

제3도(a)를 참조하면, 반도체기판(31) 상에 열산화 방법으로 100200정도 두께의 패드산화막(32)을 형성하고, 이 패드산화막(32) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 15002500정도 두께의 질화막(33)을 형성한다. 그리고, 질화막(33)과 패드산화막(32)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 반도체기판(31)이 노출되도록 식각하여 소자의 활성영역(A1)과 필드영역(F1)을 한정한다.Referring to FIG. 3 (a), on the semiconductor substrate 31, 200 A pad oxide film 32 having a thickness of about 1500 nm is formed on the pad oxide film 32. A chemical vapor deposition (hereinafter referred to as " CVD & 2500 A nitride film 33 having a thickness of about 20 nm is formed. The active region A1 and the field region F1 of the device are defined by etching the predetermined portion of the nitride film 33 and the pad oxide film 32 to expose the semiconductor substrate 31 by photolithography .

제3도(b)를 참조하면, 반도체기판(31)의 노출된 부분을 10001100정도의 고온에서 장시간 산화하여 25004500정도 두께의 필드산화막(34)을 형성하여 소자의 활성영역(A1)을 한정한다. 이 때, 필드산화막(34)의 주위에 패드산화막(32)도 부분적으로 산화되어 버즈 빅(35)이 형성된다.Referring to FIG. 3 (b), the exposed portion of the semiconductor substrate 31 is referred to as 1000 1100 Lt; RTI ID = 0.0 > 2500 < / RTI & 4500 Field oxide film 34 is formed to define the active region A1 of the device. At this time, the pad oxide film 32 is also partially oxidized around the field oxide film 34 to form the Buzz Big 35.

제3도(c)를 참조하면, 질화막(33)을 마스크로 사용하여 필드산화막(34)의 반도체기판(31)의 표면 보다 높게 형성된 부분을 HF 또는 BOE 등의 용액으로 식각하여 평탄화시킨다. 이 때, 필드산화막(34) 주위의 버즈빅(35)도 제거되어 오목부(36)가 형성된다.Referring to FIG. 3 (c), a portion of the field oxide film 34 higher than the surface of the semiconductor substrate 31 is planarized by etching with a solution such as HF or BOE using the nitride film 33 as a mask. At this time, the burzzbik 35 around the field oxide film 34 is also removed to form the concave portion 36.

제3도(d)를 참조하면, 반도체기판(31) 상의 활성영역(A1)에 잔류하는 질화막(33)과 패드산화막(32)을 순차적으로 제거하여 반도체기판(11)을 노출시킨다. 그리고, HC1 또는 DCE(dichloroethylene) 등의 C1 성분을 포함하는 가스 분위기에서 오목부(36)를 포함하는 반도체기판(31) 상에 100200정도 두께의 식각정지산화막(37)을 형성한다. 이 때, C1 성분은 반도체기판(31)의 모서리 부분을 빠르게 산화시키므로 반도체기판(31)의 오목부(36)의 모서리 부분을 완만하게 한다. 그러므로, 이 후에 형성되는 게이트전극에 의한 전계가 집속되는 것을 방지하여 항복전압이 저하되는 것을 방지할 수 있다. 그 다음, 필드산화막(34) 및 식각정지산화막(37) 상에 다결정실리콘을 40006000정도의 두께로 두껍게 증착한 후 필드산화막(34) 및 식각정지산화막(37)이 노출될 때 까지 RIE 방법으로 에치 백하여 오목부(36) 내에 필라(filiar : 38)를 형성한다. 이 때, 식각정지산화막(37)은 필라(38)를 형성하기 위한 RIE 공정시 반도체기판(31)이 손상되는 것을 방지한다.Referring to FIG. 3 (d), the nitride film 33 and the pad oxide film 32 remaining in the active region A1 on the semiconductor substrate 31 are sequentially removed to expose the semiconductor substrate 11. Then, on the semiconductor substrate 31 including the concave portion 36 in a gas atmosphere containing a C1 component such as HCl or DCE (dichloroethylene), 100 200 Thereby forming an etch stop oxide film 37 having a thickness of about 20 nm. At this time, the C1 component rapidly oxidizes the edge portion of the semiconductor substrate 31, thereby gently making the edge portion of the recessed portion 36 of the semiconductor substrate 31 gentle. Therefore, it is possible to prevent the electric field caused by the gate electrode formed later from being focused, and to prevent the breakdown voltage from being lowered. Next, polycrystalline silicon is deposited on the field oxide film 34 and the stopper oxide film 37 to 4000 6000 The etch stop layer 35 is etched back by the RIE method until the field oxide film 34 and the stopper oxide film 37 are exposed to form a filament 38 in the recess 36. At this time, the etch stop oxide film 37 prevents the semiconductor substrate 31 from being damaged in the RIE process for forming the pillars 38.

제3도(e)를 참고하면, 식각정지산화막(37)을 제거하여 활성영역(A1)의 반도체기판(31)을 노출시킨다. 그리고, 반도체기판(31) 상의 노출된 부분에 열산화 방법에 의해 게이트산화막(39)을 형성한다. 이 때, 오목부(36) 내의 필라(38)도 산화되어 활성영역(A1)과 필드영역(F1)의 경계에서 게이트산화막(39)가 두껍게 형성되어 누설전류가 흐르는 것을 방지한다.Referring to FIG. 3 (e), the etch stop oxide film 37 is removed to expose the semiconductor substrate 31 of the active region A1. Then, a gate oxide film 39 is formed on the exposed portion of the semiconductor substrate 31 by a thermal oxidation method. At this time, the pillar 38 in the concave portion 36 is also oxidized to form a thick gate oxide film 39 at the boundary between the active region A1 and the field region F1, thereby preventing leakage current from flowing.

제4도(a) 내지 (e)는 본 발명의 다른 실시예에 따른 반도체장치의 소자분리방법을 도시하는 공정도이다.4 (a) to 4 (e) are process drawings showing a device isolation method of a semiconductor device according to another embodiment of the present invention.

제4도(a)를 참조하면, 반도체기판(41) 상에 열산화 방법으로 100200정도 두께의 패드산화막(42)을 형성하고, 이 패드산화막(42) 상에 CVD 방법으로 15002500정도 두께의 질화막(43)을 형성한다. 그리고, 질화막(43)과 패드산화막(42)의 소정 부분을 포토리쏘그래피 방법으로 반도체기판(41)이 노출되도록 식각하여 소자의 활성영역(A2)과 필드영역(F2)을 한정한다. 그 다음, 질화막(43)을 마스크로 사용하여 RIE 방법으로 반도체기판(41)의 노출된 부분을 30006000정도 깊이로 식각하여 트렌치(44)를 형성한다.Referring to FIG. 4 (a), on a semiconductor substrate 41, 200 A pad oxide film 42 having a thickness of about 1500 nm is formed on the pad oxide film 42, 2500 A nitride film 43 having a thickness of about 5 nm is formed. The active region A2 and the field region F2 of the device are defined by etching the predetermined portion of the nitride film 43 and the pad oxide film 42 to expose the semiconductor substrate 41 by a photolithography method. Then, using the nitride film 43 as a mask, the exposed portion of the semiconductor substrate 41 is removed by RIE 6000 So that the trench 44 is formed.

제4도(b)를 참조하면, 트렌치(44) 내부의 RIE 공정시 표면의 손상을 제거하기 위해 50200정도 두께로 열산화하여 완충산화막(45)을 형성한다. 그리고, 질화막(43) 및 완충산화막(45) 상에 CVD 방법에 의해 트렌치(44)를 채우도록 산화실리콘을 50008000정도 두께로 증착한다. 그 다음, 질화막(43) 상의 산화실리콘을 CMP 방법 또는 에치 백 방법에 의해 질화막(43)이 노출되도록 제거한다. 이 때, 트렌치(44) 내의 제거되지 않은 산화실리콘은 필드산화막(46)이 된다.Referring to FIG. 4 (b), to remove surface damage during the RIE process in the trench 44, 200 And the buffer oxide film 45 is formed. Then, silicon oxide is deposited on the nitride film 43 and the buffer oxide film 45 so as to fill the trench 44 by the CVD method. 8000 Thickness. Then, the silicon oxide on the nitride film 43 is removed by a CMP method or an etch-back method so that the nitride film 43 is exposed. At this time, the unremoved silicon oxide in the trench 44 becomes the field oxide film 46.

제4도(C)를 참조하면, 질화막(43)을 마스크로 사용하여 필드산화막(46)의 반도체기판(41)의 표면 보다 높게 형성된 부분을 HF 또는 BOE 등의 용액으로 식각하여 평탄화시킨다. 이 때, 필드산화막(46)은 주위의 질화막(43)과 접촉된 부분이 가운데 부분 보다 식각 속도가 빠르다. 그러므로, 필드산화막(46)의 주변부는 반도체기판(41) 보다 낮게 되어 오목부(47)가 형성되는데, 상기에서 필드산화막(46) 식각시 완충산화막(45)의 소정 부분도 식각되어 트렌치(44) 상부의 소정 부분을 노출시킨다.Referring to FIG. 4C, a portion of the field oxide film 46, which is formed higher than the surface of the semiconductor substrate 41, is planarized by etching with a solution such as HF or BOE using the nitride film 43 as a mask. At this time, the portion of the field oxide film 46 which is in contact with the surrounding nitride film 43 has a higher etching rate than the middle portion. Therefore, the peripheral portion of the field oxide film 46 is lower than the semiconductor substrate 41 to form the recess 47. At this time, a predetermined portion of the buffer oxide film 45 is etched to etch the field oxide film 46, To expose a predetermined portion of the upper portion.

제4도(d)를 참조하면, 반도체기판(41) 상의 활성영역(A2)에 잔류하는 질화막(43)과 패드산화막(42)을 순차적으로 제거하여 반도체기판(41)을 노출시킨다. 상기에서, 질화막(43)은 인산으로, 패드산화막(42)은 HF 또는 BOE 용액으로 제거한다. 그리고, HC1 또는 DCE 등의 C1 성분을 포함하는 가스 분위기에서 오목부(47)를 포함하는 반도체기판(41) 상에 100200정도 두께의 식각정지산화막(48)을 형성한다. 상기 C1 성분은 반도체기판(41)의 모서리 부분을 빠르게 산화시키므로 반도체기판(41)의 오목부(47)의 모서리 부분을 완만하게 한다. 그러므로, 이 후에 형성되는 게이트전극에 의한 전계가 집속되는 것을 방지하여 항복전압이 저하되는 것을 방지할 수 있다.4D, the nitride film 43 and the pad oxide film 42 remaining in the active region A2 on the semiconductor substrate 41 are sequentially removed to expose the semiconductor substrate 41. In this case, In the above, the nitride film 43 is removed by phosphoric acid and the pad oxide film 42 is removed by HF or BOE solution. Then, on the semiconductor substrate 41 including the concave portion 47 in the gas atmosphere containing the C1 component such as HC1 or DCE, 100 200 The etching stopper oxide film 48 is formed. The C1 component oxidizes the corner portion of the semiconductor substrate 41 rapidly, thereby gentle the corner portion of the concave portion 47 of the semiconductor substrate 41. Therefore, it is possible to prevent the electric field caused by the gate electrode formed later from being focused, and to prevent the breakdown voltage from being lowered.

그 다음, 필드산화막(44) 및 식각정지산화막(48) 상에 다결정실리콘을 40006000정도의 두께로 두껍게 증착한 후 필드산화막(44) 및 식각정지산화막(48)이 노출될 때 까지 RIE 방법으로 에치 백하여 오목부(46) 내에 필라(49)를 형성한다. 이 때, 식각정지산화막(48)은 상기 RIE 공정시 반도체기판(41)이 손상되는 것을 방지한다.Then, polycrystalline silicon is deposited on the field oxide film 44 and the stopper oxide film 48 to 4000 6000 A pillar 49 is formed in the concave portion 46 by etch back by the RIE method until the field oxide film 44 and the stopper oxide film 48 are exposed. At this time, the etch stop oxide film 48 prevents the semiconductor substrate 41 from being damaged during the RIE process.

제4도(e)를 참고하면, 식각정지산화막(47)을 제거하여 활성영역(A1)의 반도체기판(31)을 노출시킨다. 그리고, 반도체기판(41) 상의 노출된 부분에 열산화 방법에 의해 게이트산화막(50)을 형성한다. 이 때, 오목부(47) 내의 필라(49)도 산화되어 활성영역(A2)과 필드영역(F2)의 경계에서 게이트산화막(50)가 두껍게 형성되어 누설전류가 흐르는 것을 방지한다.Referring to FIG. 4 (e), the etch stop oxide film 47 is removed to expose the semiconductor substrate 31 of the active region A1. Then, a gate oxide film 50 is formed on the exposed portion of the semiconductor substrate 41 by a thermal oxidation method. At this time, the pillar 49 in the recess 47 is also oxidized to form a thick gate oxide film 50 at the boundary between the active region A2 and the field region F2, thereby preventing the leakage current from flowing.

상술한 바와 같이 본 발명에 따른 소자분리방법은 반도체기판의 필드영역에 열산화하거나 또는 트렌치를 형성하여 산화실리콘을 증착하여 필드산화막을 형성한 후 이 필드산화막의 반도체기판의 표면 보다 높게 형성된 부분을 습식 식각하여 평탄화시킬 때 형성되는 오목부의 모서리를 산화에 의해 완만하게 하고 이 오목부 내에 다결정실리콘으로 이루어진 필라를 형성하고 반도체기판의 노출된 활성영역 상에 열산화 방법에 의해 게이트산화막을 형성함과 동시에 필라를 산화시켜 활성영역과 필드영역의 경계에서 게이트산화막을 두껍게 형성한다.As described above, in the device isolation method of the present invention, a field oxide film is formed by thermally oxidizing or forming trenches in a field region of a semiconductor substrate to deposit silicon oxide, and then a portion formed higher than the surface of the semiconductor substrate of the field oxide film is formed Forming a pillar made of polycrystalline silicon in the recess and forming a gate oxide film on the exposed active region of the semiconductor substrate by a thermal oxidation method; At the same time, the pillar is oxidized to form a thick gate oxide film at the boundary between the active region and the field region.

따라서, 본 발명은 게이트산화막의 두께를 보상하여 누설전류가 흐르는 것을 방지할 수 있으며, 또한, 필드영역과 활성영역의 경계의 오목부 모서리를 완만하게 하므로 전계의 집속을 억제하여 항복전압의 저하를 방지할 수 있는 잇점이 있다.Therefore, the present invention can prevent the leakage current from flowing by compensating the thickness of the gate oxide film. Further, since the concave edge at the boundary between the field region and the active region is made gentle, the convergence of the electric field is suppressed, There is an advantage that it can be prevented.

Claims (24)

반도체기판 상의 필드영역이 노출되도록 활성영역에 패드산화막과 질화막을 형성하는 공정과, 상기 반도체기판의 필드영역에 필드산화막을 형성하는 공정과, 상기 필드산화막의 반도체기판 표면 보다 높게 형성된 부분을 제거하여 평탄화함과 동시에 상기 필드산화막의 주위에 오목부를 형성하는 공정과, 상기 반도체기판 상에 잔류하는 질화막과 패드산화막을 순차적으로 제거하는 공정과, 상기 오목부 내에 다결정실리콘을 채워 필라를 형성하는 공정과, 상기 반도체기판의 노출된 부분에 게이트산화막을 형성함과 동시에 상기 오목부 내의 필라를 산화하여 활성영역과 필드영역 경계의 게이트산화막을 두껍게 하는 공정을 구비하는 반도체장치의 소자분리방법.Forming a pad oxide film and a nitride film in an active region so as to expose a field region on the semiconductor substrate; forming a field oxide film in a field region of the semiconductor substrate; removing a portion of the field oxide film, Forming a recess in the periphery of the field oxide film at the same time of planarization; sequentially removing the nitride film and the pad oxide film remaining on the semiconductor substrate; filling the recess with a polycrystalline silicon to form a pillar; And forming a gate oxide film on the exposed portion of the semiconductor substrate and oxidizing the pillar in the recess to thicken the gate oxide film at the boundary between the active region and the field region. 제1항에 있어서, 상기 필드산화막을 상기 반도체기판의 노출된 부분을 주위에 버드빅이 형성되도록 10001100정도의 고온에서 열산화시켜 25004500의 두께로 형성하는 반도체장치의 소자분리방법.2. The semiconductor device of claim 1, wherein the field oxide film is formed to have a thickness of about 1000 < RTI ID = 0.0 > 1100 Lt; RTI ID = 0.0 > 2500 < / RTI & 4500 Wherein the thickness of the first insulating film is less than the thickness of the second insulating film. 제1항에 있어서, 상기 필드산화막을 형성하는 공정은, 상기 질화막을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 트렌치를 형성하는 단계와, 상기 트렌치 형성시 내부의 손상된 표면에 완충산화막을 형성하는 단계와, 상기 질화막 및 완충산화막 상에 상기 트렌치를 채우도록 산화실리콘을 증착하는 단계와, 상기 질화막 상의 산화실리콘을 상기 질화막이 노출되도록 제거하는 단계를 구비하는 반도체장치의 소자분리방법.The method of claim 1, wherein forming the field oxide film comprises: forming a trench in an exposed portion of the semiconductor substrate using the nitride film as a mask; forming a buffer oxide film on a damaged surface inside the trench, Depositing silicon oxide on the nitride film and the buffer oxide film so as to fill the trench; and removing silicon oxide on the nitride film to expose the nitride film. 제3항에 있어서, 상기 트렌치를 30006000의 깊이로 식각하여 형성하는 반도체장치의 소자분리 방법.4. The method of claim 3, 6000 Of the semiconductor device. 제3항에 있어서, 상기 완충산화막을 열산화하여 50200의 두께로 형성하는 반도체장치의 소자분리방법.4. The method of claim 3, wherein the buffer oxide film is thermally oxidized to 50 200 Wherein the thickness of the first insulating film is less than the thickness of the second insulating film. 제3항에 있어서, 상기 산화실리콘을 화학기상증착방법으로 50008000의 두께로 증착하여 형성하는 반도체장치의 소자분리방법.4. The method of claim 3, wherein the silicon oxide is deposited by chemical vapor deposition 8000 Of the thickness of the semiconductor substrate. 제3항에 있어서, 상기 질화막 상의 상기 산화실리콘을 화학기계적연마 방법 또는 에치 백 방법으로 제거하는 반도체장치의 소자분리방법.The method according to claim 3, wherein the silicon oxide on the nitride film is removed by a chemical mechanical polishing method or an etch-back method. 제1항에 있어서, 상기 필드산화막의 반도체기판 표면 보다 높게 형성된 부분을 습식 식각하여 평탄화하는 반도체장치의 소자분리방법.The device isolation method of claim 1, wherein the field oxide film is planarized by wet etching a portion of the field oxide film higher than the surface of the semiconductor substrate. 제1항에 있어서, 상기 질화막과 패드산화막을 순차적으로 제거한 후 상기 오목부를 포함하는 반도체기판 상에 식각정지막을 형성하는 공정을 더 구비하는 반도체장치의 소자분리방법.The method of claim 1, further comprising the step of sequentially removing the nitride film and the pad oxide film, and then forming an etch stop film on the semiconductor substrate including the recess. 제9항에 있어서, 상기 식각정지막을 산화막으로 형성하는 반도체장치의 소자분리방법.10. The method according to claim 9, wherein the etch stop film is formed of an oxide film. 제10항에 있어서, 상기 식각정지막을 HC1 또는 DCE(dichloroethylene)의 가스 분위기에서 100200의 두께로 형성하는 반도체장치의 소자분리방법.The method according to claim 10, wherein the etching stopper film is formed of HCl (100) in a gas atmosphere of HCl or DCE 200 Wherein the thickness of the first insulating film is less than the thickness of the second insulating film. 제1항에 있어서, 상기 필라를 상기 필드산화막 및 식각정지막 상에 다결정실리콘을 증착한 후 상기 필드산화막 및 식각정지막이 노출될 때 까지 에치 백하여 형성하는 반도체장치의 소자분리방법.The method of claim 1, wherein the pillar is formed by depositing polycrystalline silicon on the field oxide film and the etch stop film, and then etching back the field oxide film and the etch stop film until the field oxide film and the etch stop film are exposed. 제12항에 있어서, 상기 다결정실리콘을 40006000의 두께로 증착하여 형성하는 반도체장치의 소자분리방법.13. The method according to claim 12, wherein the polycrystalline silicon is 4000 6000 Of the thickness of the semiconductor substrate. 제11항에 있어서, 상기 필라 형성 후 게이트산화막을 형성하기 전에 상기 식각정지막을 제거하는 공정을 더 구비하는 반도체장치의 소자분리방법.The device isolation method of claim 11, further comprising a step of removing the etch stop film before forming the gate oxide film after the pillars are formed. 반도체기판 상의 필드영역이 노출되도록 활성영역에 패드산화막과 질화막을 형성하는 공정과, 상기 반도체기판의 노출된 부분을 주위에 버드 빅이 형성되도록 열산화시켜 필드산화막을 형성하는 공정과, 상기 필드산화막의 반도체기판 표면 보다 높게 형성된 부분을 제거하여 평탄화함과 동시에 버즈 빅을 제거하여 오목부를 형성하는 공정과, 상기 반도체기판 상에 잔류하는 질화막과 패드산화막을 순차적으로 제거하는 공정과, 상기 오목부 내에 다결정실리콘을 채워 필라를 형성하는 공정과, 상기 반도체기판의 노출된 부분에 게이트산화막을 형성함과 동시에 상기 오목부 내의 필라를 산화하여 활성영역과 필드영역 경계의 게이트산화막을 두껍게 하는 공정을 구비하는 반도체장치의 소자분리방법.Forming a pad oxide film and a nitride film in an active region so as to expose a field region on the semiconductor substrate; forming a field oxide film by thermally oxidizing the exposed portion of the semiconductor substrate so as to form a birdface; Removing the buried vias to form recesses; removing the nitride film and the pad oxide film remaining on the semiconductor substrate sequentially; and forming a recess in the recess Forming a gate oxide film on the exposed portion of the semiconductor substrate and oxidizing the pillar in the recess to thicken the gate oxide film at the boundary between the active region and the field region; A device isolation method for a semiconductor device. 제15항에 있어서, 상기 질화막과 패드산화막을 순차적으로 제거한 후 상기 오목부를 포함하는 반도체기판 상에 식각정지산화막을 형성하는 공정을 더 구비하는 반도체장치의 소자분리방법.The method of claim 15, further comprising a step of sequentially removing the nitride film and the pad oxide film, and then forming an etch stop oxide film on the semiconductor substrate including the recess. 제16항에 있어서, 상기 필라를 상기 필드산화막 및 식각정지산화막 상에 다결정실리콘을 증착한 후 상기 필드산화막 및 식각정지산화막이 노출될 때 까지 에치 백하여 형성하는 반도체장치의 소자분리방법.The method of claim 16, wherein the pillar is etched back until the field oxide film and the stopper oxide film are exposed after polysilicon is deposited on the field oxide film and the stopper oxide film. 제17항에 있어서, 상기 필라 형성 후 식각정지산화막의 노출된 부분을 제거하는 공정을 더 구비하는 반도체장치의 소자분리방법.18. The method of claim 17, further comprising the step of removing an exposed portion of the etch stop oxide film after the formation of the pillars. 반도체기판 상의 필드영역이 노출되도록 활성영역에 패드산화막과 질화막을 형성하는 공정과, 상기 질화막을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 트렌치를 형성하는 단계와, 상기 질화막 및 완충산화막 상에 상기 트렌치를 채우도록 산화실리콘을 증착하고 상기 질화막이 노출되도록 상기 산화실리콘을 제거하여 필드산화막을 형성하는 공정과, 상기 필드산화막의 반도체기판 표면 보다 높게 형성된 부분을 제거하여 평탄화함과 동시에 상기 필드산화막의 주위에 오목부를 형성하는 공정과, 상기 반도체기판 상에 잔류하는 질화막과 패드산화막을 순차적으로 제거하는 공정과, 상기 오목부 내에 다결정실리콘을 채워 필라를 형성하는 공정과, 상이 반도체기판의 노출된 부분에 게이트산화막을 형성함과 동시에 상기 오목부 내의 필라를 산화하여 활성영역과 필드영역 경계의 게이트산화막을 두껍게 하는 공정을 구비하는 반도체장치의 소자분리방법.Forming a pad oxide film and a nitride film in an active region so that a field region on the semiconductor substrate is exposed; forming a trench in an exposed portion of the semiconductor substrate using the nitride film as a mask; Depositing silicon oxide to fill the trench and removing the silicon oxide to expose the nitride film to form a field oxide film; removing a portion of the field oxide film higher than the surface of the semiconductor substrate to planarize the field oxide film; A step of sequentially removing a nitride film and a pad oxide film remaining on the semiconductor substrate, a step of filling the concave portion with polycrystalline silicon to form a pillar, A gate oxide film is formed on a portion of the recess, By oxidizing a device isolation method of a semiconductor device having a step of thickening the gate oxide film in the active region and a field region boundary. 제19항에 있어서, 상기 트렌치 형성시 내부의 손상된 표면에 완충산화막을 형성하는 하는 공정을 더 구비하는 반도체장치의 소자분리방법.20. The method of claim 19, further comprising forming a buffer oxide film on the damaged surface inside the trench. 제19항에 있어서, 상기 질화막 상의 상기 산화실리콘을 화학기계적연마 방법 또는 에치 백 방법으로 제거하는 반도체장치의 소자분리방법.The method according to claim 19, wherein the silicon oxide on the nitride film is removed by a chemical mechanical polishing method or an etch-back method. 제19항에 있어서, 상기 질화막과 패드산화막을 순차적으로 제거한 후 상기 오목부를 포함하는 반도체기판 상에 식각정지산화막을 형성하는 공정을 더 구비하는 반도체장치의 소자분리 방법.20. The method of claim 19, further comprising the step of sequentially removing the nitride film and the pad oxide film, and then forming an etch stop oxide film on the semiconductor substrate including the recess. 제19항에 있어서, 상기 필라를 상기 필드산화막 및 식각정지막 상에 다결정실리콘을 증착한 후 상기 필드산화막 및 식각정지막이 노출될 때 까지 에치 백하여 형성하는 반도체장치의 소자분리방법.20. The method of claim 19, wherein the pillar is formed by depositing polycrystalline silicon on the field oxide film and the etch stop film, and then etching back the field oxide film and the etch stop film until the field oxide film and the etch stop film are exposed. 제19항에 있어서, 상기 필라 형성 후 게이트산화막을 형성하기 전에 상기 식각정지막을 제거하는 공정을 더 구비하는 반도체장치의 소자분리방법.20. The method according to claim 19, further comprising a step of removing the etch stop film before forming the gate oxide film after the pillar formation.
KR1019960045051A 1996-10-10 1996-10-10 Method of forming an element isolation region in a semiconductor device KR100202196B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960045051A KR100202196B1 (en) 1996-10-10 1996-10-10 Method of forming an element isolation region in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045051A KR100202196B1 (en) 1996-10-10 1996-10-10 Method of forming an element isolation region in a semiconductor device

Publications (2)

Publication Number Publication Date
KR19980026564A KR19980026564A (en) 1998-07-15
KR100202196B1 true KR100202196B1 (en) 1999-06-15

Family

ID=19476926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045051A KR100202196B1 (en) 1996-10-10 1996-10-10 Method of forming an element isolation region in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100202196B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673858B1 (en) * 2004-07-20 2007-01-24 고나영 Water-purifier tank that have settling tank in the room that air is injection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673858B1 (en) * 2004-07-20 2007-01-24 고나영 Water-purifier tank that have settling tank in the room that air is injection

Also Published As

Publication number Publication date
KR19980026564A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
JP2554831B2 (en) Semiconductor processing method for forming a substrate isolation trench
KR920001033B1 (en) Manufacturing method of semiconductor device
US6277709B1 (en) Method of forming shallow trench isolation structure
KR100315441B1 (en) Shallow trench manufacturing method for isolating semiconductor devices
JPH08293541A (en) Element separation method for semiconductor device
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
KR100234416B1 (en) Method of forming a device isolation film of semiconductor device
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100202196B1 (en) Method of forming an element isolation region in a semiconductor device
JP3719854B2 (en) Manufacturing method of semiconductor device
KR100276124B1 (en) Formation method of mos transistor using trench
KR100355870B1 (en) Shallow trench isolation manufacturing method of semiconductor devices
JP4416527B2 (en) Manufacturing method of semiconductor device
KR100214530B1 (en) Method for forming trench element isolation structure
KR100328265B1 (en) Shallow trench isolation manufacturing method of semiconductor devices
KR100249022B1 (en) Semiconductor element isolating method
JPH09153542A (en) Method of manufacturing semiconductor device
KR20030000129A (en) Forming method for field oxide of semiconductor device
KR100295918B1 (en) Trench isolation method utilizing selective epitaxial growth
KR100289658B1 (en) Semiconductor Device Separation Method
KR20010002305A (en) Shallow trench isolation manufacturing method
KR100228345B1 (en) Method for isolating semiconductor device
KR100315443B1 (en) Method for manufacturing shallow trench isolation of semiconductor devices
CN114864479A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee