KR100200824B1 - Fading speed control circuit - Google Patents

Fading speed control circuit Download PDF

Info

Publication number
KR100200824B1
KR100200824B1 KR1019940006809A KR19940006809A KR100200824B1 KR 100200824 B1 KR100200824 B1 KR 100200824B1 KR 1019940006809 A KR1019940006809 A KR 1019940006809A KR 19940006809 A KR19940006809 A KR 19940006809A KR 100200824 B1 KR100200824 B1 KR 100200824B1
Authority
KR
South Korea
Prior art keywords
fade
speed
switch
mode
speed control
Prior art date
Application number
KR1019940006809A
Other languages
Korean (ko)
Inventor
김성진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019940006809A priority Critical patent/KR100200824B1/en
Application granted granted Critical
Publication of KR100200824B1 publication Critical patent/KR100200824B1/en

Links

Abstract

본 발명에 따른 영상 페이드 속도제어회로에서는 마이콤을 이용하여 영상페이드의 속도를 제어하고 페이드속도와 페이드 진행정도를 OSD 기능을 이용하여 스크린에 디스플레이함으로써 사용자가 페이드의 속도 및 정도를 쉽게 파악할 수 있는 잇점이 있다.In the video fade speed control circuit according to the present invention, the user can easily grasp the speed and degree of the fade by controlling the speed of the video fade using a microcomputer and displaying the fade speed and the fade progress on the screen using the OSD function. There is this.

Description

영상 페이드 속도 제어회로Video Fade Speed Control Circuit

제1도는 종래의 페이드인/페이드아웃회로를 나타낸 회로도이다.1 is a circuit diagram showing a conventional fade in / fade out circuit.

제2도는 본 발명에 의한 영상 페이드속도 제어회로의 일실시예에 따른 회로도이다.2 is a circuit diagram according to an embodiment of an image fade speed control circuit according to the present invention.

제3a∼3d도는 제2도에 있어서 키입력부의 구성요소중 제2스위치에 의해 가변되는 페이드 속도모드의 예를 나타내는 파형도이다.3A to 3D are waveform diagrams showing an example of a fade speed mode that is changed by the second switch among the components of the key input section in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 키입력부 12 : 마이콤10: key input unit 12: micom

14 : 신호처리부 16 : OSD14: signal processor 16: OSD

18 : 스크린18: screen

본 발명은 영상신호처리장치에 있어서 영상신호의 페이드속도 제어회로에 관한 것으로, 특히 마이콤을 이용하여 페이드의 속도를 제어하고 페이드속도와 페이드정도를 스크린에 디스플레이하도록 하는 영상 페이드속도 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fade speed control circuit of a video signal in a video signal processing apparatus. In particular, the present invention relates to a video fade speed control circuit for controlling a speed of a fade by using a microcomputer and displaying a fade speed and a degree of fade on a screen. .

일반적으로 영상신호처리장치로는 텔레비젼수상기 및 비디오 카세트 레코더와 캠코더 등이 있다. 이 중 캠코더의 경우에는 장면변화시에 영상효과를 증가시키기 위하여 영상정보를 서서히 사라지게 하거나 서서히 나타나게 하는 페이드인(Fade-in)/페이드아웃(Fade-out) 회로를 부가하고 있다. 여기서 페이드인은 영상정보가 서서히 나타나는 경우이고, 페이드아웃은 영상정보가 서서히 사라지는 경우이다. 이러한 페이드인/아웃 기능은 사용자의 직접제어에 의해 동작모드가 설정되므로 일반적으로 캠코더의 외부에 모드선택스위치가 부착되어 있다.In general, video signal processing apparatuses include television receivers, video cassette recorders, and camcorders. Among them, a camcorder adds a fade-in / fade-out circuit that gradually disappears or appears gradually in order to increase image effects when the scene changes. Herein, the fade in is a case where the image information gradually appears and the fade out is a case where the image information gradually disappears. Since the operation mode is set by the user's direct control, such a fade in / out function is generally provided with a mode selection switch on the outside of the camcorder.

제1도는 종래의 영상 페이드인/페이드아웃회로로서, 캠코더에 적용된 예이다.1 is an example applied to a camcorder as a conventional image fade in / fade out circuit.

제1도를 참조하면, PNP 트랜지스터(Q1)의 베이스단에 연결되어 있는 페이드 스위치(도시되지 않음)를 온시키면 저항(R3)과 콘덴서(C1)로 구성되는 적분기를 통해 페이드신호가 서서히 증가하게 된다. 이 페이드 스위치가 온상태에서 오프상태로 되면 페이드신호는 서서히 감소한다.Referring to FIG. 1, when the fade switch (not shown) connected to the base terminal of the PNP transistor Q1 is turned on, the fade signal gradually increases through an integrator composed of a resistor R3 and a capacitor C1. do. When this fade switch is turned from on to off, the fade signal gradually decreases.

저항(R3)과 콘덴서(C1)로 구성되는 적분기는 페이드신호가 서서히 증가하거나 감소하도록 한다.An integrator consisting of resistor R3 and capacitor C1 causes the fade signal to gradually increase or decrease.

인코더(1)는 캠코더에서의 페이드기능을 수행하기 위한 것으로서, 인코더(1)의 페이드단자에 인가되는 전압의 레벨에 따라 이루어진다. 즉, 페이드단자에 인가되는 전압의 레벨이 2.0∼2.9V 이내에 속할 때 페이드가 발생하며 2.9V일때는 페이드모드의 선택에 따라 화이트 페이드 또는 블랙 페이드가 된다.The encoder 1 is to perform a fade function in the camcorder, and is made according to the level of a voltage applied to the fade terminal of the encoder 1. That is, fade occurs when the level of the voltage applied to the fade terminal falls within 2.0 to 2.9 V. When the voltage is 2.9 V, white fade or black fade occurs depending on the selection of the fade mode.

그러나 상술한 종래의 페이드인/페이드아웃회로에서는 페이드인/페이드아웃의 속도가 하드웨어적으로 고정되어 있고, 페이드 스위치가 온되고 3초 내지 4초 후에 완저한 페이드인 또는 페이드아웃이 된다. 따라서 페이드의 진행정도를 파악하기가 힘들고, 페이드속도를 조정할 수 없는 문제가 있다.However, in the above-described conventional fade in / fade out circuit, the speed of the fade in / fade out is fixed in hardware, and a full fade in or fade out occurs 3 to 4 seconds after the fade switch is turned on. Therefore, it is difficult to determine the progress of the fade, there is a problem that can not adjust the fade speed.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 마이콤을 이용하여 페이드의 속도를 제어하고 페이드속도와 페이드 진행정도를 온스크린 디스플레이(On Screen Display;이하 OSD라 약함) 기능을 이용하여 스크린에 디스클레이함으로써 사용자가 쉽게 파악하도록 하기 위한 영상 페이드속도 제어회로를 제공하는데 있다.Accordingly, an object of the present invention is to control the speed of the fade by using a microcomputer to solve the above problems and to display the fade speed and fade progress on the screen using the On Screen Display (hereinafter referred to as OSD) function The present invention provides a video fade speed control circuit for making a user easily grasp by clay.

상기 목적을 달성하기 위하여 본 발명에 의한 영상 페이드 속도 제어회로는In order to achieve the above object, the image fade speed control circuit according to the present invention

입력되는 휘도신호와 색신호로부터 복합영상신호가 생성되도록 신호처리하는 신호처리부;A signal processor configured to process a signal to generate a composite video signal from an input luminance signal and a color signal;

영상 페이드모드와 페이드속도를 선택하는 키를 입력하는 키입력부:Key input section for inputting a video fade mode and a fade speed selection key:

상기 키입력부에서 선택된 페이드모드와 페이드속도에 따라서 상기 신호처리부에 인가되는 전압레벨을 가변시키기 위한 마이콤: 및A microcomputer for varying a voltage level applied to the signal processor according to a fade mode and a fade speed selected by the key input unit;

상기 마이콤에 의해 제어되는 페이드모드, 페이드 진행정도, 페이드속도를 스크린에 나타내기 위한 온스크린디스플레이를 포함하는 것을 특징으로 한다.It characterized in that it comprises an on-screen display for indicating on the screen the fade mode, the fade progress rate, the fade speed controlled by the micom.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예에 대하여 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

제2도는 본 발명에 의한 영상 페이드속도 제어회로의 일실시예에 따른 블록도이다.2 is a block diagram according to an embodiment of an image fade speed control circuit according to the present invention.

제2도에 도시된 블록도의 구성은, 입력되는 휘도신화와 색신호로부터 복합영상신호가 생성되도록 신호처리하는 신호처리부(14)와, 영상 페이드모드와 페이드속도를 선택하는 키를 입력하는 키입력부(10)와, 키입력부(10)에서 선택된 페이드모드와 페이드속도에 따라서 신호처리부(14)에 인가되는 전압레벨을 가변시키기 위한 마이콤(12)과, 마이콤(12)에 의해 제어되는 페이드모드, 페이드 진행정도, 페이드속도를 스크린(18)에 나타내기 위한 온스크린디스플레이(16)로 이루어진다.The block diagram shown in FIG. 2 includes a signal processing unit 14 for signal processing to generate a composite video signal from the inputted luminance myth and color signals, and a key input unit for inputting a key for selecting an image fade mode and a fade speed. (10), the microcomputer 12 for varying the voltage level applied to the signal processor 14 according to the fade mode and the fade speed selected by the key input unit 10, the fade mode controlled by the microcomputer 12, It consists of an on-screen display 16 for indicating the fade progression and fade speed on the screen 18.

제3a-3b도는 제2도에 있어서 키입력부(10)의 구성요소중 제2스위치(SW2)에 의해 가변되는 페이드속도 모드의 예를 나타내는 파형도로서, 최고속도에 해당하는 모드가 속도3인 경우를 예로 든 것이다. 제3a도는 속도0, 제3b도는 속도1, 제3c도는 속도2, 제3d도는 속도3에 해당하는 파형이다.3A and 3B are waveform diagrams showing an example of a fade speed mode that is changed by the second switch SW2 among the components of the key input unit 10 in FIG. 2, wherein the mode corresponding to the maximum speed is speed 3; This is an example. 3a is a waveform corresponding to speed 0, 3b is speed 1, 3c is speed 2, and 3d is speed 3. FIG.

그러면 본 발명의 동작을 첨부된 도면을 참조하여 설명하기로 한다.The operation of the present invention will now be described with reference to the accompanying drawings.

우성, 제2도를 참조하면, 키입력부(10)는 페이드인/페이드아웃 토글스위치인 제1스위치(SW1:도시되지 않음)와, 페이드속도 제어스위치인 제2스위치(SW2:도시되지 않음)로 이루어진다.With reference to FIG. 2, the key input unit 10 includes a first switch SW1 (not shown) that is a fade in / fade toggle switch and a second switch SW2 (not shown) that is a fade speed control switch. Is made of.

여기서 제1스위치(SW1)는 페이드모드를 페이드인으로 할 것인지 페이드아웃으로 할 것인지를 결정함과 동시에 선택된 페이드 모드의 동작을 마이콤(12)이 실시하도록 제어한다. 즉 제1스위치(SW1)가 눌러질 때마다 마이콤(12)은 페이드인→페이드아웃→페이드인의 동작을 반복하도록 제어한다.Here, the first switch SW1 determines whether the fade mode is set to fade in or fade out, and simultaneously controls the microcomputer 12 to perform the operation of the selected fade mode. That is, whenever the first switch SW1 is pressed, the microcomputer 12 controls to repeat the operation of fade-in → fade-out → fade-in.

제2스위치(SW2)는 눌러질 때마다 페이드속도모드를 변하게 한다. 즉, 제2스위치(SW2)가 눌러질 때마다 마이콤(12)에서의 페이드속도는 속도0→속도1→속도2→..... 로 변화하게 된다. 예를 들어 속도3가 최대인 경우 제3a∼3d도를 참조하면 의 상태를 반복하도록 한다.The second switch SW2 changes the fade speed mode each time it is pressed. That is, each time the second switch SW2 is pressed, the fade speed in the microcomputer 12 changes from speed 0 to speed 1 to speed 2 to ... For example, when the speed 3 is maximum, the state of FIG. 3 is repeated with reference to FIGS. 3A to 3D.

신호처리부(14)는 입력되는 R-Y, B-Y 색차신호로 영상신호를 생성하기 위한 것으로서, 페이드신호가 있는 경우에는 휘도신호의 레벨을 조정하여 영상신호의 밝기를 조정한다.The signal processor 14 is used to generate an image signal using the input R-Y and B-Y color difference signals. When there is a fade signal, the signal processor 14 adjusts the brightness signal level to adjust the brightness of the image signal.

마이콤(12)은 키입력부(10)의 제1,2스위치의 상승에지에서 페이드모드와 페이드속도를 선택하는데, 이때 페이드 인이 선택된 경우 마이콤(12)에 내장되어 있는 디지털 /아날로그 변환기로의 출력을 시간대별로 크게 하고, 페이드 아웃이 선택된 경우 디지털 /아날로그 변환기로의 출력을 시간대별로 작게 하여 휘도신호의 레벨을 조정한다.The microcomputer 12 selects a fade mode and a fade speed from the rising edges of the first and second switches of the key input unit 10. When the fade in is selected, the microcomputer 12 outputs to the digital / analog converter built in the microcomputer 12. Is increased by time zone, and if fade out is selected, the output to digital / analog converter is decreased by time zone to adjust the level of the luminance signal.

또한, 선택된 페이드속도에 따라 디지털 /아날로그 변환기로의 출력변화시간 사이의 간격을 다르게 함으로써 속도를 조정한다.The speed is also adjusted by varying the interval between the output change times to the digital / analog converter according to the selected fade speed.

그리고, 페이드의 인/아웃, 페이드 진행정도, 페이드속도를 OSD(16)를 통하여 스크린(18)상에 디스클레이되도록 한다.Then, the fade in / out, fade progress rate, and fade speed are displayed on the screen 18 through the OSD 16. FIG.

상술한 바와 같이 본 발명에 따른 영상 페이드 속도제어방법 및 회로에서는 마이콤을 이용하여 영상페이드의 속도를 제어하고 페이드속도와 페이드 진행정도를 OSD 기능을 이용하여 스크린에 디스플레이함으로써 사용자가 페이드의 속도 및 정도를 쉽게 파악할 수 있는 잇점이 있다.As described above, the video fade speed control method and circuit according to the present invention controls the speed of the video fade by using a microcomputer and displays the fade speed and fade progress on the screen by using the OSD function. There is an advantage that can be easily identified.

Claims (3)

입력되는 휘도신화와 색신호로부터 복합영상신호가 생성되도록 신호처리하는 신호처리부; 영상 페이드모드와 페이드속도를 선택하는 키를 입력하는 키입력부; 상기 키입력부에 의해 선택된 영상 페이드 모드가 페이드 인인 경우, 내장되어 있는 디지털 /아날로그 변환기로의 출력을 시간대별로 크게 하고, 페이드 아웃이 선택된 경우 상기 디지털 /아날로그 변환기로의 출력을 시간대별로 작게 하여 선택된 페이드 모드에 따라 휘도신호의 레벨을 조절하는 페이드 진행정도 출력부; 상기 키 입력부에 의해 선택된 페이드 속도에 따라 상기 디지털 /아날로그 변환기로의 출력변화시간 사이의 간격을 다르게 하여 속도를 조절하는 페이드 속도 조절부; 및 상기 페이드 진행정도 출력부 및 상기 페이드 속도 조절부에 의해 제어되는 페이드모드, 페이드진행정도, 페이드속도를 스크린에 나타내기 위한 온스크린디스플레이를 포함하는 것을 특징으로하는 영상 페이드속도 제어회로.A signal processor configured to process a signal to generate a composite video signal from an inputted luminance myth and color signal; A key input unit for inputting a key for selecting an image fade mode and a fade speed; When the image fade mode selected by the key input unit is a fade in, the output to the built-in digital / analog converter is increased by time zone, and when the fade out is selected, the output to the digital / analog converter is reduced by time zone and the selected fade is selected. A fade progress output unit controlling a level of a luminance signal according to a mode; A fade speed adjusting unit adjusting the speed by varying an interval between output change times to the digital / analog converter according to the fade speed selected by the key input unit; And an on-screen display for displaying on a screen a fade mode, a fade progress rate, and a fade speed controlled by the fade progress output unit and the fade speed control unit. 제1항에 있어서, 상기 키입력부는 페이드인/페이드아웃 토글스위치인 제1스위치와, 페이드속도 제어스위치인 제2스위치로 구성되는 것을 특징으로 하는 영상 페이드속도 제어회로.The image fade speed control circuit of claim 1, wherein the key input unit comprises a first switch which is a fade in / fade out toggle switch and a second switch which is a fade speed control switch. 제2항에 있어서, 상기 제1스위치와 제2스위치의 상승에지에서 페이드모드와 페이드속도를 선택하는 것을 특징으로 하는 영상 페이드속도 제어회로.The image fade speed control circuit of claim 2, wherein a fade mode and a fade speed are selected at rising edges of the first switch and the second switch.
KR1019940006809A 1994-03-31 1994-03-31 Fading speed control circuit KR100200824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940006809A KR100200824B1 (en) 1994-03-31 1994-03-31 Fading speed control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940006809A KR100200824B1 (en) 1994-03-31 1994-03-31 Fading speed control circuit

Publications (1)

Publication Number Publication Date
KR100200824B1 true KR100200824B1 (en) 1999-06-15

Family

ID=19380221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006809A KR100200824B1 (en) 1994-03-31 1994-03-31 Fading speed control circuit

Country Status (1)

Country Link
KR (1) KR100200824B1 (en)

Similar Documents

Publication Publication Date Title
US6072541A (en) Video/audio signal switching circuit and method
US20120019666A1 (en) Display apparatus
KR100206114B1 (en) Advanced video line connector
US5345278A (en) Contrast and brightness control for television receiver with teletext
JPH1198422A (en) Video signal discrimination circuit
EP0486129B1 (en) Signal switching output device
KR100200824B1 (en) Fading speed control circuit
KR100209909B1 (en) Method and apparatus for controlling image definition
US5689310A (en) Fader device
JPH01305675A (en) Input switching device
KR0148141B1 (en) Control method of blanking level and its apparatus
KR100254766B1 (en) Circuit for selecting video input level by using micom
KR970000600B1 (en) Volume regulating method
KR950006447B1 (en) Osd screen recording control method of camcorder
KR100209896B1 (en) Vtr providing various backgrounds in non-signal state
KR200156516Y1 (en) Circuit for controlling contrast of osd in a monitor
KR0159592B1 (en) The variable control apparatus for color level of a television
KR960008072Y1 (en) Fade in and fade out circuit using p.i.p. function
KR0153092B1 (en) Color level variable control apparatus of a television
KR100198343B1 (en) Screen controlling circuit and method of serial data controlling for vcr
KR200203912Y1 (en) Monitor having 4ch switcher
JPS63276386A (en) Television receiver
KR940004270Y1 (en) Digital signal recording circuit
KR200162300Y1 (en) Synchronous signal generating apparatus for display
JP2003167544A (en) Video display and video signal processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee