KR100190019B1 - Address generator for graphic controller - Google Patents

Address generator for graphic controller Download PDF

Info

Publication number
KR100190019B1
KR100190019B1 KR1019960003959A KR19960003959A KR100190019B1 KR 100190019 B1 KR100190019 B1 KR 100190019B1 KR 1019960003959 A KR1019960003959 A KR 1019960003959A KR 19960003959 A KR19960003959 A KR 19960003959A KR 100190019 B1 KR100190019 B1 KR 100190019B1
Authority
KR
South Korea
Prior art keywords
shifter
output
adder
input data
receives
Prior art date
Application number
KR1019960003959A
Other languages
Korean (ko)
Other versions
KR970062908A (en
Inventor
최용진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960003959A priority Critical patent/KR100190019B1/en
Publication of KR970062908A publication Critical patent/KR970062908A/en
Application granted granted Critical
Publication of KR100190019B1 publication Critical patent/KR100190019B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)

Abstract

그래픽 콘트롤러의 어드레스 계산기가 포함되어 있다. 본 발명은, 제1 입력 데이터를 받아 제1 제어신호가 지정하는 수 만큼 쉬프트시키는 제1 쉬프터, 상기 제1 쉬프터의 출력 및 제2 입력 데이터를 받아 덧셈을 수행하는 제1 덧셈기, 상기 제1 입력 데이터를 받아 제2 제어신호가 지정하는 수 만큼 쉬프트시키는 제2 쉬프터, 상기 제1 입력 데이터를 받아 제3 제어신호가 지정하는 수 만큼 쉬프트시키는 제3 쉬프터, 상기 제2 쉬프터의 출력 및 상기 제3 쉬프터의 출력을 받아 덧셈을 수행하는 제2 덧셈기, 상기 제1 덧셈기의 출력 및 상기 제2 덧셈기의 출력을 받아 덧셈을 수행하는 제3 덧셈기로 구성되는 것을 특징으로 한다.An address calculator for the graphics controller is included. According to an embodiment of the present invention, a first shifter receives first input data and shifts by a number designated by a first control signal, a first adder configured to perform an addition by receiving an output of the first shifter and second input data, and the first input. A second shifter that receives data and shifts the number by a second control signal, a third shifter that receives the first input data and shifts the number by a third control signal, an output of the second shifter and the third And a second adder that receives the output of the shifter to perform the addition, a third adder that performs the addition by receiving the output of the first adder and the output of the second adder.

따라서 본 발명은 화면상에 그래픽 데이터를 출력하기 전에, 해상도에 따라서 화면상의 좌표를 프레임 버퍼의 대응되는 어드레스로 변환시킴으로써, 그래픽 콘트롤러에서 계산된 데이터를 프레임 버퍼에 저장할 수 있게 한다.Therefore, before the graphic data is output on the screen, the present invention converts the coordinates on the screen to the corresponding address of the frame buffer according to the resolution, so that the data calculated by the graphic controller can be stored in the frame buffer.

Description

그래픽 콘트롤러의 어드레스 계산기Graphical controller's address calculator

제1도는 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기의 개념을 설명하기 위한 개략적인 씨스뎀 블럭도1 is a schematic Seasdem block diagram for explaining the concept of an address calculator of a graphic controller according to the present invention.

제2도는 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기의 블럭도2 is a block diagram of an address calculator of a graphics controller according to the present invention.

본 발명은 그래픽 콘트롤러(Graphic Controller)에 관한 것으로, 특히 해상도에 따라서 화면상의 좌표를 어드레스(Adress)로 변환시켜주는 그래픽 콘트롤러의 어드레스 계산기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic controller, and more particularly, to an address calculator for a graphic controller that converts coordinates on a screen into addresses according to a resolution.

퍼스널 컴퓨터의 화면상에 한점을 찍을 때, 프로그래머(Programmer)는 좌측 상단을 (x,y) 좌표의 기준, 즉 (0,0)로 기준을 정하여 화면의 해상도에 따라 좌표를 설정한다.When taking a point on the screen of the personal computer, the programmer sets the coordinates according to the resolution of the screen by setting the upper left corner as a reference of (x, y) coordinates, that is, (0,0).

또한 퍼스널 컴퓨터에 있는 그래픽 콘트롤러 내에서 드로우잉(Drawing) 기능을 수행하는 하드웨어도 일반적으로 화면상의 (x,y) 좌표를 이용하도록 설계된다.Also, hardware that performs drawing functions within the graphics controller in a personal computer is typically designed to use on-screen (x, y) coordinates.

그러나 화면상에 데이터를 출력하기 전에, 그래픽 콘트롤러에서 계산된 데이터를 그래픽 콘트롤러의 자체 메모리인 프레임 버퍼(Fraim Buffer)에 저장할 때는 화면상의 (x,y) 좌표를 프레임 버퍼의 대응되는 어드레스(Address)로 변환시켜야 한다.However, before saving the data on the screen, when storing the data calculated by the graphics controller in the frame buffer, which is the memory of the graphics controller, the (x, y) coordinates on the screen are assigned to the corresponding address of the frame buffer. Must be converted to

따라서 본 발명의 목적은 해상도에 따라서 화면상의 (x,y) 좌표를 프레임 버퍼의 대응되는 어드레스로 변환시킬 수 있는 그래픽 콘트롤러의 어드레스 계산기를 제공하는데 있다.It is therefore an object of the present invention to provide an address calculator for a graphics controller that is capable of converting (x, y) coordinates on the screen to corresponding addresses in the frame buffer depending on the resolution.

상기 목적을 달성하기 위한 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기는, 제1 입력 데이터를 받아 제1 제어신호가 지정하는 수 만큼 쉬프트시키는 제1 쉬프터(Shifter), 상기 제1 쉬프터의 출력 및 제2 입력 데이터를 받아 덧셈을 수행하는 제1 덧셈기(Adder), 상기 제1 입력 데이터를 받아 제2 제어신호가 지정하는 수 만큼 쉬프트시키는 제2 쉬프터, 상기 제1 입력 데이터를 받아 제3 제어신호가 지정하는 수 만큼 쉬프트시키는 제3 쉬프터, 상기 제2 쉬프터의 출력 및 상기 제3 쉬프트의 출력을 받아 덧셈을 수행하는 제2 덧셈기, 상기 제1 덧셈기의 출력 및 상기 제2 덧셈기의 출력을 받아 덧셈을 수행하는 제3 덧셈기로 구성되는 것을 특징으로 한다.The address calculator of the graphic controller according to the present invention for achieving the above object, the first shifter (Shifter) receives the first input data and shifts by the number specified by the first control signal, the output of the first shifter and the second A first adder that receives input data and performs addition, a second shifter that receives the first input data and shifts the number of the second control signals by a specified number, and a third control signal is received by the first input data A third shifter shifting by a number of times, a second adder receiving the output of the second shifter and the output of the third shift, performing an addition, receiving an output of the first adder, and an output of the second adder It is characterized by consisting of a third adder.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기의 개념을 설명하기 위한 개략적인 시스템 블럭도(Block Diagram)를 나타낸다.1 is a schematic system block diagram for explaining a concept of an address calculator of a graphic controller according to the present invention.

제1도를 참조하면, 그래픽 콘트롤러(110) 내부에 있는 어드레스 계산기(12)가 퍼스널 컴퓨터의 씨스템 버스(100)에서 들어오는 화면의 (x,y)좌표를 받아 프레임 버퍼의 대응되는 어드레스로 변환시킨다.Referring to FIG. 1, the address calculator 12 inside the graphics controller 110 receives (x, y) coordinates of a screen coming from the system bus 100 of the personal computer and converts the coordinates into corresponding addresses in the frame buffer. .

따라서 화면상에 데이터를 출력하기 전에, 상기 그래픽 콘트롤러(110)에서 계산된 데이터를 상기 변환된 어드레스에 따라서 프레임 버퍼(130)에 저장할 수 있도록 한다.Therefore, before outputting data on the screen, the data calculated by the graphic controller 110 can be stored in the frame buffer 130 according to the converted address.

제2도는 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기의 블럭도를 나타낸다.2 is a block diagram of an address calculator of a graphics controller according to the present invention.

제1도를 참조하면, 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기(120)는, 제1 입력 데이터(y)를 받아 제1 제어신호(a)가 지정하는 수 만큼 쉬프트시키는 제1 쉬프터(11)와, 상기 제1 쉬프터(11)의 출력 및 제2 입력 데이터(x)를 받아 덧셈을 수행하는 제1 덧셈기(14)와, 상기 제1 입력 데이터(x)를 받아 제2 제어신호(b)가 지정하는 수 만큼 쉬프트시키는 제2 쉬프터(12)와, 상기 제1 입력 데이터(y)를 받아 제3 제어신호(c)가 지정하는 수 만큼 쉬프트시키는 제3 쉬프터(13)와, 상기 제2 쉬프터(12)의 출력 및 상기 제3 쉬프터(13)의 출력을 받아 덧셈을 수행하는 제2 덧셈기(15)와, 상기 제1 덧셈기(14)의 출력 및 상기 제2 덧셈기(15)의 출력을 받아 덧셈을 수행하는 제3 덧셈기(16)로 구성된다.Referring to FIG. 1, the address calculator 120 of the graphic controller according to the present invention receives the first input data y and shifts the first shifter 11 to shift by the number specified by the first control signal a. And a first adder 14 which receives the output of the first shifter 11 and the second input data x and performs addition, and a second control signal b which receives the first input data x. A second shifter 12 for shifting by a number designated by, a third shifter 13 for receiving the first input data y and shifting by a number specified by a third control signal c, and the second The second adder 15, which receives the output of the shifter 12 and the output of the third shifter 13, performs addition, the output of the first adder 14, and the output of the second adder 15. And a third adder 16 which performs the addition.

제2도를 참조하여 구성 방법 및 동작을 설명하면 다음과 같다.The configuration method and operation will be described with reference to FIG. 2 as follows.

수평 해상도에 따라 어드레스의 계산은 달라지게 되는 데, 화면상의 (x,y) 좌표에서의 어드레스는 Address = (수평해상도)*y+x가 되며, 이에 따라 상기 y를 수평 해상도 만큼 곱셈(Multiplication)하는 로직이 필요하게 된다.The calculation of the address depends on the horizontal resolution. The address at the (x, y) coordinates on the screen becomes Address = (horizontal resolution) * y + x, so that y is multiplied by the horizontal resolution. Logic is needed.

일반적인 수평 해상도는 다음과 같다.Typical horizontal resolutions are:

320 = 256+64 = 28+26= 24(24+22)320 = 256 + 64 = 2 8 +2 6 = 2 4 (2 4 +2 2 )

640 = 512+128 = 29+27= 24(25+23)640 = 512 + 128 = 2 9 +2 7 = 2 4 (2 5 +2 3 )

800 = 512+256+32 = 29+28+25= 24(25+24+2)800 = 512 + 256 + 32 = 2 9 +2 8 +2 5 = 2 4 (2 5 +2 4 +2)

1024 = 1024 = 210= 24(25)1024 = 1024 = 2 10 = 2 4 (2 5 )

1056 = 1024+32 = 210+25= 24(26+2)1056 = 1024 + 32 = 2 10 +2 5 = 2 4 (2 6 +2)

상기와 같이 수평 해상도는 최대 3항의 덧셈이 되므로, 이에 따라 어드레스는,As described above, since the horizontal resolution adds up to three terms, the address is accordingly,

Address = (2a+2b+2C)24y + x = 2aY + 2bY + 2cY + xAddress = (2 a +2 b +2 C ) 2 4 y + x = 2 a Y + 2 b Y + 2 c Y + x

= (2aY+x) + (2bY+2cY) ( 여기에서 24y = Y )로 표현된다.= (2 a Y + x) + (2 b Y + 2 c Y) (where 2 4 y = Y).

여기에서 y는 4번 쉬프트된 것으로 간주할 수 있으므로, 상기 어드레스를 계산하는 어드레스 계산기는 y의 곱셈을 위해 배럴 쉬프터(Barrel Shifter)인 제1 내지 제3 쉬프터(11,12,13)를 사용하고 또한 제1 내지 제3 덧셈기(14,15,16)를 사용하여 구성된다.Since y can be regarded as shifted four times, the address calculator for calculating the address uses the first to third shifters 11, 12, 13, which are barrel shifters, for multiplication of y. It is also constructed using first to third adders 14, 15 and 16.

따라서 씨스템 버스(100)를 통해 화면상의 (x,y) 좌표인 제1 입력 데이터(y) 및 제2 입력 데이더(x)가 입력되면, 먼저 어드레스 계산기(120)의 상기 제1 내지 제3 쉬프터(11,12,13)가 상기 제1 입력 데이터(y)를 받아 각각의 제어신호인 제1 내지 제3 제어신호(a,b,c) 만큼 쉬프트시킨다. 이에 따라 상기 제1 쉬프터(11)의 출력은 2aY가 되고 상기 제2 쉬프터(12)의 출력은 2bY가 되며 상기 제3 쉬프터(13)의 출력은 2cY가 된다. 다음에 상기 제1 덧셈기(14)가 상기 제1 쉬프터(11)의 출력(2aY) 및 상기 제2 입력 데이터(x)를 받아 덧셈을 하고, 상기 제2 덧셈기(15)가 상기 제2 및 제3 쉬프터(12,13)의 출력(2bY,2cY)을 받아 덧셈을 한다. 이후 상기 제3 덧셈기(16)가 상기 제1 및 제2 덧셈기(14,15)의 출력을 받아 덧셈을 수행함으로써, 화면상의 상기 (x,y)좌표가 프레임 버퍼(130)의 대응되는 어드레스, 즉 (2aY+x) + (2bY+2cY)로 변환되게 된다.Therefore, when the first input data y and the second input data x, which are (x, y) coordinates on the screen, are input through the system bus 100, first, the first to third of the address calculator 120 are first input. The shifters 11, 12, and 13 receive the first input data y and shift the first and third control signals a, b, and c as control signals. Accordingly, the output of the first shifter 11 is 2 a Y, the output of the second shifter 12 is 2 b Y, and the output of the third shifter 13 is 2 c Y. Next, the first adder 14 receives the output 2 a Y of the first shifter 11 and the second input data x, and adds the second adder 15 to the second adder 15. And the outputs 2 b Y and 2 c Y of the third shifters 12 and 13 are added. Thereafter, the third adder 16 adds the outputs of the first and second adders 14 and 15 so that the (x, y) coordinates on the screen correspond to corresponding addresses of the frame buffer 130, That is, it is converted into (2 a Y + x) + (2 b Y + 2 c Y).

따라서 상술한 본 발명에 따른 그래픽 콘트롤러의 어드레스 계산기는, 화면상에 그래픽 데이터를 출력하기 전에, 해상도에 따라서 화면상의 좌표를 프레임 버퍼의 대응되는 어드레스로 변환시킴으로써, 그래픽 콘트롤러에서 계산된 데이터를 프레임 버퍼에 저장할 수 있게 한다.Therefore, the address calculator of the graphic controller according to the present invention described above converts the data calculated by the graphic controller to the corresponding address of the frame buffer according to the resolution, before outputting the graphic data on the screen. To be stored in.

더하여 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형이 가능함은 명백하다.In addition, the present invention is not limited to the above embodiments, and it is apparent that various modifications may be made by those skilled in the art within the technical spirit of the present invention.

Claims (1)

제1 입력 데이터를 받아 제1 제어신호가 지정하는 수 만큼 쉬프트시키는 제1 쉬프터, 상기 제1 쉬프터의 출력 및 제2 입력 데이터를 받아 덧셈을 수행하는 제1 덧셈기, 상기 제1 입력 데이터를 받아 제2 제어신호가 지정하는 수 만큼 쉬프트시키는 제2 쉬프터, 상기 제1 입력 데이터를 받아 제3 제어신호가 지정하는 수 만큼 쉬프트시키는 제3 쉬프터, 상기 제2 쉬프터의 출력 및 상기 제3 쉬프트의 출력을 받아 덧셈을 수행하는 제2 덧셈기, 상기 제1 덧셈기의 출력 및 상기 제2 덧셈기의 출력을 받아 덧셈을 수행하는 제3 덧셈기로 구성되는 것을 특징으로 하는 그래픽 콘트롤러의 어드레서 계산기.A first shifter that receives first input data and shifts the number of times specified by the first control signal, a first adder configured to receive the output of the first shifter and the second input data, and add the first input data; A second shifter for shifting the control signal by a number designated by the second control signal, a third shifter receiving the first input data and shifting the shift by the number specified by the third control signal, an output of the second shifter, and an output of the third shift And a second adder for performing an add operation, an output of the first adder, and a third adder for performing addition using the output of the second adder.
KR1019960003959A 1996-02-17 1996-02-17 Address generator for graphic controller KR100190019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003959A KR100190019B1 (en) 1996-02-17 1996-02-17 Address generator for graphic controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003959A KR100190019B1 (en) 1996-02-17 1996-02-17 Address generator for graphic controller

Publications (2)

Publication Number Publication Date
KR970062908A KR970062908A (en) 1997-09-12
KR100190019B1 true KR100190019B1 (en) 1999-06-01

Family

ID=19451435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003959A KR100190019B1 (en) 1996-02-17 1996-02-17 Address generator for graphic controller

Country Status (1)

Country Link
KR (1) KR100190019B1 (en)

Also Published As

Publication number Publication date
KR970062908A (en) 1997-09-12

Similar Documents

Publication Publication Date Title
EP0551931B1 (en) Digital signal processor comprising address generator accessing data stored in bidirectional space of data memory
EP0359448B1 (en) Text recovery in colour compressed video
JP2000089748A (en) Image processor and method therefor
US5195177A (en) Clipping processor
KR930001689A (en) Electronic zooming system using image buffer
US4903013A (en) Display system for plural display areas on one screen
KR100190019B1 (en) Address generator for graphic controller
JPH0310380A (en) Image converting circuit
US5918253A (en) Memory address generator
JP3413344B2 (en) Image processing apparatus and operation method thereof
JPS62194284A (en) Display address controller
JP2709356B2 (en) Image processing method
KR100188027B1 (en) Address generation circuit
JP3193929B2 (en) Image processing device
JPS6150360B2 (en)
KR950005229B1 (en) Address generator
JPS6382530A (en) Semiconductor storage device
JPS619725A (en) Microprogram control circuit
JPH09319347A (en) Display controller
KR100970616B1 (en) Method for Storing and Loading Double Precision Data of Digital Signal Processor
JPS60157672A (en) Picture processing circuit
JP2613951B2 (en) Display device
JPH0877343A (en) Raster/block converting method and device for executing the method
JP2001282702A (en) Data processor
JPH01116821A (en) Display processing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee