KR0183671B1 - Apparatus and method for discriminating the type of broadcasting - Google Patents

Apparatus and method for discriminating the type of broadcasting Download PDF

Info

Publication number
KR0183671B1
KR0183671B1 KR1019920015283A KR920015283A KR0183671B1 KR 0183671 B1 KR0183671 B1 KR 0183671B1 KR 1019920015283 A KR1019920015283 A KR 1019920015283A KR 920015283 A KR920015283 A KR 920015283A KR 0183671 B1 KR0183671 B1 KR 0183671B1
Authority
KR
South Korea
Prior art keywords
signal
vertical
pulse
output
broadcasting
Prior art date
Application number
KR1019920015283A
Other languages
Korean (ko)
Other versions
KR940005180A (en
Inventor
박현정
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920015283A priority Critical patent/KR0183671B1/en
Publication of KR940005180A publication Critical patent/KR940005180A/en
Application granted granted Critical
Publication of KR0183671B1 publication Critical patent/KR0183671B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/06Transmission systems characterised by the manner in which the individual colour picture signal components are combined

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

방송방식판별장치 및 방법은 멀티방송식으로 기록 및/또는 재생이 가능한 기록재생시스템에 있어서 수직동기신호를 이용하여 빠르고 정확하게 처리하고자 하는 방송방식을 판별하기 위한 것이다. 이를 위하여 기록 또는 재생을 위하여 인가되는 복합영상신호의 복합동기신호에서 소정의 클럭펄스를 이용하여 윈도우펄스를 발생시켜 수직동기구간의 펄스를 검출하기 위한 수직동기구간 펄스검출부; 수직동기구간 펄스검출부에서 출력되는 수직동기구간의 수평동기펄스수를 카운트하여 인가되는 상기 방송방식을 판별하기 위한 방송방식판별부를 포함하도록 구성된다. 따라서 방송방식변환에 따른 별도의 제어를 할 필요가 없으며, 수직동기신호를 이용하므로 방송방식판별을 빠른 시간내에 할 수 있고, 이를 하드웨어로도 구현하였으므로 종전의 소프트웨어처리에 비해 에러발생확률이 낮으며 집적도를 높일 수 있다.The broadcast method discriminating apparatus and method is for determining a broadcast method to be processed quickly and accurately by using a vertical synchronization signal in a recording / playback system capable of recording and / or reproducing in a multi-broadcast manner. For this purpose, a vertical inter-interval pulse detection unit for generating a window pulse using a predetermined clock pulse from the composite synchronizing signal of the composite image signal applied for recording or reproduction to detect the pulse between the vertical synchronism; And a broadcasting method discrimination unit for counting the number of horizontal synchronizing pulses between the vertical synchronizing units outputted from the vertical synchronizing unit pulse detection unit to determine the broadcasting method applied thereto. Therefore, there is no need to control separately according to the broadcasting method conversion, and because the vertical synchronization signal is used, the broadcasting method discrimination can be made in a short time. Since it is also implemented in hardware, the probability of error occurrence is lower than that of the conventional software processing. The degree of integration can be increased.

Description

방송방식판별장치 및 방법Broadcasting Method Discrimination Device and Method

제1도는 본 발명에 따른 방송방식판별장치의 상세한 회로도.1 is a detailed circuit diagram of a broadcasting method discriminating apparatus according to the present invention.

제2도는 NTSC방송방식의 경우, 제1도의 주요부분에 대한 출력 파형도.2 is an output waveform diagram of the main part of FIG. 1 in the case of NTSC broadcasting system.

제3도는 PAL방송방식의 경우, 제1도의 주요부분에 대한 출력 파형도.3 is an output waveform diagram of the main part of FIG. 1 in the PAL broadcasting system.

제4도는 본 발명에 따른 방송방식판별방법의 흐름도이다.4 is a flowchart of a broadcasting method discrimination method according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 수직동기구간 펄스검출부 20 : 방송방식판별부10: pulse detection unit between vertical dynamics 20: broadcasting method discrimination unit

30 : 인에이블제어부 31 : 수직동기신호 구간검출수단30: enable control unit 31: vertical synchronization signal section detection means

32 : 인에이블 제어신호 발생수단32: enable control signal generating means

본 발명은 멀티방송방식에 대하여 기록 및 재생할 수 있는 기록재생장치에 있어서 인가되는 방송방식을 판별하기 위한 장치 및 방법에 관한 것으로, 특히 동기신호를 이용하여 인가되는 방송방식을 판별하기 위한 방송방식판별장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for determining an applied broadcasting method in a recording and reproducing apparatus capable of recording and reproducing a multi-broadcasting method. In particular, a broadcasting method discrimination method for determining an applied broadcasting method using a synchronization signal is provided. An apparatus and method are provided.

일반적으로 방송방식은 크게 NTSC(National Television System Committee)방식과 PAL(Phase Alternation by Line)방식, SECAM(Sequenctiel Couleur A Memoire)방식으로 구분된다. 이로 인하여 서로 다른 방송방식을 갖는 문화권에서는 방송방식을 수신하는 기기를 공용할 수 없는 문제점이 대두되고 있었다.Generally, broadcasting methods are classified into NTSC (National Television System Committee), PAL (Phase Alternation by Line), and SECAM (Sequenctiel Couleur A Memoire). As a result, a problem arises in that cultures having different broadcast methods cannot share devices receiving broadcast methods.

이를 보완하기 위하여 복수의 방송방식에 대하여 적응적인 기록재생장치가 개발되고 있다. 즉 방송방식전환컨버터를 장착하여 종전의 NTSC(또는 다른 방송방식, 예를 들어 PAL, SECAM)전용의 VTR에 PAL(또는 다른 방송방식, 예를 들어 NTSC)방송방식으로 이루어진 신호를 수신하여 기록 및 재생이 가능하도록 신호처리를 하는 기록재생장치들이 속속 개발되고 있는 추세이다.In order to compensate for this, a recording and reproducing apparatus adaptive to a plurality of broadcast methods has been developed. That is, it is equipped with a broadcasting method switching converter to receive and record a signal made of PAL (or other broadcasting method, for example, NTSC) broadcasting method to a conventional NTSC (or other broadcasting method, for example, PAL, SECAM) VTR. BACKGROUND ART Recording and reproducing apparatuses which process signals to enable reproduction are being developed one after another.

그러나 이와 같은 방송방식전환컨버터의 동작을 제어하기 위해서는 현재 수신된 방송방식이 어떠한 방송방식인지를 판별하여야만 한다. 이를 위하여 종래에는 마이콤(시스템의 전기능을 제어하는 시스템콘트롤러)에서 수신되거나 재생을 위하여 발생되는 방송방식의 주파수를 카운트하여 현재 처리하고자 하는 방송방식을 판별하였다. 즉 상술한 3가지의 방송방식중 PAL과 SECAM은 거의 유사한 방식으로 취급되고 PAL과 NTSC가 크게 다르므로 방송방식판별을 위하여 NTSC의 주파수인 60Hz와, PAL 방식의 주파수인 50Hz에 대하여 카운트하여 현재 처리하고자 하는 방송방식을 판별하였다.However, in order to control the operation of the broadcasting method switching converter, it is necessary to determine what broadcasting method is the currently received broadcasting method. To this end, in the related art, a broadcast method to be processed currently is determined by counting a frequency of a broadcast method received by a microcomputer (system controller for controlling all functions of the system) or generated for playback. In other words, PAL and SECAM are handled in almost the same way, and PAL and NTSC are very different from each other. Therefore, for discrimination of broadcasting method, the current processing is performed by counting about 60Hz, which is the frequency of NTSC, and 50Hz, which is the frequency of PAL. The broadcast method to be determined was determined.

그러나 이와 같이 판별할 경우 60Hz 또는 50Hz를 모두 카운트하여야 하므로 방송방식의 판별에 많은 시간이 소요되고 방송신호에 혼입된 노이즈를 잘못 카운트하는 경우도 발생되어 인가되는 방송방식에 대하여 잘못 판별하는 문제가 있었다.However, in this case, since both 60Hz or 50Hz must be counted, it takes a lot of time to determine the broadcasting method and incorrectly counts the noise mixed in the broadcasting signal. .

따라서 본 발명의 목적은 수직동기신호를 이용하여 빠르고 정확하게 처리하고자 하는 방송방식을 판별하기 위한 방송방식판별장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a broadcast method discriminating apparatus and method for determining a broadcast method to be processed quickly and accurately by using a vertical synchronization signal.

상기 목적을 달성하기 위하여 본 발명은 복합동기신호의 형태가 서로 다른 적어도 1개 이상의 방송방식에 대하여 기록 또는 재생이 가능한 기록재생시스템의 방송방식판별장치에 있어서; 상기 기록 또는 재생을 위하여 인가되는 복합영상신호의 복합동기신호에서 소정의 클럭펄스를 이용하여 윈도우펄스를 발생시켜 수직동기구간의 펄스를 검출하기 위한 수직동기구간 펄스검출부; 상기 수직동기구간 펄스검출부에서 출력되는 수직동기구간의 수평동기펄스수를 카운트하여 인가되는 상기 방송방식을 판별하기 위한 방송방식판별부를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a broadcast method discrimination apparatus of a recording / playback system capable of recording or reproducing at least one or more broadcast methods having different types of complex synchronous signals; A vertical inter-pulse pulse detector for generating window pulses using a predetermined clock pulse from the complex synchronizing signal of the composite video signal applied for recording or reproducing to detect pulses between vertical synchronizing mechanisms; And a broadcasting method discrimination unit for determining the broadcasting method applied by counting the number of horizontal synchronization pulses between the vertical synchronizing units outputted from the vertical synchronizing unit pulse detecting unit.

상기 목적을 달성하기 위하여 상기와 같은 기록재생장치의 방송방식판별방법에 있어서; 상기 기록 또는 재생을 위하여 인가되는 방송방식의 복합영상신호에서 분리된 복합동기신호에서 소정의 클럭신호의 카운트에 의하여 수직동기구간만을 검출하기 위한 수직동기구간 검출과정; 상기 수직동기구간 검출과정에서 검출된 수직동기구간에 실린 수평동기의 펄스수를 카운트하여 인가되는 방송방식을 판별하기 위한 방송방식판별과정을 포함함을 특징으로 한다.In the broadcast method discrimination method of the recording and playback apparatus as described above to achieve the above object; A vertical synchronizing section detecting process for detecting only a vertical synchronizing section by counting a predetermined clock signal in the composite synchronizing signal separated from the broadcasting video composite video signal applied for recording or reproduction; And a broadcasting method discrimination process for determining the broadcasting method applied by counting the number of pulses of horizontal synchronization loaded in the vertical synchronization device detected in the vertical synchronization device.

이어서 첨부된 도면을 참조하여 본 발명에 대하여 상세히 기술하기로 한다.Next, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 방송방식판별장치의 상세한 회로도로서, 복수의 방송방식에 대하여 신호처리가 가능한 기록재생시스템에 적용된다.1 is a detailed circuit diagram of a broadcasting system discrimination apparatus according to the present invention, and is applied to a recording / playback system capable of signal processing for a plurality of broadcasting systems.

제1도의 구성은, 기록 또는 재생을 위하여 인가되는 복합영상신호의 복합동기신호를 반전한 신호와 외부에서 인가되는 클럭신호에 의하여 수직동기신호구간내에서 발생되는 펄스를 검출하기 위한 수직동기구간 펄스검출부(10)와, 수직동기구간 펄스검출부(10)에서 출력되는 수평동기의 펄스수를 카운트하여 방송방식을 판별하기 위한 방송방식판별부(20)와, 방송방식판별부(20)에서 출력되는 판별결과를 수직동기구간 펄스검출부(10)에서 출력되는 신호를 반전한 신호를 클럭신호로 하여 일정기간동안 안정되게 유지하기 위한 안정화수단으로 이용되는 제1플립플롭(FF1)과, 수직동기구간 펄스검출부(10)에서 출력되는 신호를 반전한 신호와 상기 복합동기신호와 외부 클럭신호를 클럭신호로 하고 시스템 리셋신호(RESET)에 클리어되어 방송방식판별부(20)의 클리어 및 자체 클리어를 제어하는 신호를 출력하여 인에이블을 제어하기 위한 인에이블제어부(30)로 이루어진다.1 is a vertical synchronizing pulse for detecting a pulse generated in the vertical synchronizing signal section by a signal inverting the composite synchronizing signal of the composite video signal applied for recording or reproduction and a clock signal applied externally. The broadcast method discriminator 20 and the broadcast method discriminator 20 for counting the number of horizontal synchronization pulses output from the vertical synchronizing pulse detector 10 to determine the broadcast method. The first flip-flop FF1 used as a stabilization means for maintaining the determination result stably for a predetermined period using a signal inverted from the signal output from the vertical inter-pulse pulse detector 10 as a clock signal, and a pulse between the vertical synchronism. The signal obtained by inverting the signal output from the detector 10 and the composite synchronous signal and the external clock signal are used as clock signals, and are cleared by the system reset signal RESET. The enable control unit 30 is configured to control the enable by outputting a signal for controlling the clear and the self clear.

좀더 상세하게 기술하면, 수직동기구간 펄스검출부(10)는 인가되는 복합동기신호를 반전하기 위한 제1인버터(IN1)와, 제1인버터(IN1)에서 출력되는 신호에 의하여 인에이블 및 클리어되고 외부에서 인가되는 클럭신호를 카운트하기 위한 제1카운터(CONT1)와, 제1카운터(CONT1)의 출력신호에 대한 논리조합에 의하여 수직동기신호 구간내에서 원하는 윈도우펄스를 발생하여 수직동기구간의 펄스를 검출하기 위한 제1논리소자(AND1)로 이루어진다.In more detail, the vertical inter-interval pulse detection unit 10 is enabled and cleared by the first inverter IN1 for inverting the applied composite synchronization signal and the signal output from the first inverter IN1, and The desired window pulse is generated within the vertical synchronization signal section by a logical combination of the first counter CONT1 and the output signal of the first counter CONT1 for counting the clock signal applied from the circuit. It consists of a 1st logical element AND1 for detection.

방송방식판별부(20)는 수직동기구간 펄스검출부(10)의 제1논리소자(AND1)에서 출력되는 신호를 클럭신호로 하는 제2카운터(CONT2)와, 제2카운터(CONT2)에서 출력되는 신호를 논리조합하여 NTSC방송방식의 수직동기펄스의 갯수인 6이 카운트되면 하이를 출력하고 그외의 카운트값에서는 로우를 출력하는 제2논리소자(AND2)로 이루어진다.The broadcast method discrimination unit 20 is output from the second counter CONT2 and the second counter CONT2 using the signal output from the first logical element AND1 of the pulse detector 10 between the vertical dynamics as the clock signal. The second logical element AND2 outputs high when the number 6 of the vertical synchronization pulses of the NTSC broadcasting system is counted by logical combination of signals, and outputs low at other count values.

안정화수단인 제1플립플롭(FF1)은 제2논리소자(AND2)의 출력신호를 D입력단에 인가되도록 접속하고 수직동기구간 펄스검출부(10)에서 출력되는 신호를 반전한 신호를 클럭신호로 하고 시스템의 리셋신호(RESET)에 의하여 클리어되는 D형 플립플롭으로 이루어진다. 제1플립플롭(FF1)의 비반전출력단(Q)의 출력이 NTSC/PAL 신호처리회로를 선택할 수 있는 제어신호가 된다. 여기서 제1플립플롭(FF1)의 클리어는 시스템의 리셋신호(RESET)에 의하여 이루어진다.The first flip-flop FF1 as a stabilization means connects the output signal of the second logic element AND2 to the D input terminal, and uses the inverted signal output from the pulse detection unit 10 as the clock signal. The D-type flip-flop is cleared by the reset signal RESET of the system. The output of the non-inverting output terminal Q of the first flip flop FF1 becomes a control signal for selecting an NTSC / PAL signal processing circuit. The first flip-flop FF1 is cleared by the reset signal RESET of the system.

인에이블제어부(30)는 수직동기구간 펄스검출부(10)에서 출력되는 신호를 반전한 신호를 클럭신호로 하여 방송방식중 최소의 수직동기구간을 검출하기 위한 수직동기신호 구간검출수단(31)과, 수직동기신호 구간검출수단(31)에서 출력되는 신호에 의하여 방송방식판별부(20)의 인에이블제어 및 수직동기신호구간 검출수단(31)의 인에이블을 제어하기 위한 신호를 발생하는 인에이블 제어신호 발생수단(32)으로 이루어진다.The enable control unit 30 includes a vertical synchronous signal section detecting unit 31 for detecting a minimum vertical synchronous section of a broadcasting method by using a signal obtained by inverting a signal output from the vertical inter-unit pulse detecting unit 10 as a clock signal; Enable to generate a signal for controlling the enable control of the broadcast method discrimination unit 20 and the enable of the vertical synchronization signal section detection means 31 according to the signal output from the vertical synchronization signal section detection means 31. Control signal generating means (32).

수직동기신호 구간검출수단(31)은 인에이블 제어신호 발생수단(32)에서 출력되는 신호에 의하여 인에이블되면서 상기 수직동기구간 펄스검출부(10)에서 출력의 반전신호를 클럭신호로 하여 카운트하기 위한 제3카운터(CONT3)와, 제3카운터(CONT3)에서 출력되는 신호중 첫번째 카운트값이 발생되는 지점을 검출하기 위한 제1검출소자(AND3)와, 상기 제3카운터(CONT3)에서 출력되는 신호중 최소의 수직동기구간을 갖는 방송방식의 마지막 펄스를 카운트한 값이 발생되는 지점을 검출하기 위한 제2검출소자(AND4)와, 제1검출소자(AND3)의 출력신호는 J입력단에 인가되도록 접속하고 제2검출소자(AND4)의 출력신호는 K입력단에 인가되도록 접속하며 시스템 리셋신호(RESET)에 의하여 클리어되고 외부에서 인가되는 클럭신호를 클럭단에 접속한 JK플립플롭(FF2)과, JK플립플롭(FF2)에서 출력되는 비반전출력신호를 반전하기 위한 제3반전소자(IN3)로 이루어진다. 제2플립플롭(FF2)의 클리어는 시스템의 리셋신호(RESET)에 의하여 이루어진다. 또한 본 실시예에서는 NTSC와 PAL방송방식을 겸용할 수 있는 기록재생시스템에 적용한 예이므로 방송방식의 수직동기구간이 2.5H인 PAL을 기준으로 하여 수직동기신호의 구간을 검출한다.The vertical synchronizing signal section detecting unit 31 is enabled by the signal output from the enable control signal generating unit 32 and counts the inverted signal of the output as the clock signal in the vertical synchronizing unit pulse detecting unit 10. Among the signals output from the third counter CONT3, the first detection device AND3 for detecting the point at which the first count value is generated among the signals output from the third counter CONT3, and the signal output from the third counter CONT3. The second detection device AND4 and the output signal of the first detection device AND3 for detecting the point where the value of counting the last pulse of the broadcasting method having the vertical dynamic range of the broadcasting system are generated are connected to the J input terminal. The JK flip-flop FF2 and the JK flip that connect the output signal of the second detection device AND4 to the K input terminal and are cleared by the system reset signal RESET and connected to the clock terminal. Flop (F And a third inverting element IN3 for inverting the non-inverting output signal output from F2). The second flip-flop FF2 is cleared by the reset signal RESET of the system. In addition, in the present embodiment, since it is an example applied to a recording / playback system capable of using both NTSC and PAL broadcasting methods, the vertical synchronization signal section is detected based on PAL having 2.5H of vertical synchronization devices of the broadcasting method.

인에이블 제어신호 발생수단(32)은 수직동기신호 구간검출수단(31)의 출력신호와 시스템 리셋신호(RESET)를 논리곱하기 위한 제3논리소자(AND5)와, 제3논리소자(AND5)에서 출력되는 신호에 의하여 클리어되고 복합동기신호를 클럭신호로 하는 제4카운터(CONT4)와, 제4카운터(CONT4)에서 출력되는 신호에서 두번째 카운팅된 값을 검출하기 위한 제3검출소자(NAND)로 이루어진다. 여기서 제3검출소자(NAND)의 출력은 제3카운터(CONT3)와 제2카운터(CONT2)의 클리어단자로 출력된다.The enable control signal generating means 32 includes a third logical element AND5 for ANDing the output signal of the vertical synchronization signal section detecting means 31 and the system reset signal RESET, and a third logical element AND5 from the third logical element AND5. The fourth counter CONT4, which is cleared by the output signal and uses the composite synchronous signal as the clock signal, and the third detection device NAND for detecting the second counted value from the signal output from the fourth counter CONT4. Is done. Here, the output of the third detection device NAND is output to the clear terminals of the third counter CONT3 and the second counter CONT2.

상술한 제1∼3논리소자(AND1,AND2) 및 제1, 제2검출소자(AND3,AND4)는 논리곱소자로 이루어지고 제3검출소자(NAND)는 부논리곱소자로 이루어진다. 여기서 논리소자들은 검출소자 또는 판별소자로서의 역할도 한다.The first to third logic devices AND1 and AND2 and the first and second detection devices AND3 and AND4 are logical multiplication devices and the third detection device NAND is negative logic devices. The logic elements also serve as detection or discriminating elements.

제2a∼j도는 NTSC방송방식의 복합동기신호에 대한 제1도의 주요부분의 출력파형도로서, 제2a도는 NTSC방송방식의 방송방식이고, 제2b도는 제1인버터(IN1)의 출력신호이고, 제2c도는 외부에서 인가되는 클럭신호에 대한 제1카운터(CONT1)의 출력신호이고, 제2d도는 수직동기구간 펄스검출부(10)에서 출력되는 신호이고, 제2e도는 방송방식판별부(20)에서 출력되는 신호이고, 제2f는 제1플립플롭(FF1)의 출력파형도이고, 제2g도는 수직동기신호 구간검출수단(31)의 제1검출소자(AND3)의 출력신호이고, 제2h도는 제4검출소자(AND4)의 출력신호이고, 제2i도는 제2플립플롭(FF2)의 출력신호이고, 제2j도는 인에이블 제어신호 발생수단(32)에서 출력되는 신호이다.2a to j are output waveform diagrams of the main part of FIG. 1 for the NTSC broadcasting synchronous signal, FIG. 2a is an NTSC broadcasting system, and FIG. 2b is an output signal of the first inverter IN1, FIG. 2c is an output signal of the first counter CONT1 for the clock signal applied from the outside, and FIG. 2d is a signal output from the pulse detector 10 of the vertical dynamic period, and FIG. 2f is an output waveform diagram of the first flip-flop FF1, 2g is an output signal of the first detection device AND3 of the vertical synchronization signal section detecting means 31, and 2h is a second waveform. Fig. 2i is an output signal of the second flip-flop FF2, and Fig. 2j is a signal output from the enable control signal generating means 32. Figs.

제3a∼j도는 PAL방송방식의 경우에 제2도와 같이 제1도의 회로에서 출력되는 파형도를 나타낸 것이다.3A to J show waveform diagrams output from the circuit of FIG. 1 in the case of the PAL broadcasting system.

제4도는 본 발명에 따른 방송방식판별방법에 대한 흐름도로서, 제11, 12단계는 복합동기신호에서 수직동기구간내의 발생되는 펄스에 대한 윈도우펄스를 검출하여 수직동기구간의 펄스를 검출하는 과정이고, 제13, 14단계는 수직동기구간의 펄스 검출과정에서 출력되는 수직동기구간의 수평동기신호의 펄스를 계수하여 방송방식을 판별하는 과정이고, 제15, 16단계는 방송방식판별에 따른 처리과정이다.4 is a flowchart of a broadcasting method discrimination method according to the present invention. Steps 11 and 12 detect a window pulse of a pulse generated in a vertical synchronizing period from a composite synchronizing signal to detect a pulse between the vertical synchronizing units. , Steps 13 and 14 are processes for determining the broadcasting method by counting the pulses of the horizontal synchronizing signal between the vertical synchronizing units outputted during the pulse detection process between the vertical synchronizing units. to be.

그러면 본 발명의 작동을 제1도, 제2도, 제3도 및 제4도를 통해 상세하게 설명하기로 한다.The operation of the present invention will then be described in detail with reference to FIGS. 1, 2, 3 and 4.

우선 본 실시예에서 예를 든 NTSC와 PAL방송방식은 여러가지면에서 서로 상이하지만 특히 본 발명에서 이용하고자 하는 동기신호에 있어서 전등화펄스 및 수직동기신호구간과 후등화펄스 구간등이 NTSC의 경우에는 3H씩 할당되어 모두 9H가 되며, PAL의 경우에는 2.5H씩 할당되어 모두 7.5H가 된다. 이를 이용하여 인가되는 방송방식을 판별하게 된다.First of all, the NTSC and PAL broadcasting methods used in the present embodiment are different from each other in many respects. In particular, in the case of the NTSC, the equalized pulse, the vertical synchronous signal section and the lated pulse section are the NTSC in the synchronization signal to be used in the present invention. The 3Hs are all assigned to 9H, and in the case of PAL, the 2.5Hs are all allocated to 7.5H. By using this, the applied broadcasting method is determined.

인가되는 복합동기신호가 NTSC인 경우에, 제2a도와 같은 동기신호가 수직동기구간 펄스검출부(10)에 인가되면, 제1인버터(IN1)를 통해 제2b도와 같이 반전되어 제1카운터(CONT1)의 인에이블단자와 클리어단자로 인가된다. 제1카운터(CONT1)는 인가되는 펄스의 상승에지에서 인에이블되고 하강에지에서 클리어되어 외부에서 인가되는 클럭펄스를 카운트한다. 클럭신호에 대한 카운트는 제2c도와 같이 제2b도의 상승에지에서 인에이블되어 카운트되고 하강에지에서 클리어되며 다음의 상승에지에서 다시 인에이블되어 카운트되고 하강에지에서 클리어되어 카운트하는 과정을 반복한다. 이와 같은 반복과정에 의하여 복합동기신호에서 수직동기신호의 구간내의 펄스를 분리하게 된다(제11단계). 여기서 클럭펄스는 동기신호의 주파수보다 높은 주파수를 갖고 인가된다.In the case where the applied composite synchronizing signal is NTSC, when a synchronizing signal such as FIG. It is applied to enable terminal and clear terminal of. The first counter CONT1 is enabled at the rising edge of the applied pulse and is cleared at the falling edge to count clock pulses applied from the outside. The count for the clock signal is enabled and counted on the rising edge of FIG. 2b and cleared on the falling edge as shown in FIG. By this iterative process, the pulse in the section of the vertical synchronization signal is separated from the composite synchronization signal (step 11). The clock pulse is applied with a frequency higher than that of the synchronization signal.

이와 같이 출력되는 제1카운터(CONT1)의 출력값에 대하여 제1논리소자(AND1)는 수직동기구간내의 하나의 SERR(Serrvation)의 약자로 수직동기신호는 이 SERR신호형태로 이루어진다.) 펄스당 하나의 펄스가 출력되도록 윈도우펄스를 출력하여 수직동기신호의 펄스(또는 펄스수)를 검출하게 한다(제12단계). 예를 들어 외부에서 발생되는 클럭펄스가 10번 카운트되는 기간이 등화펄스의 하이구간이 끝나는 지점과 수직동기신호구간내의 SERR펄스의 하이가 끝나는 지점사이에 놓이게 된다면 제1논리소자(AND1)가 하이를 출력하는 지점(윈도우펄스(W라고 약함)를 발생하는 지점)을 제1카운터(CONT1)가 외부 클럭신호를 10번째 카운트할 때로 한다.With respect to the output value of the first counter CONT1 output in this manner, the first logical element AND1 stands for one SERR (Serrvation) in the vertical synchronizing section, and the vertical synchronizing signal is in the form of this SERR signal. A window pulse is output so that a pulse of? Is outputted to detect a pulse (or number of pulses) of the vertical synchronization signal (step 12). For example, if the period in which the externally generated clock pulse is counted 10 times lies between the point where the high section of the equalization pulse ends and the point where the high end of the SERR pulse in the vertical synchronization signal section ends, the first logic device AND1 becomes high. The output point (the point at which the window pulse (weak W) is generated) is output when the first counter CONT1 counts the external clock signal 10th.

따라서 제1카운터(CONT1)에서 출력되는 N비트의 값이 4비트로 표현될 경우 10은 1010으로 출력되는데 제1논리소자(AND1)는 입력되는 신호에 대하여 논리곱으로 연산하므로 입력되는 모든 신호가 하이로 인가되어야 하이를 출력하게 된다. 따라서 3번째 비트와 1번째 비트의 신호가 출력되는 단자에 인버터를 장착하여 논리소자(AND1)로는 모두 하이가 인가되도록 한다. 상술한 인버터들은 제1카운터(CONT1)에서 출력되는 카운트값에 따라 다르게 설정될 수 있으므로 도시하지 않았다.Therefore, when the N-bit value output from the first counter CONT1 is represented by 4 bits, 10 is outputted as 1010. Since the first logical element AND1 calculates the logical product with respect to the input signal, all input signals are high. It must be applied to output high. Therefore, the inverter is mounted on the terminal for outputting the signals of the 3rd bit and the 1st bit so that high is applied to both logic devices AND1. The above-described inverters are not shown because they may be set differently according to the count value output from the first counter CONT1.

방송방식판별부(20)는 제2카운터(CONT2)에서 수직동기구간 펄스검출부(10)에서 제2d도와 같이 검출된 수직동기구간의 수평동기신호의 펄스수가 클럭단자로 인가되면 후술할 인에이블제어신호발생부(30)에서 출력되는 인에이블 제어신호에 의해 인에이블되면서 클럭단자로 인가되는 수직동기신호의 펄스수를 카운트한다(제13단계). 카운트된 결과값은 다음의 제2논리소자(AND2)로 인가되는데 이 제2논리소자(AND2) 역시 상술한 수직동기구간 펄스검출부(10)에서 사용된 제1논리소자(AND1)와 같은 방식으로 제2카운터(CONT2)의 출력이 6이될 때 제2e도와 같이 6의 상승에지에서 하이를 출력하도록 작동한다(제14단계). 이는 NTSC의 수직동기펄스의 갯수가 제2d도에 도시된 바와 같이 6개가 되기 때문인 것으로 NTSC인 경우에만 하이를 출력하기 위한 것이다. 여기서는 NTSC인 경우이므로 제1논리소자(AND1)는 하이를 출력한다. 상술한 제2논리소자(AND2)가 제2카운터(CONT2)에서 출력되는 값이 6이 될 때 하이를 출력하기 위하여 제2카운터(CONT2)의 출력단에 인버터들을 장착하나 이를 도시하지 않은 이유는 상술한 경우와 같다.When the number of pulses of the horizontal synchronizing signal between the vertical synchronizing units detected by the second counter CONT2 in the vertical synchronizing pulse detection unit 10 as shown in FIG. 2d at the second counter CONT2 is applied to the clock terminal, enable control will be described later. The number of pulses of the vertical synchronization signal applied to the clock terminal while being enabled by the enable control signal output from the signal generator 30 is counted (step 13). The counted result is applied to the next logical device AND2, which is also operated in the same manner as the first logical device AND1 used in the above-described vertical inter-pulse pulse detector 10. When the output of the second counter CONT2 becomes 6, it operates to output high at the rising edge of 6 as shown in FIG. 2E (step 14). This is because the number of vertical synchronization pulses of the NTSC becomes six as shown in FIG. 2d, and is for outputting high only in the case of NTSC. In this case, since it is NTSC, the first logic device AND1 outputs high. Inverters are mounted on the output terminal of the second counter CONT2 in order to output high when the value of the second logic device AND2 is 6, which is output from the second counter CONT2. Same as one case.

안정화수단인 제1플립플롭(FF1)은 현재 방송방식판별부(20)에서 출력된 신호가 하이가 되므로 입력단(D)으로 인가되는 신호는 하이가 된다. 제1플립플롭(FF1)은 제2인버터(IN2)를 통해 수직동기구간 펄스검출부(10)의 출력신호가 클럭신호로 인가되므로 제2d도의 수직동기펄스에 대한 윈도우펄스의 하강에지에서 D입력단의 논리를 비반전출력단으로 출력한다. D입력단에는 하이신호가 인가되어 있으므로 비반전출력신호는 제2f와 같이 하이논리로 출력된다. 이것은 NTSC/PAL제어신호로서 NTSC와 PAL방송방식에 대하여 각각의 신호처리를 하는 회로(도시되지 않음)로 직접 인가되어 인가되는 영상 및/또는 오디오신호의 방송방식에 해당되는 신호처리를 하도록 제어할 수 있으며 도시되지 않은 마이콤의 종전의 방송방식모드설정제어신호가 인가되는 단자로 인가될 수도 있다(제15단계).In the first flip-flop FF1, which is a stabilization means, the signal output from the current broadcasting method discrimination unit 20 becomes high, so the signal applied to the input terminal D becomes high. The first flip-flop FF1 receives the output signal of the pulse detection unit 10 between the vertical synchronism units as the clock signal through the second inverter IN2, so that the D input terminal is connected at the falling edge of the window pulse with respect to the vertical synchronization pulse of FIG. Output logic to the non-inverting output stage. Since the high signal is applied to the D input terminal, the non-inverted output signal is output in high logic like 2f. This is an NTSC / PAL control signal, which is directly applied to a circuit (not shown) that performs signal processing for NTSC and PAL broadcasting, so that the signal processing corresponding to the broadcasting method of the applied video and / or audio signal can be controlled. It may be applied to a terminal to which the conventional broadcast mode setting control signal of the microcomputer (not shown) is applied (step 15).

인에이블제어신호 발생부(30)는 본 방송방식판별을 매 수직동기마다 체크할 수 있도록 하기 위한 것으로, 수직동기신호 펄스검출부(10)에서 출력되는 제2d도의 윈도우펄스가 제2인버터(IN2)를 통해 제3카운터(CONT3)의 클럭단자로 인가되면, 윈도우펄스의 하강에지에서 카운트를 한다. 카운트결과는 다음단의 제1, 2검출소자들(AND3,AND4)로 인가된다.The enable control signal generator 30 checks the broadcasting system discrimination every vertical synchronous, and the window pulse of FIG. 2d output from the vertical synchronous signal pulse detector 10 is the second inverter IN2. When applied to the clock terminal of the third counter (CONT3) through, the count is at the falling edge of the window pulse. The count result is applied to the first and second detection elements AND3 and AND4 in the next stage.

제1검출소자(AND3)는 제3카운터(CONT3)의 첫번째 카운트값이 출력될 때 하이를 출력하여 첫번째 발생되는 수직동기신호의 펄스가 발생되는 지점을 제2g도와 같이 제3카운터(CONT3)의 첫번째 카운트값의 하강에지에서 하이를 출력하고 두번째 카운트값의 하강에지에서 로우로 떨어지는 신호를 출력한다. 제2검출소자(AND4)는 제1검출소자(AND4)와 같은 원리로 제3카운터(CONT3)의 카운트값이 5가 될 때 제2f와 같이 하이를 출력하고 여섯번째 펄스를 카운트할 때 로우로 떨어지는 신호를 출력한다.When the first count value of the third counter CONT3 is output, the first detection device AND3 outputs a high point to indicate a point at which a pulse of the first vertical synchronization signal generated is generated, as shown in FIG. 2g of the third counter CONT3. Outputs high on the falling edge of the first count value and outputs the signal falling low on the falling edge of the second count value. The second detection device AND4 outputs high when the count value of the third counter CONT3 becomes 5 in the same principle as the first detection device AND4, and goes low when the sixth pulse is counted. Output the falling signal.

이와 같은 제1, 2검출소자(AND1,AND2)의 출력신호는 제2플립플롭(FF2)의 JK입력단으로 인가된다. 제2플립플롭(FF2)은 J입력단으로 인가되는 신호의 논리가 하이일 경우에 하이를 출력하고, K입력단으로 인가되는 신호의 논리가 하이일 경우에는 로우를 출력하게 되므로 제2(g) 및 제2(h)와 같이 제1, 2검출소자(AND1,AND2)의 출력신호가 JK입력단으로 인가되면 제2i와 같은 비반전출력신호를 출력하여 수직동기구간에 대하여 수직동기신호의 수평동기신호의 펄스를 계수하는데 필요한 최소한의 구간을 검출한다. 여기서 제2검출소자(AND4)가 윈도우펄스가 5번째 발생되는 지점을 검출하는 이유는 상술한 바와 같이 최소한의 수직동기신호구간을 검출하기 위한 것이다.The output signals of the first and second detection devices AND1 and AND2 are applied to the JK input terminal of the second flip-flop FF2. The second flip-flop FF2 outputs high when the logic of the signal applied to the J input terminal is high, and outputs a low when the logic of the signal applied to the J input terminal is high. When the output signals of the first and second detection devices AND1 and AND2 are applied to the JK input terminal as shown in the second (h), the non-inverting output signal as shown in the second i is output to the horizontal synchronization signal of the vertical synchronization signal for the vertical synchronization period. Detect the minimum interval needed to count pulses The reason why the second detection device AND4 detects the fifth point where the window pulse is generated is to detect the minimum vertical synchronization signal section as described above.

이와 같이 출력된 신호는 제3인버터(IN3)를 통해 제3논리소자(AND5)의 일측 입력신호로 인가된다. 제3논리소자(AND5)는 제3인버터(IN3)를 통해 인가되는 신호와 시스템 리셋신호(RESET)를 논리곱하여 출력한다. 이로 인하여 제2i도를 반전한 신호가 일측 입력단으로 인가되므로 제2i도의 하이구간을 제외한 나머지 구간에서는 시스템 리셋신호를 그대로 출력한다.The signal output as described above is applied as an input signal of one side of the third logic device AND5 through the third inverter IN3. The third logic device AND5 performs a logical multiplication on the signal applied through the third inverter IN3 and the system reset signal RESET. As a result, since the signal inverted in FIG. 2i is applied to one input terminal, the system reset signal is output as it is in the remaining sections except for the high section of FIG.

제4카운터(CONT4)는 제3논리소자(AND5)의 출력신호에 의하여 클리어되는데 제3논리소자(AND5)는 제2i도의 하이구간에 로우논리를 출력하므로 제4카운터(CONT4)는 그 구간에서 클리어되고 복합동기신호를 카운트한다. 이 때 제4카운터(CONT4)의 출력단에 접속되어 있는 제4논리소자(NAND)는 제4카운터(CONT4)가 클리어된 후 2번째 클럭신호를 카운트하는 값이 출력될 때 제2j와 같이 로우논리를 출력하여 방송방식판별부(20)의 제2카운터(CONT2)와 제3카운터(CONT3)의 클리어단자로 인가되어 클리어시킨다. 이로 인하여 인에이블제어신호 발생부(30) 및 방송방식판별부(20)는 수직동기펄스에 대한 검출이 완료된 후 바로 클리어되어 다음의 수직동기펄스를 검출하기 위하여 대기하게 된다. 그러나 인에이블제어신호 발생부(30)를 사용하지 않고 시스템의 리셋신호(RESET)를 이용하여 방송방식판별부(20)의 제2카운터(CONT2)를 클리어할 경우에는 수직동기의 전원이 인가된 후 리셋동작시 1회 인가되는 방송방식에 대하여 판별하는 기능을 가질수도 있다.The fourth counter CONT4 is cleared by the output signal of the third logic device AND5. The third logic device AND5 outputs the low logic in the high section of FIG. 2i, so the fourth counter CONT4 is in the interval. Cleared to count the composite synchronous signal. At this time, the fourth logic element NAND connected to the output terminal of the fourth counter CONT4 has a low logic like the second j when a value for counting the second clock signal is output after the fourth counter CONT4 is cleared. Is output to the clear terminal of the second counter CONT2 and the third counter CONT3 of the broadcast method discrimination unit 20 to be cleared. As a result, the enable control signal generator 30 and the broadcast method discrimination unit 20 are cleared immediately after the detection of the vertical synchronization pulse is completed, and waits to detect the next vertical synchronization pulse. However, when the second counter CONT2 of the broadcasting method discrimination unit 20 is cleared using the reset signal RESET of the system without using the enable control signal generator 30, the vertical synchronous power is applied. It may have a function of discriminating the broadcasting method applied once in the reset operation.

인가되는 복합동기신호가 PAL방송방식인 경우, 수직동기구간 펄스검출부(10)는 제1카운터(CONT1)에서 제3a와 같이 인가되는 복합동기신호를 반전한 제3b도의 신호에 대하여 하강에지에서 클리어되고 상승에지에서 인에이블 제어되어 외부에서 인가되는 클럭신호를 카운트하게 된다. 이 때 외부에서 인가되는 클럭신호는 제3c와 같이 제3b도의 파형이 하이인 구간에서만 카운트되어 출력된다. 이 때 카운트된 결과값은 NTSC에서와 같이 다음단의 제1논리소자(AND1)로 인가된다. 제1논리소자(AND1)은 상술한 NTSC에서와 동일한 카운트값에서만 하이논리를 출력한다. 따라서, 제3d와 같은 신호가 출력되게 된다.When the applied composite synchronization signal is a PAL broadcast method, the vertical inter-synchronous pulse detection unit 10 clears the falling edge of the signal of FIG. 3b from the first counter CONT1 as shown in FIG. 3a. And enable control at the rising edge to count the clock signal applied from the outside. At this time, the externally applied clock signal is counted and output only in a section in which the waveform of FIG. 3b is high as in FIG. 3c. At this time, the counted result value is applied to the first logical element AND1 of the next stage as in the NTSC. The first logic element AND1 outputs high logic only at the same count value as in the aforementioned NTSC. Therefore, the same signal as 3d is output.

방송방식판별부(20)는 수직동기구간 펄스검출부(10)에서 출력된 신호가 제3d와 같으므로 5개의 펄스를 카운트하고 클리어되게 된다. 이로 인하여 제2논리소자(AND2)는 6개의 카운트값에만 하이를 출력하므로 제3e와 로우논리를 출력하게 된다.Since the signal output from the vertical inter-pulse pulse detector 10 is the same as 3d, the broadcast method discriminator 20 counts and clears five pulses. As a result, the second logic device AND2 outputs high only to the six count values, thereby outputting the third logic and the low logic.

이와 같이 출력된 신호는 제1플립플롭(FF1)의 D입력단으로 인가되어 제1플립플롭(FF1)의 D입력단에는 로우논리가 인가되게 된다. NTSC에서와 동일하게 동작하는 제1플립플롭(FF1)은 수직동기구간 펄스검출부(10)에서 출력되는 신호의 하강에지에서 클럭되어 D입력단에 인가되는 신호의 논리를 출력시킨다. 지금은 로우논리가 인가되고 있으므로 제1플립플롭(FF1)의 비반전 출력신호는 로우논리로 출력된다. 이로 인하여 현재 처리하고자 하는 방송방식이 PAL임을 상술한 방송방식신호처리회로(도시되지 않음)으로 알려주게 된다(제16단계).The output signal is applied to the D input terminal of the first flip flop FF1 so that low logic is applied to the D input terminal of the first flip flop FF1. The first flip-flop FF1, which operates in the same manner as in NTSC, is clocked at the falling edge of the signal output from the vertical inter-pulse pulse detector 10 to output the logic of the signal applied to the D input terminal. Since low logic is currently applied, the non-inverted output signal of the first flip-flop FF1 is output in low logic. As a result, the broadcast method signal processing circuit (not shown) is informed that the broadcast method to be processed is PAL (step 16).

인에이블 제어신호 발생부(30)는 NTSC에서와 동일하게 동작한다.The enable control signal generator 30 operates in the same manner as in NTSC.

상술한 바와 같이 본 발명은 멀티방송방식을 채택한 기록재생장치에서 현재 인가되는 방송방식에 따라 적응적으로 신호처리가 이루어지도록 자동제어하므로써, 방송방식변환에 따른 별도의 제어를 할 필요가 없으며, 수직동기신호를 이용하므로 방송방식판별을 빠른 시간내에 할 수 있고, 이를 하드웨어로도 구현하였으므로 종전의 소프트웨어처리에 비해 에러발생확률이 낮으며 집적도가 높은 이점등이 있다.As described above, the present invention does not need to perform separate control according to the broadcast method conversion by automatically controlling the signal processing to be adaptively performed according to the currently applied broadcast method in the recording / playback apparatus adopting the multi-broadcast method. By using the synchronization signal, the broadcasting method can be quickly identified, and the hardware is implemented in hardware. Therefore, the probability of error occurrence is lower and the degree of integration is higher than the conventional software processing.

Claims (7)

복합동기신호의 형태가 서로 다른 적어도 1개 이상의 방송방식에 대하여 기록 또는 재생이 가능한 기록재생시스템의 방송방식판별장치에 있어서; 상기 기록 또는 재생을 위하여 인가되는 복합영상신호의 복합동기신호에서 소정의 클럭펄스를 이용하여 수직동기구간을 검출하도록 윈도우펄스를 발생시켜 상기 수직동기구간동안 발생되는 수평동기펄스를 검출하는 수직동기구간 펄스검출부(10); 상기 수직동기구간 펄스검출부(10)에서 출력되는 상기 수직동기동안 발생되는 상기 수평동기펄스수를 카운트하고, 카운트한 결과에 상응하여 인가되는 상기 방송방식을 판별하기 위한 방송방식판별부(20)를 포함하는 것을 특징으로 하는 방송방식판별장치.A broadcast method discrimination apparatus of a recording / playback system capable of recording or reproducing at least one or more broadcast methods having different types of complex synchronous signals; A vertical synchronizing period for generating horizontal pulses during the vertical synchronizing period by generating a window pulse to detect a vertical synchronizing period using a predetermined clock pulse in the composite synchronizing signal of the composite image signal applied for recording or reproduction. A pulse detector 10; The broadcasting method discrimination unit 20 for counting the number of horizontal synchronization pulses generated during the vertical synchronization output from the vertical inter-interval pulse detection unit 10 and determining the broadcasting method applied according to the counted result Broadcasting method discrimination apparatus comprising a. 제1항에 있어서, 상기 방송방식판별장치는 1필드단위로 방송방식을 판별하기 위하여 상기 방송방식판별부(20)를 인에이블시키기 위한 제어신호를 발생하는 인에이블 제어신호 발생부(30)를 더 포함함을 특징으로 하는 방송방식판별장치.The apparatus of claim 1, wherein the broadcast method discriminating apparatus comprises an enable control signal generator (30) for generating a control signal for enabling the broadcast method discriminating unit (20) in order to determine the broadcast method in units of one field. Broadcasting method discrimination apparatus characterized in that it further comprises. 제1항에 있어서, 상기 방송방식판별장치는 상기 방송방식판별부(20)에서 출력되는 판별신호의 논리를 일정하게 유지하여 판별결과 출력을 안정하게 하기 위한 안정화수단(FF1)을 더 구비함을 특징으로 하는 방송방식판별장치.The apparatus of claim 1, further comprising stabilizing means (FF1) for stabilizing the output of the discrimination result by maintaining a constant logic of the discrimination signal output from the broadcasting mode discrimination unit 20. A broadcasting method discrimination apparatus characterized by the above-mentioned. 제1항에 있어서, 상기 수직동기신호펄스 검출부(10)는 상기 클럭펄스를 상기 복합동기신호에 의해 제어되어 카운트하기 위한 카운터(CONT1)와, 카운터(CONT1)에서 출력되는 카운트값이 상기 수직동기신호의 구간내의 펄스만을 검출할 수 있는 지점의 값이 될 때를 검출하기 위한 검출수단으로 이루어짐을 특징으로 하는 방송방식판별장치.According to claim 1, wherein the vertical synchronization signal pulse detection unit 10 is a counter (CONT1) for counting the clock pulse controlled by the composite synchronization signal and the count value output from the counter (CONT1) is the vertical synchronization And a detection means for detecting when a value of a point at which only a pulse in a signal section can be detected is reached. 제1항에 있어서, 상기 방송방식판별부(20)는 상기 수직동기구간펄스 검출부(10)에서 검출된 상기 수직동기구간동안의 상기 수평동기 펄스수를 카운트하기 위한 카운터(CONT2)와, 상기 카운터(CONT2)에서 출력되는 카운트값에 상응하여 상기 방송방식을 판별하기 위한 판별수단으로 이루어짐을 특징으로 하는 방송방식판별장치.The counter system of claim 1, wherein the broadcasting system discrimination unit 20 includes a counter CONT2 for counting the number of horizontal synchronizing pulses during the vertical synchronizing period detected by the vertical synchronizing pulse detecting unit 10, and the counter. And a discriminating means for discriminating the broadcasting method in accordance with the count value output from CONT2. 제1항에 있어서, 상기 인에이블 제어신호 발생부(30)는 상기 수직동기신호펄스 검출부(10)에서 출력되는 신호에 의하여 수직동기신호 구간내의 최소의 수직동기신호구간을 검출하기 위한 수직동기신호 구간검출수단(31)과, 상기 수직동기신호 구간검출수단(31)에서 검출된 수직동기신호구간이 끝나고 소정 시간이 경과되면 상기 방송방식판별부(20)과 상기 수직동기신호구간 검출수단(31)이 인에이블되도록 제어하기 위한 인에이블 제어신호 발생수단(32)으로 이루어짐을 특징으로 하는 방송방식판별장치.The vertical synchronization signal of claim 1, wherein the enable control signal generator 30 detects a minimum vertical synchronization signal section within a vertical synchronization signal section based on a signal output from the vertical synchronization signal pulse detector 10. When the interval between the section detecting means 31 and the vertical synchronous signal section detected by the vertical synchronous signal section detecting means 31 ends and a predetermined time has elapsed, the broadcasting method discrimination unit 20 and the vertical synchronous signal section detecting means 31 Broadcast control device, characterized in that consisting of the enable control signal generating means (32) for controlling to be enabled. 복합동기신호의 형태가 서로 다른 적어도 1개 이상의 방송방식을 기록 또는 재생할 수 있는 기록재생시스템의 방송방식판별방법에 있어서; 상기 기록 또는 재생을 위하여 인가되는 방송방식의 복합영상신호에서 분리된 복합동기신호에서 소정의 클럭신호의 카운트에 의하여 수직동기구간만을 검출하도록 윈도우하기 위한 수직동기구간 검출과정; 상기 수직동기구간 검출과정에서 검출된 상기 수직동기구간 동안에 발생되는 펄스수를 카운트하여 인가되는 방송방식을 판별하기 위한 방송방식판별과정을 포함함을 특징으로 하는 방송방식판별방법.A broadcast method discrimination method of a recording / playback system capable of recording or reproducing at least one or more broadcast methods having different types of complex synchronous signals; A vertical synchronizing period detecting process for windowing only a vertical synchronizing period by a count of a predetermined clock signal in the composite synchronizing signal separated from the composite video signal of the broadcasting method applied for recording or reproduction; And a broadcast method discrimination process for determining an applied broadcast method by counting the number of pulses generated during the vertical sync interval detected in the vertical sync interval detection process.
KR1019920015283A 1992-08-25 1992-08-25 Apparatus and method for discriminating the type of broadcasting KR0183671B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015283A KR0183671B1 (en) 1992-08-25 1992-08-25 Apparatus and method for discriminating the type of broadcasting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015283A KR0183671B1 (en) 1992-08-25 1992-08-25 Apparatus and method for discriminating the type of broadcasting

Publications (2)

Publication Number Publication Date
KR940005180A KR940005180A (en) 1994-03-16
KR0183671B1 true KR0183671B1 (en) 1999-05-01

Family

ID=19338448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015283A KR0183671B1 (en) 1992-08-25 1992-08-25 Apparatus and method for discriminating the type of broadcasting

Country Status (1)

Country Link
KR (1) KR0183671B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504735B1 (en) * 2020-04-17 2023-02-27 장윤도 Feed using flaxseed without hydrogen cyanide toxicity
KR102455962B1 (en) * 2020-04-17 2022-10-17 장윤도 Method for preparing feed using flaxseed without hydrogen cyanide toxicity

Also Published As

Publication number Publication date
KR940005180A (en) 1994-03-16

Similar Documents

Publication Publication Date Title
US4792852A (en) Vertical synchronizing signal detection circuit
US4860098A (en) Video discrimination between different video formats
KR0183671B1 (en) Apparatus and method for discriminating the type of broadcasting
US5467140A (en) Vertical synchronous signal separation apparatus
US5963267A (en) Delay correction circuit
KR100234312B1 (en) Method and apparatus for detecting high accuracy sync. signal
JPS61172494A (en) Burst gate pulse generator
JPH0969965A (en) Vertical synchronizing signal stabilizing circuit, integrated circuit, and television signal processor
EP0249987B1 (en) Vertical driving pulse generating circuit
US5995158A (en) Blanking signal generating control circuit of a video apparatus
KR950010060B1 (en) Muse process distinct circuit
KR0153669B1 (en) An apparatus for discriminating synchronizing signals
EP0469241B1 (en) Circuit for controlling delay time between luminance and chrominance signals
JP3232594B2 (en) Synchronous circuit
US4910587A (en) Information signal processing apparatus
JPS59193680A (en) Automatic discriminating system of television broadcast system
JPH0583590A (en) Synchronous detection circuit
JP2869317B2 (en) Control signal detection circuit for television signal
JP3114180B2 (en) Synchronous discontinuity detector
KR0139175B1 (en) Sync separation and field detection circuit and method in hdtv
JP3011450B2 (en) Vertical synchronization frequency discrimination circuit
US7522216B2 (en) Video synchronization signal detection circuit
JP2721691B2 (en) Horizontal period identification device
JP3281655B2 (en) Scan line number conversion timing reset circuit
JPH0211065A (en) Field deciding circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee