KR0170737B1 - Output circuit of composite synchronization signals in video mute - Google Patents
Output circuit of composite synchronization signals in video mute Download PDFInfo
- Publication number
- KR0170737B1 KR0170737B1 KR1019960002081A KR19960002081A KR0170737B1 KR 0170737 B1 KR0170737 B1 KR 0170737B1 KR 1019960002081 A KR1019960002081 A KR 1019960002081A KR 19960002081 A KR19960002081 A KR 19960002081A KR 0170737 B1 KR0170737 B1 KR 0170737B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- video
- processing means
- composite
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Abstract
본 발명은 비디오 뮤트시에 복합 동기 신호 출력회로를 공개한다. 제1비디오 신호 및 휘도 신호와 색차 신호가 분리된 제2비디오 신호를 입력하고, 입력한 신호들로부터 비디오 뮤트 구간동안 복합 동기 신호만을 출력하기 위한 그 회로는, 제1 및 제2비디오 신호의 휘도신호를 출력하고, 출력되는 휘도신호로부터 복합 동기 신호만을 검출하여 출력하는 신호처리수단과, 신호처리수단으로부터 출력되는 복합 동기 신호를 반전하고, 반전된 신호의 레벨을 소정레벨로 변화시켜 출력하는 복합 동기 신호 처리수단 및 신호처리수단에서 출력되는 휘도신호와 제2비디오 신호의 휘도 신호를 입력하고, 입력한 휘도신호들을 제1제어신호에 응답하여 선택적으로 출력하고, 제1제어신호에 응답하여 선택된 신호와, 입력한 복합 동기 신호 처리수단의 출력을 제2제어신호에 응답하여 선택적으로 출력하는 신호 선택수단을 구비하고, 비디오 뮤트시, 제1제어신호에 의해 제2비디오신호의 휘도신호가 선택되며, 제1모드에서 제2제어신호에 의해 복합 동기 신호 처리수단의 출력이 선택되고, 제2모드에서 제1제어신호에 응답하여 선택된 신호가 제2제어신호에 의해 다시 선택되는 것을 특징으로 하고, 비디오 뮤트 구간동안 복합 동기 신호만을 출력하기 위한 회로의 구성이 간단하여 부품수가 감소하고, 이에 의해 재료비가 절감되는 효과가 있다.The present invention discloses a composite synchronization signal output circuit in video muting. A circuit for inputting a first video signal and a second video signal in which the luminance signal and the chrominance signal are separated, and outputting only the composite synchronization signal during the video mute period from the input signals, the luminance of the first and second video signals A signal processing means for outputting a signal, detecting and outputting only the composite synchronization signal from the output luminance signal, and a composite for inverting the composite synchronization signal output from the signal processing means, changing the level of the inverted signal to a predetermined level, and outputting the composite signal. Inputs the luminance signal output from the synchronization signal processing means and the signal processing means and the luminance signal of the second video signal, selectively outputs the input luminance signals in response to the first control signal, and selects the luminance signal in response to the first control signal. And signal selection means for selectively outputting the signal and the output of the input composite synchronization signal processing means in response to the second control signal. At the time of video muting, the luminance signal of the second video signal is selected by the first control signal, the output of the composite synchronization signal processing means is selected by the second control signal in the first mode, and the first mode in the second mode. The signal selected in response to the control signal is selected again by the second control signal, and the circuit for outputting only the composite synchronization signal during the video mute period is simplified, thereby reducing the number of parts, thereby reducing the material cost. It works.
Description
제1도는 종래의 비디오 뮤트시에 캠코더 내의 복합 동기 신호 출력회로의 블럭도이다.1 is a block diagram of a composite synchronization signal output circuit in a camcorder at the time of conventional video muting.
제2도는 제1도에 도시된 복합 동기 신호 출력회로의 종래의 세부적인 회로도이다.FIG. 2 is a conventional detailed circuit diagram of the composite synchronization signal output circuit shown in FIG.
제3a~3d도들은 제2도에 도시된 회로 각 부에서 출력되는 신호들의 도면들이다.3A to 3D are diagrams of signals output from respective circuit parts shown in FIG.
제4도는 본 발명에 의한 비디오 뮤트시에 복합 동기 신호 출력회로의 블럭도이다.4 is a block diagram of a composite synchronization signal output circuit in video muting according to the present invention.
제5도는 제4도에 도시된 본 발명에 의한 회로도이다.5 is a circuit diagram according to the present invention shown in FIG.
제6a도 및 제6b도들은 제5도에 도시된 복합 동기 신호 처리부의 입출력 신호를 각각 나타낸다.6A and 6B show input and output signals of the composite synchronization signal processor shown in FIG. 5, respectively.
본 발명은 영상 신호 처리에 관한 것으로서, 특히, 비디오 카세트 레코더(VCR : video cassette recorder)나 캠코더(camcorder)와 같은 영상 신호 처리기에서 비디오 뮤트(mute) 구간 동안 복합 동기 신호만을 출력하여 온 스크린 디스플레이(OSD : on screen display)로 문자 신호가 디스플레이 될 수 있도록 하는 비디오 뮤트시에 복합 동기 신호 출력회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to video signal processing, and more particularly, to an on-screen display that outputs only a composite synchronization signal during a video mute period in a video signal processor such as a video cassette recorder (VCR) or a camcorder (camcorder). On Screen Display (OSD) The present invention relates to a composite synchronizing signal output circuit during video muting that allows a text signal to be displayed.
제1도는 종래의 비디오 뮤트시에 캠코더 내의 복합 동기 신호 출력회로의 블럭도로서, 휘도/색차 신호(Y/C) 처리기(10), 복합동기신호 출력부(12) 및 스위칭부(14)로 구성된다.FIG. 1 is a block diagram of a composite synchronizing signal output circuit in a camcorder during a conventional video muting process, which is used for the luminance / color difference signal (Y / C) processor 10, the composite synchronizing signal output unit 12, and the switching unit 14. It is composed.
제1도에 도시된 Y/C 처리기(10)의 입력단자 IN1을 통해 휘도 신호와 색차신호가 분리되지 않은 비디오 신호가 입력되고, 입력단자 IN2 및 IN3을 통해 휘도 신호와 색차 신호가 분리된 카메라 신호가 각각 입력된다.A camera in which the luminance signal and the chrominance signal are not separated through the input terminal IN1 of the Y / C processor 10 shown in FIG. 1, and the luminance signal and the chrominance signal are separated through the input terminals IN2 and IN3. Signals are input respectively.
제2도는 제1도에 도시된 복합 동기 신호 출력회로의 종래의 세부인 회로도로서, 복합 동기 신호 출력부(12)를 구성하는 저항들(R1,R2,R3,R4,R5,R6,R7 및 R8), 다이오드들(D1 및 D2), 트랜지스터(Q1), 5개의 핀을 갖는 IC1(11)과, 스위칭부(14)를 구현하는 IC2(14), 커플링(coupling) 커패시터들(C1,C2,C3 및 C4)(16,18,20,22)로 구성된다.FIG. 2 is a detailed circuit diagram of the conventional composite synchronization signal output circuit shown in FIG. 1, in which resistors R1, R2, R3, R4, R5, R6, R7 and R8), diodes D1 and D2, transistor Q1, IC1 11 having five pins, IC2 14 implementing switching unit 14, coupling capacitors C1, C2, C3 and C4) (16, 18, 20, 22).
제3a~3d도들은 제2도에 도시된 회로 각 부에서 출력되는 신호들의 도면들로서, 제3a도는 입력단자 IN1을 통해 입력되는 비디오 신호, 제3b도는 입력단자 IN2를 통해 입력되는 카메라 색차 신호를, 제3c도는 카메라 모드에서 입력단자 IN3을 통해 입력되는 카메라 휘도 신호를, 제3d도는 VCR모드에서 입력단자 IN3을 통해 입력되는 복합 동기신호를 각각 나타낸다.3a to 3d are diagrams of signals output from the circuits shown in FIG. 2, and FIG. 3a is a video signal input through the input terminal IN1, and FIG. 3b is a camera color difference signal input through the input terminal IN2. 3C shows a camera luminance signal input through the input terminal IN3 in the camera mode, and FIG. 3D shows a composite synchronization signal input through the input terminal IN3 in the VCR mode.
제2도에 도시된 회로가 정상적인 동작을 수행할 때는 Y/C 처리기(10)는 제3a도와, 모드에 따라 제3b도 또는 제3c도에 도시된 신호들을 입력하여 IC2(14)의 핀 1로 출력한다. 그러나, 뮤트 구간동안에는 복합 동기 신호 출력부(12)는 입력단자 IN3을 통해 제3c도 또는 제3d도에 도시된 신호를 모드에 따라 입력하여 복합 동기 신호만을 검출하여 IC2(14)의 핀 5로 출력한다. 이 때, IC1(11)은 핀 3으로 입력되는 카메라 휘도 신호에서 복합 동기 신호의 구간만을 추출하여 핀 4를 통해 출력하며, IC1(11)의 핀 4를 통해 출력되는 신호는 저항들(R7 및 R8)에서 레벨의 설정되어 IC2(14)의 핀 5로 출력된다. IC2(14)는 각 핀으로 입력된 신호들을 입력단자 IN4를 통해 입력되는 제어신호에 응답하여 선택하고, 선택된 신호를 출력단자 OUT를 통해 출력한다. 여기서, 제어신호는 뮤트 구간동안에 고(H)레벨이고, 그외에는 저(L)레벨이다.When the circuit shown in FIG. 2 performs a normal operation, the Y / C processor 10 inputs the signals shown in FIGS. 3A and 3B or 3C according to the mode to pin 1 of IC2 14. Will output However, during the mute period, the composite synchronizing signal output unit 12 inputs the signal shown in FIG. 3c or 3d in accordance with the mode through the input terminal IN3 to detect only the complex synchronizing signal to pin 5 of IC2 14. Output At this time, IC1 11 extracts only a section of the composite synchronization signal from the camera luminance signal input to pin 3 and outputs it through pin 4, and the signal output through pin 4 of IC 1 11 is divided into resistors R7 and. The level is set at R8) and output to pin 5 of IC2 (14). IC2 14 selects the signals input to each pin in response to a control signal input through input terminal IN4, and outputs the selected signal through output terminal OUT. Here, the control signal is at the high (H) level during the mute period, and at the other low (L) level.
전술한 종래의 복합 동기 신호 출력회로는 기능상 문제가 없으나, 뮤트 구간동안에 복합 동기 신호를 출력하기 위한 그 회로 구성이 복잡하여 부품수가 증가하며, 이로 인해 재료비가 상승하는 문제점이 있었다.The conventional composite synchronizing signal output circuit described above has no functional problem, but the circuit configuration for outputting the composite synchronizing signal during the mute period is complicated, thereby increasing the number of parts, thereby increasing the material cost.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 간단하게 회로가 구성되어, 뮤트 구간동안 복합 동기 신호를 출력할 수 있는 비디오 뮤트시에 복합동기 신호 출력회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a composite synchronous signal output circuit during video muting, in which a circuit is simply configured to solve the conventional problems as described above and output a composite synchronization signal during a mute period.
상기 목적을 달성하기 위한 제1비디오 신호 및 휘도 신호와 색차 신호가 분리된 제2비디오 신호를 입력하고, 입력한 신호들로부터 비디오 뮤트 구간동안 복합 동기 신호만을 출력하기 위한 본 발명에 의한 비디오 뮤트시에 복합 동기 신호 출력회로는, 상기 제1 및 제2비디오 신호의 휘도신호를 출력하고, 상기 출력되는 휘도신호로부터 복합 동기 신호만을 검출하여 출력하는 신호처리수단과, 상기 신호처리수단으로부터 출력되는 상기 복합 동기 신호를 반전하고, 반전된 신호의 레벨을 소정레벨로 변화시켜 출력하는 복합 동기 신호 처리수단 및 상기 신호처리수단에서 출력되는 휘도신호와 상기 제2비디오 신호의 휘도 신호를 입력하고, 입력한 휘도신호들을 제1제어신호에 응답하여 선택적으로 출력하고, 상기 제1제어신호에 응답하여 선택된 신호와, 입력한 상기 복합 동기 신호처리수단의 출력을 제2제어신호에 응답하여 선택적으로 출력하는 신호선택수단으로 구성되고, 상기 비디오 뮤트시, 상기 제1제어신호에 의해 상기 제2비디오신호의 휘도신호가 선택하며, 제1모드에서 상기 제2제어신호에 의해 상기 복합 동기 신호 처리수단의 출력이 선택되고, 제2모드에서 상기 제1제어신호에 응답하여 선택된 신호가 제2제어신호에 의해 다시 선택되는 것이 바람직하다.In the video muting according to the present invention for inputting the first video signal and the second video signal in which the luminance signal and the chrominance signal are separated, and outputting only the composite synchronization signal during the video muting period from the input signals. The composite synchronizing signal output circuit comprises: signal processing means for outputting luminance signals of the first and second video signals, detecting only the composite synchronizing signal from the output luminance signal, and outputting from the signal processing means; A composite synchronization signal processing means for inverting the composite synchronization signal, changing the level of the inverted signal to a predetermined level, and outputting the luminance signal output from the signal processing means and the luminance signal of the second video signal, and Selectively outputs luminance signals in response to a first control signal, and selects a signal selected in response to the first control signal And a signal selecting means for selectively outputting the inputted output of the composite synchronizing signal processing means in response to a second control signal, wherein, when the video is muted, the luminance signal of the second video signal is generated by the first control signal. Is selected, the output of the composite synchronization signal processing means is selected by the second control signal in the first mode, and the signal selected in response to the first control signal in the second mode is selected again by the second control signal. It is desirable to be.
이하, 본 발명에 의한 비디오 뮤트시에 복합 동기 신호 출력회로를 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, with reference to the accompanying drawings, the composite synchronization signal output circuit in the video mute according to the present invention will be described as follows.
제4도는 본 발명에 의한 복합 동기 신호 출력회로의 블럭도로서, 신호 처리부(30), 복합 동기 신호 처리부(32) 및 신호선택부(34)로 구성된다.4 is a block diagram of a composite synchronizing signal output circuit according to the present invention, and is composed of a signal processing unit 30, a composite synchronizing signal processing unit 32, and a signal selecting unit 34. As shown in FIG.
제5도는 제4도에 도시된 본 발명에 의한 회로도로서, 신호처리부(30), 복합 동기 신호 처리부(32)를 구성하는 트랜지스터(Q2), 저항들(R1 및 R2)과, 신호 선택부(34)를 구성하는 제1선택부(40) 및 제2선택부(42)와, 커플링 커패시터들(C1,C2,C3 및 C4)과, 논리곱(44)을 구성하는 제1 및 제2다이오드들(D1 및 D2)과 저항(R3)으로 구성된다.FIG. 5 is a circuit diagram according to the present invention shown in FIG. 4, and includes a signal processor 30, a transistor Q2 constituting the composite synchronization signal processor 32, resistors R1 and R2, and a signal selector ( The first and second selecting units 40 and second selecting unit 42 constituting 34, coupling capacitors C1, C2, C3 and C4, and the first and second constituting logical products 44. It consists of diodes D1 and D2 and resistor R3.
제6a 및 6b도들은 제5도에 도시된 복합 동기 신호 처리부(32)의 입출력 신호를 각각 나타낸다.6A and 6B show input and output signals of the composite synchronization signal processor 32 shown in FIG.
본 발명의 설명에서는 종래 회로의 설명에서 인용하였던 제3a~3d도들을 편의상 다시 인용하였다.In the description of the present invention, FIGS. 3A to 3D, which are cited in the description of the conventional circuit, are cited again for convenience.
제5도에 도시된 신호처리부(30)는 입력단자 IN1을 통해 제3a도에 도시된 제1비디오 신호를, 입력단자 IN2를 통해 제3b도에 도시된 제2비디오 신호의 색차신호를, 입력단자 IN3을 통해 제3c도 또는 제3d도에 도시된 신호를 각각 모드에 따라 입력한다.The signal processor 30 shown in FIG. 5 inputs the first video signal shown in FIG. 3A through the input terminal IN1 and the color difference signal of the second video signal shown in FIG. 3B through the input terminal IN2. The signals shown in FIG. 3C or FIG. 3D are inputted through the terminal IN3 according to the mode, respectively.
신호처리부(30)는 크게 두가지의 기능을 수행한다. 먼저, 제1비디오 신호로부터 휘도 신호와 색차신호를 분리하고, 분리된 휘도신호나 입력단자 IN3으로 입력된 제2비디오 신호의 휘도 신호를 제2커플링 커패시터(C2)를 통해 제1선택부(40)로 출력한다. 두번째로 각 비디오 신호의 휘도 신호로부터 제6a도에 도시된 복합 동기 신호를 검출하여 복합 동기 신호 처리부(32)의 트랜지스터(Q2)의 베이스로 출력한다.The signal processor 30 performs two functions. First, the luminance signal and the color difference signal are separated from the first video signal, and the luminance signal of the separated luminance signal or the second video signal inputted to the input terminal IN3 is received through the first coupling unit C2. 40). Secondly, the composite synchronization signal shown in FIG. 6A is detected from the luminance signal of each video signal and output to the base of the transistor Q2 of the composite synchronization signal processor 32. FIG.
트랜지스터(Q2)는 신호처리부(30)로부터 출력되는 제6a도에 도시된 신호를 반전하여 저항(R1)과 저항(R2) 사이로 출력한다. 저항들(R1 및 R2)로 구성된 레벨 변환기는 트랜지스터(Q2)의 컬렉터 전압을 소정레벨로 변환하여 제2선택부(42)로 레벨 변환된 제6b도에 도시된 신호를 출력한다. 저항(R3)과 다이오드들(D1 및 D2)로 구성되는 논리곱(44)은 입력단자 IN4를 통해 제1제어신호(S1)를 입력하고, 입력단자 IN5를 통해 제2제어신호를 입력하여 제2선택부(42)의 신호 선택을 제어한다. 제1제어신호는 비디오 뮤트시에 고레벨이고, 그 외의 경우에는 저레벨로서 논리곱(44)으로 출력되고, 제1선택부(40)의 제어신호로서 제1선택부(40)로 각각 출력된다. 만일, 고레벨의 제1제어신호가 입력되면 제1선택부(40)는 입력단자 IN3을 통해 입력되는 제2비디오 신호의 분리된 휘도 신호를 선택하여 제2선택부(42)로 출력한다. 그러나, 저레벨의 제1제어신호가 입력되면 신호 처리부(30)로부터 출력되는 제1비디오 신호나 제2비디오 신호의 휘도 신호를 선택하여 제2선택부(44)로 출력한다.The transistor Q2 inverts the signal shown in FIG. 6A output from the signal processing unit 30 and outputs it between the resistor R1 and the resistor R2. The level converter composed of resistors R1 and R2 converts the collector voltage of the transistor Q2 to a predetermined level and outputs the signal shown in FIG. 6B which is level-converted to the second selector 42. The logical product 44 composed of the resistor R3 and the diodes D1 and D2 inputs the first control signal S1 through the input terminal IN4 and inputs the second control signal through the input terminal IN5. The signal selection of the second selector 42 is controlled. The first control signal is at a high level at the time of video muting, and is output to the logical product 44 as a low level in other cases, and is output to the first selector 40 as a control signal of the first selector 40, respectively. If the high level first control signal is input, the first selector 40 selects the separated luminance signal of the second video signal input through the input terminal IN3 and outputs the separated luminance signal to the second selector 42. However, when the first control signal having a low level is input, the luminance signal of the first video signal or the second video signal output from the signal processor 30 is selected and output to the second selector 44.
한편, 논리곱(44)은 제1 및 제2제어신호가 모두 고레벨일 경우에만, 고레벨의 선택신호(S2)를 제2선택부(42)로 출력한다. 선택신호(S2)가 고레벨이면 복합 동기 신호 처리부(32)의 레벨변환기를 이루는 저항들(R1 및 R2) 사이의 전압이 선택되어 커플링 커패시터(C4)를 통해 출력단자 OUT를 통해 출력된다. 그러나, 저레벨의 선택신호(S2)가 출력되면 제1선택부(40)로부터 출력되는 신호가 선택되어 출력단자 OUT를 통해 출력된다.On the other hand, the logical product 44 outputs the high-level selection signal S2 to the second selection unit 42 only when both the first and second control signals are high level. When the selection signal S2 is at a high level, a voltage between the resistors R1 and R2 constituting the level converter of the composite synchronization signal processor 32 is selected and output through the output terminal OUT through the coupling capacitor C4. However, when the low level selection signal S2 is output, the signal output from the first selection unit 40 is selected and output through the output terminal OUT.
여기서, 제2제어신호는 VCR모드인 제2모드에서 저레벨이 되고, 카메라 모드인 제1모드에서 고레벨이 된다.Here, the second control signal becomes low level in the second mode in the VCR mode and high level in the first mode in the camera mode.
또한, 제5도에 도시된 신호 선택부(34)는 집적회로로 구현될 수도 있다.In addition, the signal selector 34 shown in FIG. 5 may be implemented as an integrated circuit.
상술한 바와 같이, 본 발명에 의한 비디오 뮤트시에 복합 동기 신호 출력회로는 비디오 뮤트 구간동안 복합 동기 신호만을 출력하기 위한 회로의 구성이 간단하여 부품수가 감소하고, 이에 의해 재료비가 절감되는 효과가 있다.As described above, in the video muting according to the present invention, the composite synchronizing signal output circuit has a simple configuration of a circuit for outputting only the composite synchronizing signal during the video muting period, thereby reducing the number of parts, thereby reducing the material cost. .
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002081A KR0170737B1 (en) | 1996-01-30 | 1996-01-30 | Output circuit of composite synchronization signals in video mute |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002081A KR0170737B1 (en) | 1996-01-30 | 1996-01-30 | Output circuit of composite synchronization signals in video mute |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060857A KR970060857A (en) | 1997-08-12 |
| KR0170737B1 true KR0170737B1 (en) | 1999-03-20 |
Family
ID=19450359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960002081A KR0170737B1 (en) | 1996-01-30 | 1996-01-30 | Output circuit of composite synchronization signals in video mute |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170737B1 (en) |
-
1996
- 1996-01-30 KR KR1019960002081A patent/KR0170737B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060857A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128766A (en) | Multiple television receiver with teletext function | |
| US4903129A (en) | Audio signal section apparatus | |
| CA2054677A1 (en) | Integrated circuit for processing digital signals in video camera havingelectronic zooming function | |
| KR940008442A (en) | Electronic device displaying menus in different languages | |
| KR0170737B1 (en) | Output circuit of composite synchronization signals in video mute | |
| KR960010470B1 (en) | Auto input terminal selecting circuit | |
| TW201918061A (en) | Video signal processing apparatus | |
| KR960008270Y1 (en) | Pip operating circuit of television receiver | |
| RU1824633C (en) | Device for displaying information from personal computer on tv screen | |
| KR920006949B1 (en) | Sync-signal seperating circuit | |
| JPS62180682A (en) | Switching circuit | |
| JP2792050B2 (en) | Non-interlaced scanning identification device | |
| KR950007512Y1 (en) | Input signal automatic selection circuit | |
| KR930006496Y1 (en) | Signal control circuti of tv | |
| KR950000438B1 (en) | Automatic editing apparatus in camcoder | |
| JP2520836Y2 (en) | Video switching device | |
| KR0116004Y1 (en) | External input/output switching system of television system | |
| KR100429863B1 (en) | On screen display device and method, particularly concerned with displaying characters through on screen display function without damaging a video image signal | |
| KR0128090Y1 (en) | Osd-driving circuit | |
| JPH0575948A (en) | Image display device | |
| KR100205335B1 (en) | The outside synchronizing signal auto-discrimination circuit | |
| KR920002442Y1 (en) | Osd letters color blot checking circuit of secam and mesecam mode image system | |
| JPH05227483A (en) | Screen display device | |
| KR940005133A (en) | Image Processing Circuit and Processing Method of POP System | |
| JPS62195168A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050929 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |