KR0154705B1 - System hindrance diagnosis and restoration device and method thereof - Google Patents

System hindrance diagnosis and restoration device and method thereof Download PDF

Info

Publication number
KR0154705B1
KR0154705B1 KR1019950030938A KR19950030938A KR0154705B1 KR 0154705 B1 KR0154705 B1 KR 0154705B1 KR 1019950030938 A KR1019950030938 A KR 1019950030938A KR 19950030938 A KR19950030938 A KR 19950030938A KR 0154705 B1 KR0154705 B1 KR 0154705B1
Authority
KR
South Korea
Prior art keywords
microcomputer
microcomputers
counterpart
micom
reset
Prior art date
Application number
KR1019950030938A
Other languages
Korean (ko)
Other versions
KR970017076A (en
Inventor
김호진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950030938A priority Critical patent/KR0154705B1/en
Publication of KR970017076A publication Critical patent/KR970017076A/en
Application granted granted Critical
Publication of KR0154705B1 publication Critical patent/KR0154705B1/en

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
    • G07G1/00—Cash registers
    • G07G1/12—Cash registers electronically operated
    • G07G1/14—Systems including one or more distant stations co-operating with a central processing unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야 : 2개의 마이컴을 구비하는 시스템에서 어느 하나의 마이컴의 비정상상태로 인한 시스템 고장을 진단하여 복구하기 위한 장치와 그 방법에 관한 것이다.1. Technical field to which the invention as described in the claims pertains: Apparatus and method for diagnosing and recovering a system failure due to an abnormal state of one of the microcomputers in a system having two microcomputers.

2. 발명이 해결하고자 하는 기술적 과제 : 어느 하나의 마이컴의 비정상상태로 인한 시스템 고장을 자동으로 진단하여 복구할 수 있는 진단 및 복구 장치와 그 방법을 제공한다.2. Technical problem to be solved by the present invention: Provides a diagnostic and recovery apparatus and method for automatically diagnosing and recovering a system failure due to any one of the microcomputer abnormal conditions.

3. 발명의 해결방법의 요지 : 각각의 마이컴이 상대방 마이컴의 상태를 감시하여, 상대방 마이컴의 비정상상태로 인한 시스템 고장이 발생될 경우 상대방 마이컴을 리셋트시켜 시스템을 복구한다.3. Summary of Solution of the Invention: Each micom monitors the status of the counterpart micom, and restores the system by resetting the counterpart micom when a system failure occurs due to an abnormal state of the counterpart micom.

4. 발명의 중요한 용도 : 2개의 마이컴을 구비하는 시스템에서 어느 하나의 마이컴의 비정상 상태로 인한 시스템 고장을 자동으로 진단하여 복구하는데 이용한다.4. Significant Use of the Invention: In a system with two microcomputers, it is used to automatically diagnose and repair a system failure due to an abnormal state of any microcomputer.

Description

시스템 고장 진단 및 복구장치와 그 방법System failure diagnosis and recovery device and method

제1도는 본 발명에 따른 회로도.1 is a circuit diagram according to the present invention.

제2도는 제1도의 동작 파형도.2 is an operational waveform diagram of FIG.

제3도는 본 발명에 따른 흐름도.3 is a flow chart according to the present invention.

본 발명은 2개의 마이컴을 구비하는 시스템에 관한 것으로, 특히 어느 하나의 마이컴의 비정상상태로 인한 시스템 고장(FAIL)을 진단하여 복구하는 장치와 그 방법에 관한 것이다. 현재 금전등록기 시스템과 같은 다기능 시스템에서는 하나의 마이컴만으로 구동시키기에는 외부 기능이 많이 요구되기 때문에 2개의 마이컴(또는 중앙처리장치)을 채용하는 것이 일반화되고 있는 추세이다. 예를 들어 2개의 마이컴을 채용한 금전등록기 시스템에 있어서 하나의 마이컴은 연산 및 제어용, 즉 중앙처리장치(CPU: Central Processing Unit) 본래의 기능을 수행하는데 사용하고, 다른 하나의 마이컴은 프린터, 바코드 리더(bar code reader)등과 같은 주변기기 제어용으로 사용하고 있다. 이러한 시스템에서는 어느 하나의 마이컴이 비정상상태가 되면, 다른 마이컴은 정상이라해도 비정상상태의 마이컴으로 인해 시스템 기능이 일부 마비됨에따라 홀딩(holding)상태가 된다. 이에 따라 전체 시스템이 동작되지 않게 되며, 이를 시스템 고장이라 한다. 이러한 경우 통상적으로 시스템을 인위적으로 리셋트(reset)시킴으로써 재기동시켜 왔다. 이때 시스템이 외부적이 결함에 의해 홀딩상태가 된 경우, 즉 프린터 에러 또는 용지가 없는 경우 등과 같은 상황에서는 사용자가 에러 메시지를 확인하고 조치를 취하면 된다. 그러나 마이컴에서의 소프트웨어나 기능적인 충돌과 같은 요인으로 인해 시스템이 홀딩될때는 금전등록기의 전원을 인위적으로 오프시켰다가 다시 온시킴으로써 시스템을 리셋트시켜 본래의 상태로 만들어 왔었다. 즉, 이는 컴퓨터를 사용하는 중에 소프트웨어적인 충돌로 인해 시스템이 홀딩상태가 되는 경우 컴퓨터에 구비된 리셋트 스위치를 사용자가 눌러 재기동시키는 것과 동일하다. 상기한 바와 같이 종래에는 2개의 마이컴을 구비하는 시스템에 있어서 비정상상태의 마이컴으로 인한 시스템 고장 발생시 시스템을 복구하기 위하여 비정상상태의 마이컴을 인위적으로 리셋트시켜야만 하는 문제점이 있었다. 따라서 본 발명의 목적은 어느 하나의 마이컴의 비정상상태로 인한 시스템 고장을 자동으로 진단하여 복구할 수 있는 진단 및 복구 장치와 그 방법을 제공함에 있다. 상기한 목적을 달성하기 위한 본 발명은 각각의 마이컴이 상대방 마이컴의 상태를 감시하여, 상대방 마이컴의 비정상상태로 인한 시스템 고장이 발생될 경우 상대방 마이컴을 리셋트시켜 시스템을 복구하는 것을 특징으로 한다. 이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 구체적인 회로구성, 처리흐름등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다. 우선 본 발명에 따른 블록 구성도를 보이면 제1도와 같다. 제1,제2마이컴(10,20)은 전술한 바와 같이 하나의 시스템에서 각각 분담된 서로 다른 기능을 수행한다. 또한 제1,제2마이컴(10,20)은 각각의 출력단자 Po1를 통해 동작클럭신호 SCLK1,SCLK2를 각각 발생한다. 상기 동작클럭신호 SCLK1,SCLK2는 각각 해당 마이컴의 동작상태를 나타내는 신호로서, 해당 마이컴이 정상동작시에는 일정 주파수를 가지며, 해당 마이컴의 프로그램 수행이 중단된 비정상상태일 경우에는 주파수가 0이 된다. 제1마이컴(10)은 제2마이컴(20)로부터 발생되는 동작클럭신호 SCLK2를 입력단자 Pi에 입력하고, 제2마이컴(20)은 제1마이컴(10)으로부터 발생되는 동작클럭신호 SCLK1을 입력단자 Pi에 입력한다. 그리고 제1마이컴(10)의 출력단자 Po2는 제1리셋트신호 발생회로(30)의 입력단에 접속되고, 제2마이컴(20)의 출력단자 Po2는 제2리셋트신호 발생회로(40)의 입력단에 접속된다. 또한 제1마이컴(10)의 리셋트단자 RESET는 제2리셋트신호 발생회로(40)의 출력단에 접속되고, 제2마이컴(20)의 리셋트단자 RESET는 제1리셋트신호 발생회로(30)의 출력단에 접속된다. 제1 리셋트신호 발생회로(30)는 제1마이컴(10)의 출력단자 Po2에 저항(R1)을 통해 트랜지스터(Q1)의 베이스가 접속되고, 트랜지스터(Q1)의 에미터단자는 제2마이컴(20)의 리셋트단자 RESET에 접속되는 동시에 저항(R3)을 통해 접지되며 콜렉터는 전원전압 Vcc에 접속되며, 트랜지스터(Q1)의 베이스와 접지 사이에 저항(R2)이 접속되어 구성된다. 제2 리셋트신호 발생회로(40)는 제2마이컴(20)의 출력단자 Po2에 저항(R4)을 통해 트랜지스터(Q2)의 베이스가 접속되고, 트랜지스터(Q2)의 에미터단자는 제1마이컴(10)의 리셋트단자 RESET에 접속되는 동시에 저항(R6)을 통해 접지되며 콜렉터는 전원전압 Vcc에 접속되며, 트랜지스터(Q2)의 베이스와 접지 사이에 저항(R5)이 접속되어 구성된다. 제2도는 제1,제2마이컴(10,20)으로부터 발생되는 동작클럭신호 SCLK1,SCLK2의 파형도이다. 제2도에서 t1시점 이전의 파형은 제1,제2마이컴(10,20)이 정상동작시의 파형을 보인 것이다. 이 경우 동작클럭신호 SCLK1,SCLK2는 주기 T=2td로서 일정 주파수를 가지고 발생된다. 그리고 t1시점 이후의 파형은 제1마이컴(10)은 정상동작상태이나 제2마이컴(20)이 비정상상태로 되는 예를 들어 보인 것이다. 이 경우 제2동작클럭신호 SCLK2의 주파수는 t1시점 이후에 0이 된다. 제3도는 본 발명에 따른 흐름도로서, 상기한 제1도의 제1,제2마이컴(10,20)의 수행 흐름도를 보인 것이다. 이하 본 발명의 동작 예를 제1도 내지 제3도를 참조하여 상세히 설명한다. 이하의 설명에서는 편의상 제1마이컴(10)은 계속 정상동작을 한다고 가정하고 제1마이컴(10)의 동작을 중심으로 설명한다. 제1마이컴(10)은 (S1)~(S2)단계에서 입력단자 Pi에 입력되는 동작클럭신호 SCLK2의 주파수fSCLK2를 확인한다. 이때 제2마이컴(20)이 정상동작을 하는 경우라면 동작클럭신호 SCLK2는 제2도의 t1시점 이전과 같이 일정 주파수를 가진다. 이와달리 제2마이컴(20)이 비정상상태로서 시스템 홀딩상태인 경우에는 제2마이컴(20)의 프로그램의 수행이 중단됨에 따라 동작클럭신호 SCLK2의 주파수fSCLK2가 제2도의 t1시점 이후와 같이 0으로 된다. 이와같이 동작클럭신호 SCLK2의 주파수FSCLK2가 0이 되면, 제1마이컴(10)은 (S3)단계에서 마이컴(20)의 비정상상태가 제2마이컴(20)자체의 원인에 의한 것인지 여부를 확인한다. 즉, 시스템 고장이 제2마이컴(20)의 비정상상태로 인한 것인지 아니면 프린터와 같은 주변기기로 인한 것인지 여부를 확인하는 것이다. 이는 마이컴에서의 소프트웨어나 기능적인 충돌로 인한 고장일 경우에는 해당 마이컴을 리셋트시키면 시스템이 복구되지만, 프린터에서의 용지 잼(jam)이나 용지가 없는 경우에는 해당 마이컴을 리셋트시켜도 소용없고 인위적으로 처리해 주어야만 하기 때문에 시스템 고장으로 처리해서는 않되기 때문이다. 이에 따라 상기 (S3)단계에서는 제2마이컴(20)을 리셋트 시킬 것인지 아니면 스킵(skip)할 것인지 여부를 결정하는 것이다. 만일 (S3)단계에서 제2마이컴(20)으로 인한 시스템 고장으로 확인될 경우, 제1마이컴(10)은 (S4)단계에서 제1 리셋트신호 발생회로(30)를 액티브시키기 위한 하이신호를 출력단자 Po2를 통해 출력한다. 즉, 리셋트 액티브신호를 출력하는 것이다. 그러면 제1 리셋트신호 발생회로(30)의 트랜지스터(Q1)가 턴온됨으로써 트랜지스터(Q1)의 에미터단자로부터 하이의 리셋트신호가 발생되어 제2마이컴(20)의 리셋트단자 RESET에 인가된다. 이에 따라 제2마이컴(20)이 리셋트됨으로써 재기동되게 된다. 따라서 제2마이컴(20)으로 인한 시스템 고장이 복구되게 된다. 이후 제1마이컴(10)은 (S5)단계에서 내부의 타이머를 동작시켜 일정시간동안 대기한 다음에 다시 (S1)단계를 수행한다. 이때 제1마이컴(10)은 제2마이컴(20)이 리셋트신호에 의해 리셋트되어 재기동이 완료되기까지에 필요한 시간동안 대기하는 것이다. 이와 달리 상기 (S3)단계에서 제2마이컴(20)으로 인한 시스템 고장이 아닌 경우에는 (S5)단계에서 내부의 타이머를 동작시켜 일정시간동안 대기한다. 이는 사용자가 인위적으로 조치를 취하는 것을 대기하는 것으로 일정시간 대기후 다시 상기 (S1)단계를 수행한다.The present invention relates to a system having two microcomputers, and more particularly, to an apparatus and method for diagnosing and recovering a system failure (FAIL) due to an abnormal state of any one microcomputer. At present, multi-function systems such as cash register systems require two external microcomputers (or central processing units) because they require a lot of external functions to operate with only one microcomputer. For example, in a cash register system employing two microcomputers, one microcomputer is used for operation and control, that is, to perform a central function of a central processing unit (CPU), and the other microcomputer is a printer or bar code. It is used to control peripheral devices such as bar code readers. In such a system, when one micom is in an abnormal state, another micom is in a holding state due to some paralysis of the system function due to the abnormal micom. Accordingly, the whole system is not operated, which is called a system failure. In such cases it has typically been restarted by artificially resetting the system. At this time, when the system is held by an external defect, that is, when a printer error or paper is missing, the user can check the error message and take action. However, due to factors such as software or functional conflicts in the microcomputer, the system has been reset to its original state by artificially turning the cash register off and on again when the system is held. In other words, this is the same as the user pressing and restarting the reset switch provided in the computer when the system enters the holding state due to a software crash while using the computer. As described above, in the system having two microcomputers, there is a problem in that the microcomputer of the abnormal state must be artificially reset in order to recover the system when a system failure occurs due to the microcomputer in the abnormal state. Accordingly, an object of the present invention is to provide a diagnosis and recovery apparatus and method for automatically diagnosing and recovering a system failure caused by an abnormal state of any one microcomputer. The present invention for achieving the above object is characterized in that each micom monitors the status of the counterpart micom, and when the system failure due to the abnormal state of the counterpart micom occurs, to reset the counterpart micom to recover the system. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and the annexed drawings, many specific details are set forth in order to provide a more thorough understanding of the present invention, such as specific circuit configurations, processing flows, and the like. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted. First, the block diagram according to the present invention is shown in FIG. As described above, the first and second microcomputers 10 and 20 perform different functions each shared in one system. In addition, the first and second microcomputers 10 and 20 generate the operation clock signals SCLK1 and SCLK2 through the respective output terminals Po1. The operation clock signals SCLK1 and SCLK2 are signals representing the operation state of the micom, respectively, and have a predetermined frequency when the micom operates normally. When the micom is in an abnormal state where the program execution is stopped, the frequency becomes zero. The first microcomputer 10 inputs the operation clock signal SCLK2 generated from the second microcomputer 20 to the input terminal Pi, and the second microcomputer 20 inputs the operation clock signal SCLK1 generated from the first microcomputer 10. Input to terminal Pi. The output terminal Po2 of the first microcomputer 10 is connected to the input terminal of the first reset signal generation circuit 30, and the output terminal Po2 of the second microcomputer 20 is connected to the input terminal of the second reset signal generation circuit 40. It is connected to the input terminal. In addition, the reset terminal RESET of the first microcomputer 10 is connected to the output terminal of the second reset signal generation circuit 40, and the reset terminal RESET of the second microcomputer 20 is the first reset signal generation circuit 30. Is connected to the output terminal. In the first reset signal generation circuit 30, the base of the transistor Q1 is connected to the output terminal Po2 of the first microcomputer 10 through the resistor R1, and the emitter terminal of the transistor Q1 is connected to the second microcomputer. It is connected to the reset terminal RESET of (20) and grounded through the resistor R3, the collector is connected to the power supply voltage Vcc, and the resistor R2 is connected between the base and the ground of the transistor Q1. In the second reset signal generation circuit 40, the base of the transistor Q2 is connected to the output terminal Po2 of the second microcomputer 20 through the resistor R4, and the emitter terminal of the transistor Q2 is connected to the first microcomputer. It is connected to the reset terminal RESET of (10) and grounded through the resistor R6, the collector is connected to the power supply voltage Vcc, and the resistor R5 is connected between the base of the transistor Q2 and ground. 2 is a waveform diagram of the operation clock signals SCLK1 and SCLK2 generated from the first and second microcomputers 10 and 20. In FIG. 2, the waveform before the time point t1 shows the waveform when the first and second microcomputers 10 and 20 operate normally. In this case, the operation clock signals SCLK1 and SCLK2 are generated with a constant frequency as the period T = 2td. In addition, the waveform after the time point t1 shows an example in which the first microcomputer 10 is in a normal operation state or the second microcomputer 20 is in an abnormal state. In this case, the frequency of the second operation clock signal SCLK2 becomes 0 after the time t1. 3 is a flow chart according to the present invention, which shows a flow chart of the first and second microcomputers 10 and 20 of FIG. Hereinafter, operation examples of the present invention will be described in detail with reference to FIGS. 1 to 3. In the following description, it is assumed that the first microcomputer 10 continues to operate normally for convenience, and will be described based on the operation of the first microcomputer 10. The first microcomputer 10 checks the frequency f SCLK2 of the operation clock signal SCLK2 input to the input terminal Pi in steps S1 to S2. In this case, when the second microcomputer 20 performs normal operation, the operation clock signal SCLK2 has a constant frequency as before t1 in FIG. On the contrary, when the second microcomputer 20 is in an abnormal state and a system holding state, the execution of the program of the second microcomputer 20 is interrupted, so that the frequency f SCLK2 of the operation clock signal SCLK2 becomes 0 as shown after time t1 in FIG. Becomes In this way it is checked whether If the frequency F SCLK2 of the operation clock signal SCLK2 is 0, an abnormal state of the first microcomputer 10 is a microcomputer (20) at (S3) step whether by reason of the second microcomputer 20 itself . That is, whether the system failure is due to an abnormal state of the second microcomputer 20 or whether it is caused by a peripheral device such as a printer. In case of a malfunction due to a software or functional conflict in the microcomputer, the system will be restored by resetting the microcomputer.However, if the paper jam or paper in the printer is missing, the microcomputer can be reset and useless. Because it must be dealt with, it should not be treated as a system failure. Accordingly, in step S3, it is determined whether to reset or skip the second microcomputer 20. If it is determined in step S3 that the system malfunctions due to the second microcomputer 20, the first microcomputer 10 generates a high signal for activating the first reset signal generation circuit 30 in step S4. Output through output terminal Po2. That is, the reset active signal is output. Then, the transistor Q1 of the first reset signal generation circuit 30 is turned on to generate a high reset signal from the emitter terminal of the transistor Q1, and is applied to the reset terminal RESET of the second microcomputer 20. . As a result, the second microcomputer 20 is reset and restarted. Therefore, the system failure due to the second microcomputer 20 is recovered. Thereafter, the first microcomputer 10 waits for a predetermined time by operating the internal timer in step S5 and then performs step S1 again. At this time, the first microcomputer 10 waits for a time required for the second microcomputer 20 to be reset by the reset signal and restarting is completed. On the contrary, if the system failure due to the second microcomputer 20 is not performed in step S3, the internal timer is operated in step S5 to wait for a predetermined time. This waits for the user to artificially take action. After the waiting for a predetermined time, the step S1 is performed again.

따라서 제2마이컴(20)으로 인한 시스템 고장시 인위적인 조치없이 제1마이컴(10)에 의해 자동으로 시스템이 복구되게 된다.Therefore, when the system failure due to the second microcomputer 20 is automatically recovered by the first microcomputer 10 without artificial measures.

상기한 바와 반대로 제2마이컴(20)이 정상동작을 할때 제1마이컴(10)으로 인한 시스템 고장이 발생할 경우에는 상기한바와 마찬가지의 과정에 따라 제2마이컴(20)에 의해 제1마이컴(10)을 리셋트시킴으로써 자동으로 시스템이 복구된다. 상술한 바와 같이 본 발명은 2개의 마이컴이 상호 보완적으로 시스템 고장을 진단하여 자동으로 시스템을 복구함으로써 사용자에게 편리함을 제공할 뿐만 아니라 시스템의 효율과 안전성이 증대되는 잇점이 있다. 한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시예에서는 2개의 마이컴을 채용한 시스템에서 시스템 고장을 진단 및 복구하는 것을 예시하였으나, 보다 많은 수의 마이컴(또는 중앙처리장치)을 채용하는 시스템에도 동일하게 적용할 수 있다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허 청구의 범위와 특허 청구의 범위의 균등한 것에 의해 정하여져야 한다.Contrary to the above, when a system failure due to the first microcomputer 10 occurs during the normal operation of the second microcomputer 20, the first microcomputer 20 may be operated by the second microcomputer 20 according to the same process as described above. The system is automatically restored by resetting 10). As described above, the present invention not only provides convenience to the user by automatically recovering the system by diagnosing a system failure and complementing the two microcomputers, but also increases the efficiency and safety of the system. Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications can be made without departing from the scope of the present invention. In particular, although the embodiment of the present invention illustrates the diagnosis and recovery of a system failure in a system employing two microcomputers, the same applies to a system employing a larger number of microcomputers (or central processing units). Therefore, the scope of the invention should not be defined by the described embodiments, but should be defined by the equivalents of the claims and the claims.

Claims (7)

2개의 마이컴을 구비하는 시스템에서 어나 하나의 마이컴으로 인한 시스템 고장을 진단하여 복구하기 위한 장치에 있어서, 각각 자신의 동작상태를 나타내는 동작클럭신호를 발생하며, 상대방으로부터 발생되는 동작클럭신호의 상태를 감시하여 비정상상태일 경우 리셋트 액티브신호를 발생하는 제1,제2마이컴과, 상기 제1,제2마이컴에 각각 대응되게 접속되며 대응하는 마이컴으로부터 인가되는 상기 리셋트 액티브신호에 의해 리셋트 신호를 발생하여 상대방 마이컴에 인가하는 제1,제2리셋트신호 발생수단을 구비하는 것을 특징으로 하는 시스템 고장 진단 및 복구장치.A device for diagnosing and recovering a system failure caused by a microcomputer in a system having two microcomputers, each of which generates an operation clock signal representing its own operation state and generates a state of the operation clock signal generated from the other party. A reset signal generated by the first and second microcomputers generating a reset active signal in the abnormal state by monitoring and the reset active signal connected to the first and second microcomputers and applied from a corresponding microcomputer. And a first and second reset signal generating means for generating a signal and applying it to the counterpart microcomputer. 제1항에 있어서, 상기 동작클럭신호가, 해당 마이컴이 정상동작시에는 일정 주파수를 가지며, 해당 마이컴이 비정상상태일 경우에는 주파수가 0이 되는 것을 특징으로 하는 시스템 고장 진단 및 복구장치.The system fault diagnosis and recovery apparatus according to claim 1, wherein the operation clock signal has a predetermined frequency when the microcomputer is in normal operation, and the frequency is zero when the microcomputer is in an abnormal state. 제1항 또는 제2항에 있어서, 상기 각각의 마이컴이 상기 리셋트 액티브신호를 발생하고 일정시간 대기한 후 다시 상기 상대방 마이컴으로부터 발생되는 동작클럭신호의 상태를 감시하는 것을 특징으로 하는 시스템 고장 진단 및 복구장치.The system fault diagnosis according to claim 1 or 2, wherein each of the microcomputers generates the reset active signal and waits for a predetermined time, and then monitors the state of the operation clock signal generated from the counterpart microcomputer. And recovery device. 2개의 마이컴을 구비하는 시스템에서 어느 하나의 마이컴으로 인한 시스템 고장을 진단하여 복구하기 위한 방법에 있어서, 상기 각각의 마이컴이 상대방 마이컴의 동작상태를 감시하는 과정과, 상기 상대방 마이컴이 비정상태일 경우 상대방 마이컴을 리셋트시켜 상기 시스템을 복구하는 과정으로 이루어지는 것을 특징으로 하는 시스템 고장 진단 및 복구방법.A method for diagnosing and recovering a system failure caused by any one of the microcomputers in a system having two microcomputers, the method comprising: monitoring each microcomputer's operating state of the other microcomputer; System failure diagnosis and recovery method comprising the step of restoring the system by resetting the microcomputer. 제4항에 있어서, 상기 상대방 마이컴을 리셋트시킨후 일정시간 대기한 다음에 다시 상기 감시과장을 수행하는 것을 특징으로 하는 시스템 고장 진단 및 복구방법.The system fault diagnosis and recovery method according to claim 4, wherein after the reset of the counterpart microcomputer, the monitoring manager is performed again after waiting for a predetermined time. 2개의 마이컴을 구비하는 시스템에서 어느 하나의 마이컴으로 인한 시스템 고장을 진단하여 복구하기 위한 방법에 있어서, 상기 각각의 마이컴이 상대방 마이컴으로부터 발생되는 동작상태를 나타내는 동작클럭신호의 상태를 감시하는 과정과, 상기 상대방 마이컴의 동작클럭신호가 비정상태일 경우 상기 상대방 마이컴의 비정상상태로 인한 시스템 고장 여부를 확인하는 과정과, 상기 상대방 마이컴의 비정상상태로 인한 시스템 고장인 경우 상기 상대방 마이컴을 리셋트시키는 과정과, 상기 상대방 마이컴을 리셋트시킨후 일정시간 대기한 다음에 다시 상기 감시과정을 수행하는 과정과, 상기 시스템 고장이 상기 상대방 마이컴의 비정상상태로 인한 것이 아닌 경우 일정시간 대기한 다음에 상기 감시과정을 다시 수행하는 과정으로 이루어지는 것을 특징으로 하는 시스템 고장 진단 및 복구방법.A method for diagnosing and recovering a system failure caused by one of the microcomputers in a system having two microcomputers, the method comprising: monitoring a state of an operation clock signal representing an operating state generated by each microcomputer from the other microcomputer When the operation clock signal of the counterpart micom is abnormal, checking whether a system failure occurs due to an abnormal state of the counterpart micom; and resetting the counterpart micom if the system malfunction occurs due to an abnormal state of the counterpart micom; Resetting the counterpart micom, waiting for a predetermined time period, and then performing the monitoring process again; if the system failure is not due to an abnormal state of the counterpart microcomputer, waiting for a predetermined time period and then performing the monitoring process. What is going to be done again System failure diagnosis and recovery method characterized by. 제6항에 있어서, 상기 동작클럭신호가, 해당 마이컴이 정상동작시에는 일정 주파수를 가지며, 해당 마이컴이 비정상상태일 경우에는 주파수가 0이 되는 신호인 것을 특징으로 하는 시스템 고장 진단 및 복구방법.The system fault diagnosis and recovery method according to claim 6, wherein the operation clock signal is a signal having a predetermined frequency when the microcomputer is in normal operation and having a frequency of 0 when the microcomputer is in an abnormal state.
KR1019950030938A 1995-09-20 1995-09-20 System hindrance diagnosis and restoration device and method thereof KR0154705B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030938A KR0154705B1 (en) 1995-09-20 1995-09-20 System hindrance diagnosis and restoration device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030938A KR0154705B1 (en) 1995-09-20 1995-09-20 System hindrance diagnosis and restoration device and method thereof

Publications (2)

Publication Number Publication Date
KR970017076A KR970017076A (en) 1997-04-28
KR0154705B1 true KR0154705B1 (en) 1998-12-15

Family

ID=19427388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030938A KR0154705B1 (en) 1995-09-20 1995-09-20 System hindrance diagnosis and restoration device and method thereof

Country Status (1)

Country Link
KR (1) KR0154705B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757263B1 (en) * 2005-12-26 2007-09-12 전자부품연구원 Method of preventing dead-lock using indexing page and computer-readable medium having thereon program performing function embodying the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757263B1 (en) * 2005-12-26 2007-09-12 전자부품연구원 Method of preventing dead-lock using indexing page and computer-readable medium having thereon program performing function embodying the same

Also Published As

Publication number Publication date
KR970017076A (en) 1997-04-28

Similar Documents

Publication Publication Date Title
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
US20040034816A1 (en) Computer failure recovery and notification system
KR100296984B1 (en) Monitoring System For Electronic Control System
US6108732A (en) Method for swapping, adding or removing a processor in an operating computer system
KR0154705B1 (en) System hindrance diagnosis and restoration device and method thereof
CN106909382B (en) Method and device for outputting different types of system starting information
JPH10105422A (en) Control circuit of protecting device
JPH05210529A (en) Multiprocessor system
JPH11259340A (en) Reactivation control circuit for computer
JP2002182951A (en) Maintenance method for information processor and information processor
JP2505299B2 (en) No-response judgment method for multiplexing system
JPH11120154A (en) Device and method for access control in computer system
JP2954040B2 (en) Interrupt monitoring device
JPS6312013A (en) Restarting system for data processor
KR100408266B1 (en) Device for automatically recovering fault of computer system
JPH1078896A (en) Industrial electronic computer
KR100285338B1 (en) Diagnostic Device and Method for Standby Board in Electronic Switching System
JP3110177B2 (en) Dual computer system
KR930010950B1 (en) Error-detecting device
JPH09198334A (en) Fault managing method for data transmission system
JPS6077252A (en) Input/output control device
JP2000330798A (en) Interrupt controller and method for verifying interrupt control
JPH0887431A (en) Abnormality detecting device for central processing unit
JPS61156442A (en) Abnormality detecting device of central processing device
JP2002073362A (en) Information processing device and retry method for start error

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee