KR0141117B1 - Signal interpolation method - Google Patents
Signal interpolation methodInfo
- Publication number
- KR0141117B1 KR0141117B1 KR1019920023489A KR920023489A KR0141117B1 KR 0141117 B1 KR0141117 B1 KR 0141117B1 KR 1019920023489 A KR1019920023489 A KR 1019920023489A KR 920023489 A KR920023489 A KR 920023489A KR 0141117 B1 KR0141117 B1 KR 0141117B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- color difference
- interpolation
- predetermined time
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
Abstract
본원 발명은 MAC 방식에 있어서, 시분할되어 일렬로 전송되는 두 종류의 색차신호를 동시에 나란하게 출력시키는 신호보간방법 및 그 장치에 관한 것으로, 이러한 방법 및 장치를 제공하는 데 그 목적이 있다. 이를 위해 본원 발명의 장치는, 직렬로 인가되는 제1 및 제2색차신호를 처리하는 신호 보간 장치에 있어서, 지연부, 신호 보간부 및 동기 출력부를 포함한다. 지연부는 제1색차신호를 소정시간 지연시킨 제1'색차신호와, 상기 제1'색차신호를 소정시간 만큼 지연시킨 제1색차신호를 출력한다. 신호 보간부는 제1색차신호와, 상기 지연부에서 출력된 제1색차신호를 평균하여 보간신호를 출력한다. 동기 출력부는 상기 신호 보간부에서 출력된 보간신호와, 제2색차신호를 소정시간 민큼 지연시킨 신호를 입력하여 각각 별도의 출력단으로 동일종류의 색차신호를 동기시켜 출력한다. 본원 발명의 장치를 이용하여 MAC방식 수신측의 RGB매트릭스회로에 적합한 형태의 신호를 만들 수 있으며, 일반적으로 색차신호의 처리방법이나 그 처리수단에 활용될 수 있는 효과가 있다.The present invention relates to a signal interpolation method and apparatus for simultaneously outputting two kinds of color difference signals simultaneously transmitted side by side in a MAC system, and an object thereof is to provide such a method and apparatus. To this end, the apparatus of the present invention includes a delay unit, a signal interpolator, and a synchronous output unit in a signal interpolation apparatus for processing first and second color difference signals applied in series. The delay unit outputs a first color difference signal for delaying the first color difference signal for a predetermined time and a first color difference signal for delaying the first color difference signal for a predetermined time. The signal interpolator outputs an interpolation signal by averaging the first color difference signal and the first color difference signal output from the delay unit. The synchronous output unit inputs an interpolation signal output from the signal interpolation unit and a signal which delays the second color difference signal by a predetermined time, and outputs the same type of color difference signal to each output terminal in synchronization. By using the apparatus of the present invention, it is possible to produce a signal of a type suitable for the RGB matrix circuit of the MAC method receiving side, and generally has an effect that can be utilized in a method of processing a color difference signal or a processing means thereof.
Description
제1도는 일반적인 MAC영상신호 처리회로의 구성도.1 is a block diagram of a general MAC image signal processing circuit.
제2도는 MAC신호의 구성도.2 is a configuration diagram of a MAC signal.
제3도는 본원 발명의 장치를 도시한 블럭도.3 is a block diagram showing an apparatus of the present invention.
제4도는 제3도에 도시된 블럭의 입출력신호도.4 is an input / output signal diagram of the block shown in FIG.
제5도는 제4도에 도시된 제어신호의 상태에 따라 제3도에 도시된 4개의 3상태버퍼의 동작상태를 나타낸 표.FIG. 5 is a table showing the operating states of the four tri-state buffers shown in FIG. 3 according to the state of the control signal shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
12:지연부14:보간부12: delay unit 14: interpolation unit
16:동기출력부20:제1지연기16: Synchronous output 20: First delay
22:제2지연기24,26:1비트쉬프트22: second delay 24, 26: 1-bit shift
28:전가산기30,32,34,:3상태버퍼28: Full adder 30, 32, 34, 3: 3 status buffer
38:인버터40:가변지연기38: inverter 40: variable delay
본 발명은 두 종류의 신호가 시분할되어 일렬로 전송되는 입력신호를 동시에 나란하게 출력시키는 신호 보간 방법 및 그 장치에 관한 것이다.The present invention relates to a signal interpolation method and apparatus for simultaneously outputting two types of signals which are time-divided and transmitted in parallel.
본 발명은 휘도신호와 색차신호가 한 라인에 시분할되어 전송되는 MAC(Multiolexed Analog Component)방식의 영상신호 처리회로에 직접 적용할 수 있을 뿐만 아니라 일반적인 비디오신호의 처리에 있어서 색차신호의 처리부로 변경적용이 가능하다.The present invention can be directly applied to a video signal processing circuit of a MAC (Multiolexed Analog Component) method in which a luminance signal and a color difference signal are time-divided into one line, and can be applied to the processing unit of a color difference signal in general video signal processing. This is possible.
MAC계역의 방식은 12GHz대의 표준텔레비젼 위성방송용으로 개발된 시분할 디중칼라 텔레비젼 방식이다. MAC방식의 방송신호를 수신하는 수신측에서는 제1도에 도시된 바와 같이, 최종화면의 디스플래이에 필요한 R, G, B신호를 얻기 위해서 휘도신호(Y)와 색차신호(U,V)를 입력으로 하는 RGB매트릭스회로(128)를 거쳐야 하는 바, 이때 상기 휘도신호(Y)와 색차신호(U,V)는 동시에 입력되어야 한다. 그런데 제2도와 같이, MAC방식의 영상신호는 전송측에서 휘도신호(Y)는 2/3, 색차신호(CR/CB)는 1/3로 시간 압축되어 시분할다중 전송되고 있으며, 특히 휘도신호(Y)는 매라인마다 전송되지만 색차신호인 U(R-Y)신호와 V(B-Y)신호는 한 라인 건너서 교대로 즉, 라인순차방식으로 전송되므로 이를 곧바로 상기 RGB 매트릭스회로(128)의 입력신호로 이용할 수 없다.The MAC system is a time division de-collar television system developed for standard TV satellite broadcasting in the 12 GHz band. As shown in FIG. 1, the receiving side receiving the MAC type broadcast signal receives the luminance signal Y and the color difference signal U and V in order to obtain the R, G, and B signals required for the display of the final screen. The RGB matrix circuit 128 must be passed through. The luminance signal Y and the color difference signals U and V must be simultaneously input. However, as shown in FIG. 2, the video signal of the MAC method is time-division-multiplexed by time compression of the luminance signal Y at 2/3 and the color difference signal C R / C B at 1/3 on the transmission side. The signal Y is transmitted every line, but the U (RY) signal and the V (BY) signal, which are color difference signals, are transmitted alternately across one line, i.e., in a line sequential manner, and thus are immediately input to the RGB matrix circuit 128. It is not available.
따라서 MAC방식 영상신호의 수신측에서는 시분할되어 일렬로 전송되는 두 종류의 색차신호를 RGB매트릭스회로(128)에 적합한 형태의 신호로 변환시켜주는 방법이나 장치의 제공이 필요하다.Accordingly, there is a need to provide a method or apparatus for converting two types of color difference signals, which are time-divided and transmitted in a line, into a signal suitable for the RGB matrix circuit 128 at the receiving side of the MAC type video signal.
따라서 본 발명은 시분할되어 일려로 전송되는 색차신호 'U,V'를 나란히 동시에 출력시키는 신호보간 방법 및 장치를 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a signal interpolation method and apparatus for simultaneously outputting color difference signals 'U, V' which are time-divided and transmitted to Ilchul.
이를 위해 본원 발명의 방법은, 직렬로 인가되는 제1 및 제2색차신호를 처리하는 신호 보간 방법에 있어서,To this end, the method of the present invention, in the signal interpolation method for processing the first and second color difference signal applied in series,
제1색차신호를 소정시간 지연시킨 제1'색차신호와, 상기 제1'색차신호를 소정시간 만큼 지연시킨 제2색차신호를 발생하는 신호지연 과정;A signal delay process for generating a first color difference signal for delaying the first color difference signal for a predetermined time and a second color difference signal for delaying the first color difference signal for a predetermined time;
제1색차신호와, 상기 신호 지연 과정에서 발생된 제2색차신호를 평균하여 보간신호를 생성하는 신호 보간 과정; 및A signal interpolation process of generating an interpolation signal by averaging a first color difference signal and a second color difference signal generated in the signal delay process; And
상기 신호 보간 과정에서 생성된 보간신호와, 제2색차신호를 소정시간 만큼 지연시킨 제2'색차신호를 처리하여, 동일종류의 색차신호를 동기시켜 각각 별개로 발생하는 동기 출력 과정을 포함함을 특징으로 한다.Processing the interpolation signal generated in the signal interpolation process and the second 'color difference signal in which the second color difference signal is delayed by a predetermined time period, and synchronizing the same type of color difference signal to generate a synchronous output process. It features.
아울러 본원 발명의 장치는, 직렬로 인가되는 제1 및 제2색차신호를 처리하는 신호 보간 장치에 있어서,In addition, the apparatus of the present invention, in the signal interpolation device for processing the first and second color difference signal applied in series,
제1색차신호를 소정시간 지연시킨 제1'색차신호와, 상기 제1'색차신호를 소정시간 만큼 지연시킨 제1색차신호를 출력하는 지연부;A delay unit for outputting a first color difference signal for delaying the first color difference signal for a predetermined time and a first color difference signal for delaying the first color difference signal for a predetermined time;
제1색차신호와, 상기 지연분에서 출력된 제1색차신호를 평균하여 보간신호를 출력하는 신호 보간부; 및A signal interpolation unit for outputting an interpolation signal by averaging a first color difference signal and the first color difference signal output from the delay; And
상기 신호 보간부에서 출력된 보간신호와, 제2색차신호를 소정시간 만큼 지연시킨 신호를 입력하여 각각 별도의 출력단으로 동일종류의 색차신호를 동기시켜 출력하는 동기 출력부를 포함함을 특징으로 한다.And a synchronous output unit for inputting an interpolation signal output from the signal interpolation unit and a signal for delaying the second color difference signal by a predetermined time, and synchronizing and outputting the same type of color difference signals to separate output terminals.
이하에서는 첨부한 도면을 참조하여 본원 발명의 상세한 설명을 하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
먼저, 신호보간과정을 설명한다.First, the signal interpolation process will be described.
신호보간과정은 두 종류의 신호가 소정의 시간간격으로 시분할되어 일려로 인가될 때 각 종류별로 보간된 신홀르 얻는 과정이다.The signal interpolation process is a process of obtaining a new interpolation for each type when two types of signals are time-divided at predetermined time intervals and applied to Ilchul.
처리대상이 되는 MAC신호의 데이타는 제4도(A)의 현재입력과 같이 두 색차신호 'U'와 'V'가 64μs의 간격으로 시분할된 신호이다. 같은 종류의 신호는 각각 128μs의 시간간격을 두고 인가된다. 따라서 상기 보간된 신호르 얻기 위해서는, 현재 입력되는 신호를 'Ui+1'라고 하면 상기 'Ui+1'와 현재로 부터 128μs전에 입력된 신호 'Ui-1'를 평균하여 새로운 'Ui+1'라는 값을 보간신호로 취하면 된다. 'V'신호의 경우에도 같은 방법을 적용하여 보간신호를 얻을 수 있다.The data of the MAC signal to be processed is a signal in which two color difference signals 'U' and 'V' are time-divided at intervals of 64 μs, as shown in the current input of FIG. The same kind of signal is applied with a time interval of 128µs each. Therefore, in order to obtain the interpolated signal, if the current input signal is' U i + 1 ', the new' U is averaged by the 'U i + 1 ' and the signal 'U i-1 ' input 128μs before the current. i + 1 'can be taken as the interpolation signal. In the case of the 'V' signal, the same method can be applied to obtain an interpolation signal.
이를 위해 상기 신호보간과정은 인가되는 신홀르 128μs 만큼 지연시켜 출력하는 제1지연단계과, 같은 종류의 신호인 상기 제1지연단계에서 지연된 신호와 현재 입력되는 상기 입력신호의 크기를 평균하여 상기 소정시간 동안 지연된 신호와 다른 종류의 새로운 보간신호를 생성시키는 보간단계를 포함한다.To this end, the signal interpolation process is performed by delaying the output of the applied new hole by 128 μs and outputting the delayed signal by the first delay step, which is the same type, and averaging the magnitude of the input signal that is currently input. Interpolation step of generating a new interpolation signal different from the delayed signal.
제1지연단계에서의 신호지연수단으로서 지연부(12)가 있다. 지연부(12)는 보간신호를 얻기 위한 수단인 측면에서는 입력되는 신호를 128μs 만큼 지연시키는 특성을 갖는 하나의 지연기로 구성할 수 있지만, 본원 발명에서는 입력되는 신호를 64μs만큼 지연시키는 수단이 별도로 필요하므로, 결국 제3도와 같이 입력신호를 64μs만큼 지연시키는 특성을 갖는 두개의 지연기(20,22)로 구성함이 보다 합리적이다.The delay unit 12 is a signal delay unit in the first delay stage. Although the delay unit 12 may be configured as a delay unit having a characteristic of delaying an input signal by 128 μs in terms of means for obtaining an interpolation signal, in the present invention, a means for delaying an input signal by 64 μs is required separately. Therefore, it is more reasonable to construct two delayers 20, 22 having the characteristic of delaying the input signal by 64 mu s as shown in FIG.
따라서 제1지연기(20)의 출력신호는 입력신호가 64μs 만큼 지연된 신호가 되고, 상기 제2지연기(220의 출력신호는 상기 제1지연기(20)의 출력신호가 64μs 만큼 지연된 신호로서, 결국 현재 입력되는 신호와 상기 제2지연기(22)의 출력신호는 항상 같은 종류의 신호가 되며 상기 제1지연기(20)의 출력신호와는 항상 다른 종류의 신호가 된다. 제4도(B)를 현재입력되는 MAC신호라 할 때, 제4도(C)는 각각 상기 제1지연기(20)와 제2지연기(22)의 출력신호가 된다.Therefore, the output signal of the first delay unit 20 is a signal in which the input signal is delayed by 64 μs, and the output signal of the second delay unit 220 is a signal in which the output signal of the first delay unit 20 is delayed by 64 μs. As a result, the current input signal and the output signal of the second delay unit 22 are always the same kind of signal, and are always different from the output signal of the first delay unit 20. FIG. When (B) is referred to as the currently input MAC signal, Fig. 4C is an output signal of the first delay unit 20 and the second delay unit 22, respectively.
상기 두개의 제연기(20,22)의 지연시간을 결정하는 제어신호로서는 일정한 주파수를 갖는 클럭신호를 이용한다. 예컨데, 주파수가 13.5MHz인 경우 864클럭분이 64μs에 해당된다. 따라서 입력신호의 인가시점부터 864회의 클럭신호를 카운터하여 상기 입력신호를 내보내면 64μs지연된 신호를 얻을 수 있게 된다.A clock signal having a constant frequency is used as a control signal for determining the delay times of the two smoke generators 20 and 22. For example, if the frequency is 13.5 MHz, 864 clock minutes is 64 μs. Therefore, if the clock signal is output by counting 864 clock signals from the time of application of the input signal, a delayed signal of 64 μs can be obtained.
보간단계에서 신호의 보간은 보간기(14)에 의한다, 보간신호를 얻기 위해서는 인가되는 두 신호의 크기를 평균하면 되므로, 그 수단으로 상기 두 신호를 합하는 수단과 1/2배하는 수단이 필요하다. 그런데 평균값을 구하는 순서와 관련하여 두값을 먼저 합한후 합한 결과를 1/2배할 수 있고, 그 순서를 바꾸어 먼저 두 값을 각각 1/2배한 다음 그 결과를 합할 수도 있다. 따라서 본원 발명에서 보간기(14)는 1/2배하는 수단으로 두개의 1비트쉬프트(24,26)를 합하는 수단으로 전가산기(28)로 구성하였다. 상기 평균값 구하는 방법과 관련하여 다른 조합도 가능하다.The interpolation of the signal in the interpolation step is performed by the interpolator 14. In order to obtain the interpolation signal, it is necessary to average the magnitudes of the two signals to be applied. Do. However, with regard to the order of obtaining the average value, the two values may be summed first, and then the sum may be halved, and the order may be changed by halving the two values first and then summing. Therefore, in the present invention, the interpolator 14 is composed of a full adder 28 as a means of summing two 1-bit shifts 24 and 26 by means of 1/2. Other combinations are possible with regard to the above average method.
다음으로, 동기출력과정을 설명한다.Next, the synchronous output process will be described.
동기출력과정은 입력신호를 64μs 만큼 지연시켜 출력하는 제2지연단계와 상기 제2지연단계에서 얻은 64μs지연신호와 상기 신호보간과정에서 얻은 상기 보간신호를 이용하여 별도의 출력단에서 출력되는 신호는 서로 동기되고 각각의 출력단으로는 동일종류의 상기 보간신호와 지연된 신호가 교대로 출력되도록 제어하는 동기출력제어단계를 포함한다.In the synchronous output process, the second delay step of delaying and outputting the input signal by 64 μs and the 64 μs delay signal obtained in the second delay step and the signal output from a separate output terminal using the interpolation signal obtained in the signal interpolation process are mutually different. Each output stage that is synchronized includes a synchronous output control step of controlling the interpolation signal and the delayed signal of the same type to be alternately output.
상기 제2지연단계는 상술한 제1지연기(20)에 의하여 실행된다.The second delay step is executed by the first delay unit 20 described above.
동기출력제어단계의 실행은 동기출력부(16)를 이용한다.Execution of the synchronous output control step uses the synchronous output unit 16.
동기출력부(16)에서 인가되는 상기 64μs지연신호나 보간신호는 'VUVV…' 혹은 'UVU…'의 형태를 취하므로, 두개의 출력단(46,48)으로 각각 일정한 종류의 신호를 동기시켜 출력하기 위하여, 상기 동기출력부(16)는 두개의 3상태버퍼(30,34)로 구성되어 'U'신호를 출력하는 제1신호출력부(42), 또다른 두개의 3상태버퍼(32,36)로 구성되어 'V'신호를 출력하는 제2신호출력부(44)를 주요구성요소로 포함한다. 상기 3상태버퍼로 'TTL IC 를 이용한다.The 64 μs delay signal or interpolation signal applied from the synchronous output unit 16 is' VUVV... 'Or' UVU… The synchronization output unit 16 is composed of two three-state buffers 30 and 34 so as to synchronize and output a predetermined kind of signal to the two output terminals 46 and 48, respectively. The first signal output section 42, which outputs the U 'signal, and the other two three-state buffers 32, 36, which constitute the second signal output section 44, which outputs the' V 'signal, are the main components. Include. 'TTL IC is used as the three-state buffer.
한편, 상기 3상태버퍼에서 출력동작을 제어하는 제어신호가 필요한데, 제4도(A)에 도시된 것과 같이 일정한 시간간격(T)으로 '하이'와 '로우' 레벨이 계속적으로 반복되는 제어신호와 인버터(38)를 이용하여 상기 제어신호를 반전시킨 반전제어시호가 필요하다. 여기서 상기 일정한 시간간격 'T'는 64μs의 값을 갖도록 한다.On the other hand, a control signal for controlling the output operation in the three-state buffer is required, as shown in Figure 4 (A) control signal that the 'high' and 'low' level is continuously repeated at a predetermined time interval (T) And an inversion control signal in which the control signal is inverted using the inverter 38. Here, the constant time interval 'T' has a value of 64 μs.
상기 제1신호출력부(42)의 각 3상태버퍼(30,34)는 공히 상기 64μs지연신호 또는 보간신호를 입력신호로 하여 상기 제어신호와 반전제어신호의 제어에 따라 상기 입력신호를 출력한다. 따라서 두개의 3상태버퍼(30,34)는 제5도에 나타낸 것과 같이 서로 배타적으로 출력함과 동시에 항상 출력단(46)에는 'U'신호만을 출력한다. 즉, 하나의 3상태버퍼(30)가 상기 보간신호를 출력할 때는 다른 하나의 3상태버퍼(34)는 출력동작을 않으므로 데이타간의 충돌은 발생하기 않는다.Each of the three state buffers 30 and 34 of the first signal output unit 42 outputs the input signal under the control of the control signal and the inversion control signal using the 64 μs delay signal or the interpolation signal as the input signal. . Accordingly, the two three-state buffers 30 and 34 output exclusively to each other as shown in FIG. 5 and always output only the 'U' signal to the output terminal 46. That is, when one tri-state buffer 30 outputs the interpolation signal, the other tri-state buffer 34 does not perform an output operation, and thus no data collision occurs.
이와 같은 상기 제1신호출력부(42)의 동작원리는 제2신호출력부(44)의 그것과 동일하며 단지 출력단(48)에 출력되는 신호가 'V'신호라는 차이 뿐이다.The operation principle of the first signal output unit 42 is the same as that of the second signal output unit 44, and the only difference is that the signal output to the output terminal 48 is a 'V' signal.
결국 입력되는 MAC신호가 'Ui+2Vi+2Ui+1V1+1UiVi'라 가정하면, 출력단(46,48)에서는 [Ui, (Vi+Vi+1)/2], [Ui+Ui+2)/2, Vi+1], [Ui+1, (Vi+1+Vi+2/2], [(Ui+1+Ui+2)/2], Vi+2]와 같이 64μs지연된 신호와 상기 64μs 지연된 신호를 기준으로 64μs 앞선신호와 뒤진신호를 평균하여 새로 생성시킨 보간신호가 짝을 이룬 형태의 신호가 동기되어 출력된다.Finally, assuming that the input MAC signal is 'U i + 2 V i + 2 U i + 1 V 1 + 1 U i V i ', at the output stage 46,48, [U i , (V i + V i + 1 ) / 2], [U i + U i + 2 ) / 2, V i + 1 ], [U i + 1 , (V i + 1 + V i + 2/2], [(U i + 1 + U i + 2 ) / 2], V i + 2 ], and the signal of the interpolated signal paired with the 64 μs delayed signal and the 64 μs advanced signal and the backward signal based on the 64 μs delayed signal It is output in synchronization.
따라서, 'UV'신호가 시분할되어 일렬로 인가되는 입력신호에 비해 상기 제1신호출력부(42)와 제2신호출력부(44)의 출력신호는 상기 'UV'신호가 분리되어 별개의 출력단으로 출력됨과 동시에 각 출력단에는 동일한 신호가 출력되므로 RGB매트릭스회로(128)의 입력신호로 사용하기에 적합하다.Therefore, the output signals of the first signal output unit 42 and the second signal output unit 44 are separated from the 'UV' signal in comparison to the input signals that are time-divided and applied in series. At the same time, the same signal is output to each output terminal, which is suitable for use as an input signal of the RGB matrix circuit 128.
한편, 상기 제어신호는 전송된 MAC신호로 부터 만들어내는 것이 보다 실질적일 수 있다. 즉, 실제 MAC영상신호 처리회로의 전체적 측면에서 볼때 전송되어온 MAC신호의 각 라인에 동기된 구평파신호는 여러가지 신호처리단계에서 매우 유용한 제어신호이므로, 상기 제어신호를 본원 발명에 활용함이 바람직하다.On the other hand, it may be more practical to generate the control signal from the transmitted MAC signal. That is, in view of the overall MAC image signal processing circuit, since the square wave signal synchronized to each line of the transmitted MAC signal is a very useful control signal in various signal processing steps, it is preferable to use the control signal in the present invention. .
상기 제어신호를 'LINEDX'신호라 하며 제4도(E)에 도시된 것과 같으며, 그 형태는 제4도(A)와 동일하다. 다만, 아래와 같은 사정으로 인하여 본원 발명에서는 상기 'LINDEX'를 일정기간 지연시켜주는 수단이 필요하게 된다.The control signal is called a 'LINEDX' signal and is the same as that shown in FIG. 4 (E), and its shape is the same as that of FIG. However, due to the following circumstances, the present invention requires a means for delaying the 'LINDEX' for a certain period of time.
제1도에 도시한 바와 같이 영상신호는 클램프회로(104), 필터(106)처리 후 샘플링회로(108)에서 다지탈신호로 변환된 색차신호와 휘도신호는 각 신호의 구간별로 신장처리가 행해진다. 여기서 시간신장은 메모리(RAM;110,112)에 디지탈신호를 기록해 넣고, 기록된 데이타를 읽어내는 속도를 기록해넣는 속도보다 느리게 하므로써 즉, 시간축 압축을 풀면서 읽으므로써 가능해진다. 이때 'Y,U,V'를 메모리(110,112)로 부터 읽어냄에 있어서, 'U,V'는 'Y'와 동기를 맞추기 위하여 충분히 지연된 뒤 읽어내기를 시작해야 한다. 따라서 메모리(100)로 부터 읽어낸 'U,V' 데이타를 본원 발명의 입력신호로 하므로, 상기 'LINDEX' 신호를 본원 발명의 제어신호로 이용할 경우에는 상기 메모리(110)에서 'U,V' 데이타를 읽어낼 때 지연된 시간을 본원 발명에서 반영해줘야 한다.As shown in FIG. 1, the video signal is processed by the clamp circuit 104 and the filter 106, and the color difference signal and the luminance signal converted into the digital signal by the sampling circuit 108 are subjected to decompression processing for each signal section. All. The time extension is made possible by writing a digital signal into the memory (RAM) 110 and 112 and making it slower than the speed of writing the recorded data, that is, by reading while decompressing the time base. At this time, in reading 'Y, U, V' from the memory 110, 112, 'U, V' should start reading after being sufficiently delayed to synchronize with 'Y'. Therefore, since the 'U, V' data read from the memory 100 is used as the input signal of the present invention, when the 'LINDEX' signal is used as the control signal of the present invention, the 'U, V' in the memory 110 is used. The delay time in reading the data should be reflected in the present invention.
이를 위해 가변지연기(40)를 본원 발명에 포함할 수 있다. 상기 가변지연기(40)는 제4도(E)와 같이 지연되지 않은 'LINDEX' 신호를 일정시간(Td) 지연시켜 제4도(A)와 같이 'LINDEX' 신호가 '하이'나 '로우'인 구간에 'U' 신호의 데이타와 'V' 신호의 데이타가 정확하게 대응될 수 있도록 한다.To this end, the variable delay unit 40 may be included in the present invention. The variable delay unit 40 delays the 'LINDEX' signal, which is not delayed as shown in FIG. 4E, by a predetermined time Td, so that the 'LINDEX' signal is 'high' or 'low' as shown in FIG. The data of the 'U' signal and the data of the 'V' signal are correctly corresponded to the 'in section.
이상과 같이 본원 발명의 장치를 MAC방식 수신측의 RGB매트릭스회로의 전단에 적용하여 시분할되어 일렬로 인가되는 'U,V' 신호를 RGB매트릭스회로에 적합한 형태의 신호로 변환시킬 수 있으며, 나아가 본원 발명의 방법이나 장치는 일반적인 비디오신호의 처리에 있어서 색차신호의 처리방법이나 그 처리수단에 활용될 수 있는 효과가 있다.As described above, the apparatus of the present invention can be applied to the front end of the RGB matrix circuit of the MAC method receiving side to convert the 'U, V' signal, which is time-divisionally applied in a line, into a signal of a type suitable for the RGB matrix circuit. The method or apparatus of the present invention has an effect that can be utilized in a method of processing a color difference signal or processing means thereof in processing a general video signal.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023489A KR0141117B1 (en) | 1992-12-07 | 1992-12-07 | Signal interpolation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023489A KR0141117B1 (en) | 1992-12-07 | 1992-12-07 | Signal interpolation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017911A KR940017911A (en) | 1994-07-27 |
| KR0141117B1 true KR0141117B1 (en) | 1998-06-15 |
Family
ID=19344860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023489A KR0141117B1 (en) | 1992-12-07 | 1992-12-07 | Signal interpolation method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0141117B1 (en) |
-
1992
- 1992-12-07 KR KR1019920023489A patent/KR0141117B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017911A (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI94691B (en) | Generation system for a clock signal | |
| KR0161678B1 (en) | Sampling frequency converter | |
| US4743960A (en) | Circuit for producing analog signals of primary colors of a television signal from its digital luminance and chrominance components | |
| KR890006090A (en) | Digital video signal processing circuit | |
| US5194937A (en) | Television signal converting apparatus and method | |
| JPH0544880B2 (en) | ||
| EP0220059B1 (en) | Digital envelope shaping apparatus | |
| KR0141117B1 (en) | Signal interpolation method | |
| US4630294A (en) | Digital sample rate reduction system | |
| US4942457A (en) | Circuit arrangement for processing video components | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| EP0416465B1 (en) | Synchronization compensating circuit for use in scanning type display circuit | |
| EP0290183B1 (en) | Pal video signal processing device | |
| US5132785A (en) | Data selector for demodulating chrominance signal | |
| US5055917A (en) | Output apparatus for image signals | |
| US4847679A (en) | Multiplex chrominance gain control and matrix using a single multiplier and a coefficient shift register | |
| CA2203735A1 (en) | Up-converter and scanning line conversion method | |
| KR930002118B1 (en) | Chrominance signal extending process circuit of hdtv | |
| KR890011450A (en) | Luminance / Color Separation Circuit of Composite Color Video Signal | |
| JPH0316076B2 (en) | ||
| JP3067036B2 (en) | Sampling rate conversion circuit | |
| KR940002416B1 (en) | Synchronizing signal inserting method and circuit | |
| JPS62189894A (en) | Multiplexing and reproducing circuit for carrier wave signal | |
| JP2522308B2 (en) | Clock generator | |
| JP4092955B2 (en) | Video signal processing apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050228 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |