KR0137449B1

KR0137449B1 - Method of synchronizing signal detection in a pager

Info

Publication number: KR0137449B1
Application number: KR1019930019236A
Authority: KR
Inventors: 김후종
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1993-09-22
Filing date: 1993-09-22
Publication date: 1998-07-01
Also published as: KR950010400A

Abstract

본 발명은 페이징 신호의 동기신호 코드의 검출에서 전체 32 비트중 1비트 에러가 발생하더라도 전체 32 비트중 1비트의 에러가 발생하더라도 전체 동기신호의 검출에러로 판단되어 후속되는 데이타 신호의 검출이 불가능하게 되는 단점을 해소하기 이위한 것으로, 무선호출기에서 수신한 페이징 신호의 프리앰블 신호부분이 걸출되고난 후 동기신호의 검출에서 동기신호 코드의 비트에러 발생수가 미리지정된 N 개 이하이면 규정된 동기신호코드가 정상적으로 검출된 것으로 인식하여 다음에 수신되는 데이타 신호의 검출을 가능하게한 동기신호의 검출방법을 제공한다. 본 발명에 의한 동기신호 검출방법은 페이징 신호의 수신 음영지역에서 노이즈에 의해 감쇄된 신호를 수 비트이내에서 복원하는 효과를 가져올 수 있으므로 무선호출기의 수신 확률을 높일 수 있다.According to the present invention, even if one bit error out of 32 bits occurs in the detection of the synchronization signal code of the paging signal, even if one bit error occurs among the 32 bits, it is determined that the detection error of the entire synchronization signal is impossible and subsequent data signals cannot be detected. In order to solve the disadvantage of the disadvantage, the preamble signal portion of the paging signal received from the pager is detected, and if the number of bit error occurrences of the sync signal code is less than or equal to N predetermined signals in the detection of the sync signal. The present invention provides a method for detecting a synchronization signal that recognizes that a is normally detected and enables detection of a next received data signal. The synchronization signal detection method according to the present invention can increase the reception probability of the pager because the signal attenuated by noise in the reception shadow region of the paging signal can be restored within a few bits.

Description

Method of detecting sync signal of pager

제1도는 종래 무선호출기의 구성의 일예를 나타내는 블록도.1 is a block diagram showing an example of the configuration of a conventional pager.

제2도는 종래 무선호출기의 신호검출방법을 나타낸 동작흐름도.2 is a flowchart illustrating a signal detection method of a conventional pager.

제3도는 일반적인 무선호출기에 사용되는 POCSAG신호의 코드 포맷을 나타내는 도면.3 is a diagram showing the code format of a POCSAG signal used in a general pager.

제4도는 POCSAG신호에서 동기 신호코드의 구성을 나타낸 도면.4 is a diagram showing the configuration of a synchronization signal code in a POCSAG signal.

제5도는 본 발명에 따른 검출방법을 나타내는 플로우 챠트.5 is a flowchart showing a detection method according to the present invention.

본 발명은 무선호출기의 동기신호 검출방법에 관한 것이며, 특히 전계 강도가 미약한 지역에서 동기신호의 검출오류로 후속되는 데이타 신호의 수신이 불가능하게 되는 것을 방지하기 위한 무선호출기의 동기신호 검출방법에 관한 것이다.The present invention relates to a method of detecting a synchronization signal of a pager, and more particularly, to a method of detecting a synchronization signal of a pager for preventing reception of a data signal subsequent to a detection signal of a synchronization signal in a region having a weak electric field strength. It is about.

종래 사용되어온 무선호출기는 제 1도에 나타낸 바와같이, 무선호출기의 각 부를 제어하는 마이크로프로세서(30)와, 페이징 신호를 수신하는 고주파 수신부(10)와, 이 수신부에서 수신한 POCSAG 신호를 원래 상태로 복원시켜 마이크로 프로세서(30)로 전송하는 복조부(20)와, 검출될 코드신호 및 어드레스 정보를 기억하는 메모리부(50)와, 상기 마이크로 프로세서(30)의 제어에 의해 수신된 메시지를 표시하는 LCD디스플레이부(60)와, 그리고 내장된 배터리를 이용하여 적정전압으로 승압시킨 후 회로각부에 공급하는 전원부(40)로 구성된다.The conventional pager has a microprocessor 30 for controlling each part of the pager, a high frequency receiver 10 for receiving a paging signal, and a POCSAG signal received by the receiver, as shown in FIG. A demodulator 20 for restoring the data to the microprocessor 30, a memory unit 50 for storing code signals and address information to be detected, and a message received under control of the microprocessor 30. The LCD display unit 60, and a power supply unit 40 for boosting to a suitable voltage using the built-in battery and then supplied to each circuit.

이와 같은 무선호출기는 안테나를 통해 고주파 수신부(10)에서 수신한 POCSAG신호를 복조부(20)로 전달하여 마이크로 프로세서(30)의 제어하에 수신된 POCSAG신호의 검출동작을 수행한다. 통상 무선호출기에서 사용하고 있는 POCSAG신호 코드체계는 제 3도에 도시한 것과 같이, 신호 전단에 18워드 크기의 프리앰블(preamble)신호부분이 위치하고, 그 뒤에 동기신호부분 및 프레임 신호부분으로 이루어진17워드 단위의 배치(batch)신호가 정보량에 따라 시리즈로 이어진다.The wireless pager transmits the POCSAG signal received by the high frequency receiver 10 through the antenna to the demodulator 20 to detect the POCSAG signal received under the control of the microprocessor 30. In the POCSAG signal code system which is generally used in the pager, as shown in FIG. 3, a preamble signal portion of 18 words is placed at the front end of the signal, followed by 17 words including a synchronization signal portion and a frame signal portion. A batch signal of units follows a series according to the amount of information.

하나의 배치신호는 1워드(32비트)크기의 동기신호(SY)와 2워드로 구성된 8개의 프레임으로 구성되고, 각각의 워드는 어드레스 신호, 메시지 신호 및 아이들 신호를 포함한다.One batch signal is composed of eight frames including one word (32 bit) size synchronization signal SY and two words, and each word includes an address signal, a message signal, and an idle signal.

또, 상기 프리앰블 신호는 1신호와 0신호가 교대로 이어지는 32 비트 단위의 18개 워드로 구성되어 전체 576 비트의 크기를 갖는다. 또한, 동기신호는 제 4 도의 도시와 같이 도특한 코드형태의 32비트의 크기를 가지며, 이에 후속하여 어드레스 워드신호드응로 구성되는 8개의 프레임 신호가 이어져 있다.In addition, the preamble signal is composed of 18 words in 32-bit units in which one signal and zero signal alternately have a total size of 576 bits. In addition, the synchronization signal has a size of 32 bits in a unique code form as shown in FIG. 4, followed by eight frame signals consisting of address word signals.

상기한 POCSAG 신호를검출하는 복조부(20)의 동작을 제 2 도의 플로우챠트를 참고로 설명하면, 먼저 단계 100에서 무선호출기의 전원 스위치를 ON 시키고 나서 단계 110에서 수시된 POSAG신호의 프리앰블 부분의 코드비크가 모두 걸출되었는지를 검사하고, 검출이 완료되면 단계 120에서 후속되는 동기 신호의 검축을 개시하여 수신된 동기신호가 제 4도에 나타낸 것과 같은 구조를 갖는가를 검사한다. 동기신호의 검출이 완료되었다면 단계 130에서 후속되는 어드레스 및 메시지 신호의 검출을 시작하게 된다.Referring to the flowchart of FIG. 2, the operation of the demodulator 20 for detecting the POCSAG signal will be described first. In step 100, the power switch of the pager is turned on, and then, It is checked whether the code bek is all outstanding, and when the detection is completed, the detection of the subsequent synchronization signal is started in step 120 to check whether the received synchronization signal has a structure as shown in FIG. If the detection of the synchronization signal has been completed, the detection of the address and message signals subsequent to step 130 starts.

위와 같은 무선호출기에서, 전계강도가 미약한 지역에서 무선호출기를 사용할 경우 수신된 신호는 잡음에 의해 상당한 감쇄를 받게 되고, 이때의 검출동작에서 상기한 POCSAG 신호의 코드비트 검출 에러가 발생하게 된다.In the above pager, when the pager is used in a region with weak field strength, the received signal is attenuated significantly by noise, and the code bit detection error of the POCSAG signal occurs in the detection operation at this time.

특히, 상호 동기신호 코드의 검축에서 전체 32 비트중 1 비트의 에러가 발생하더라도 전체 동기신호의 검출에러로 판단되어 후속되는 데이타 신호의 검출이 불가능하게 되고, 따라서 무선호출기의 수신 성공률(확률)이 저하되는 문제점이 있다.In particular, even when an error of one bit out of 32 bits is detected in the detection of the mutual synchronization signal code, it is determined that the detection error of the entire synchronization signal is impossible, and subsequent detection of the data signal is impossible. There is a problem of deterioration.

따라서, 본 발명은 상기한 바와 같은 조래기술의 문제점을 해소하기 위한 것으로, 무선호출기에서수신한 페이징 신호의 프리앰블 신호부분이 검출되고난 후 32 비트로 구성된 동기신호의 검출에서 동기신호 코드의 비트에러 발생수가 미리지정된 N개 이하이면 규정된 동기신호코드가 정상적으로 검출된 것으로 인식하여 다음에 전송되는 데이타 신호의 검출이 가능한 동기신호의 검출방법을 제공한다.Accordingly, the present invention is to solve the problem of the above-described technology, the bit error of the synchronization signal code occurs in the detection of the synchronization signal consisting of 32 bits after the preamble signal portion of the paging signal received from the pager is detected If the number is equal to or less than the predetermined number N, it is recognized that the prescribed synchronization signal code is normally detected, and a method for detecting a synchronization signal capable of detecting the next transmitted data signal is provided.

이하 본 발명의 방법을 첨부도면을 참고하여 상세히 설명한다.Hereinafter, the method of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 방법을 수행하는 하드웨어 구성은 제 1도에 도시한 종래 장치와 동일하고, 단지 복조부(20)인 디코더에 의한 페이징 신호 검출방법방법으로서 시스템을 제어하는 마이크로 프로세서(30)를 이용하여 제 5 도의 플로우챠트에, 나타낸 것과 같은 본 발명의 검출방법을 수행하게 만든 것이다.First, the hardware configuration for performing the method of the present invention is the same as the conventional apparatus shown in FIG. 1, and the microprocessor 30 for controlling the system is a method of detecting a paging signal by a decoder which is only a demodulator 20. In the flowchart of Fig. 5, the detection method of the present invention is performed as shown.

제 5 도에서, 단계 200에서 무선호출기의 전원스위치를 ON시킨 후 단계 210에서 전술한 POCSAG신호의 프리앰블 부분이 수신되었는지의 검출 루틴을 수행하여 메모리부(50)에 기억된 프리앰블 신호 코드값과 비교한다. 크리앰블 신호가 규정된 프리앰블 신호코드와 일치하여 검출이 완료되면, 단계 220으로가서 동기 신호 검출 루틴을 개시하여 수신된 동기신호가 규정된 32 비트 코드값과 일치하는지를 1 비트씩 비교한다. 비교과정에서 불일치하는 에러비트가 미리지정된 수 N 개 이하인지를 판단하여 에러 비트가 미리지정된 수 N 이하로 검출된다면 규정된 동기코드가 수신된것으로 판단하고, 에러 비트가 미리지정된 N개 이상으로 많을때는 동기신호 검출 루틴을 처음부터 다시 시작한다. 단계 220 에서 에러비트의 발생이 미리지정된 수 N 개 이하로 판단되면 단계 230으로가서 후속하는 데이타 신호의 검출루틴을 수행한다. 이 데이타 검출루틴은 제 3 도에 나타낸 프레임 신호의 사용자 어드레스 신호 및 메시지 신호를 검출하는 것을 의미하며 상기 메모리부(50)에 저장된 어드레스 코드와 일치하는 경우 마이크로 프로세서(30)에 데이타가 수신되었음을 알리고 이 마이크로 프로세서는 이를 표시수단에 표시하도록 제어하여 수신된 정보를 나타낸다.In FIG. 5, after turning on the power switch of the pager in step 200, a detection routine of whether the preamble portion of the POCSAG signal described above is received in step 210 is compared with the preamble signal code value stored in the memory unit 50. do. When the detection is completed by matching the preamble signal code with the prescribed preamble signal code, the process proceeds to step 220 where the synchronization signal detection routine is started to compare whether the received synchronization signal matches the prescribed 32 bit code value by one bit. In the comparison process, it is determined whether the mismatched error bits are less than or equal to the predetermined number N, and if the error bits are detected to be less than or equal to the predetermined number N, it is determined that the prescribed sync code has been received. At that time, the synchronization signal detection routine is restarted from the beginning. If it is determined in step 220 that the occurrence of the error bits is less than or equal to a predetermined number N, the process proceeds to step 230 where a subsequent detection routine of the data signal is performed. This data detection routine means detecting the user address signal and the message signal of the frame signal shown in FIG. 3, and when the data code matches the address code stored in the memory unit 50, the microprocessor 30 notifies that the data has been received. The microprocessor controls this to be displayed on the display means to display the received information.

상술한 바와 같이, 본 발명에 의한 동기신호 검출방법은 페이징 신호의 수신 음영지역에서 노이즈에 의해 감쇄된 신호를 수 비트이내에서 복원하는 효과를 가져올 수 있으므로 수신 확률을 높일 수 있고 이에 따라 서어비스 지역중에 수신이 어려운 지역에서도 사용자의 불편을 감소시킬 수 있는 이점이 있다.As described above, the synchronization signal detection method according to the present invention can bring about an effect of restoring the signal attenuated by noise in the reception shadow area of the paging signal within a few bits, thereby increasing the reception probability and thus the service area within the service area. Even in an area where reception is difficult, there is an advantage of reducing inconvenience of a user.

Claims

Comparing the preamble signal code stored in the memory unit when the preamble signal of the paging signal is received; and when the detection is completed by matching the preamble signal code with the received preamble signal bit, a subsequent received synchronization signal is defined. Comparing each 32-bit code value with one bit and determining whether or not the number of mismatched error bits in the comparison step is equal to or less than a predetermined number N, and the error bits are predetermined. And if it detects less than two, determining that a sync code has been received and performing a detection routine for a subsequent data signal.