KR0136371Y1

KR0136371Y1 - Data slicer

Info

Publication number: KR0136371Y1
Application number: KR2019930022620U
Authority: KR
Inventors: 조성우
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-10-30
Filing date: 1993-10-30
Publication date: 1999-03-30
Also published as: KR950012760U

Abstract

디지탈무선전화기에 관한 것으로서 더욱 상세하게는 베이스밴드로 변조된 신호로부터 부호화된 데이타를 복조하는 데이타 슬라이서(data slicer)가 개시된다.More particularly, a digital slicer discloses a data slicer for demodulating encoded data from a baseband modulated signal.

본 고안에 따른 데이타 슬라이서는 입력되는 신호를 반전시켜 위상반전된 신호를 출력하는 반전증폭기 : 반전증폭기로부터 출력되는 위상반전된 신호를 입력하고 이에 포함된 dc성분을 제거하여 출력하는 dc제거기 : 입력되는 신호와 dc제거기로부터 출력되는 dc성분이 제거된 위상반전된 신호를 입력하고, 이들의 합성된 신호를 출력하는 가산기 : 및 입력되는 신호와 가산기로부터 출력되는 신호를 비교하고, 입력되는 신호가 가산기로부터 출력되는 신호보다 크면 하이레벨의 디지탈신호를, 입력되는 신호가 가산기로부터 출력되는 신호보다 작으면 로우레벨의 디지탈신호를 출력하는 비교기를 포함한다.The data slicer according to the present invention inverts an input signal and outputs a phase inverted signal. The inverting amplifier inputs a phase inverted signal output from the inverting amplifier and removes the dc component included therein. An adder which inputs a phase-inverted signal from which the dc component output from the dc remover is removed, and outputs a synthesized signal thereof, and compares the input signal with the signal output from the adder, and inputs the signal from the adder And a comparator for outputting a high level digital signal if the signal is greater than the output signal and a low level digital signal if the input signal is smaller than the signal output from the adder.

본 고안에 따른 데이타슬라이서는 입력되는 신호의 dc레벨이 변동됨에 따라 기준전압의 레벨을 연동시킴으로써 디지탈데이타를 충실히 복조하는 효과를 보인다.The data slicer according to the present invention exhibits the effect of faithfully demodulating digital data by interlocking the level of the reference voltage as the dc level of the input signal changes.

Description

Data slicer

제1도는 종래의 데이타슬라이서를 채택한 디지탈무선전화기를 도시한 블럭도이다.1 is a block diagram showing a digital wireless telephone employing a conventional data slicer.

제2a∼2g도는 제1도에 도시된 데이타슬라이서의 동작을 보이는 파형도이다.2A to 2G are waveform diagrams showing the operation of the data slicer shown in FIG.

제3도는 본 고안에 따른 데이타슬라이서를 채택한 디지탈무선전화기를 도시한 블럭도이다.3 is a block diagram showing a digital wireless telephone employing a data slicer according to the present invention.

제4a∼4f도는 제3도에 도시된 본 고안에 따른 데이타슬라이서의 동작을 보이는 파형도이다.4A to 4F are waveform diagrams showing the operation of the data slicer according to the present invention shown in FIG.

본 고안은 디지탈무선전화기에 관한 것으로서 더욱 상세하게는 베이스밴드로 변조된 신호로부터 부호화된 데이타를 복조하는 데이타 슬라이서(data slicer)에 관한 것이다.The present invention relates to a digital radiotelephone, and more particularly, to a data slicer for demodulating encoded data from a baseband modulated signal.

일반적으로 디지탈 무선전화기는 부호화된 정보를 갖는 디지탈데이타를 특정의 주파수를 갖는 반송파로 변조하여 송수신한다. 수신된 변조신호는 복조기를 통하여 반송파가 제거되고 데이타슬라이서를 통하여 원래의 디지탈데이타를 재생한다.In general, a digital radiotelephone modulates digital data having encoded information to a carrier having a specific frequency and transmits and receives it. The received modulated signal removes the carrier through the demodulator and reproduces the original digital data through the data slicer.

제1도는 종래의 디지탈무선전화기의 수신계를 도시한 도면이다. 제1도에 도시된 장치에 있어서 복조기(12)는 안테나(10)을 통하여 수신된 신호를 중간주파하여 중간주파신호로 형성하고 이를 저역여파기(14)에 제공한다. 저역여파기(14)는 중간주파신호로부터 중간주파수를 제거하고 부호화된 정보를 갖는 저역주파수의 신호를 데이타슬라이서(16)에 제공한다.1 is a diagram showing a receiving system of a conventional digital radiotelephone. In the apparatus shown in FIG. 1, the demodulator 12 forms an intermediate frequency signal by intermediate frequency the signals received through the antenna 10 and provides them to the low frequency filter 14. The low pass filter 14 removes the intermediate frequency from the intermediate frequency signal and provides the data slicer 16 with a low frequency signal having encoded information.

데이타슬라이서(16)는 부호화된 정보를 갖는 저역주파수의 신호를 펄스신호로 정형하여 즉, 디지탈데이타를 복원하여, 데이타처리부(도시되지 않음)에 제공한다. 데이타처리부는 디지탈데이타에 에러정정 등을 행하여 원래의 정보를 재생한다.The data slicer 16 forms a low-frequency signal having encoded information into a pulse signal, that is, recovers digital data and provides it to a data processor (not shown). The data processing unit performs error correction or the like on the digital data to reproduce the original information.

제2a∼2d도는 제1도에 도시된 장치에 있어서 데이타슬라이서(16)의 동작을 도시하는 파형도이다. 제2a도는 반송파에 의해 변조되기 전의 디지탈데이타를 도시한 파형도이고, 제2b도는 제1도의 저역여파기로부터 출력되는 신호를 도시한 파형도이다. 도시된 바와 같이 제2b도에 도시되는 신호는 제2a도에 도시된 신호가 저역여파처리된 형태이다.2A to 2D are waveform diagrams showing the operation of the data slicer 16 in the apparatus shown in FIG. FIG. 2A is a waveform diagram showing digital data before being modulated by a carrier wave, and FIG. 2B is a waveform diagram showing a signal output from the low pass filter of FIG. As shown, the signal shown in FIG. 2B is in the form of low pass filtering the signal shown in FIG.

제2b도에 도시된 신호로부터 제2a도에 도시된 디지탈데이타를 얻기 위하여 제2c도에 도시되는 바와 같이 일정의 기준레벨(Vr)과 비교하여, Vr보다 큰 경우에는 하이상태 1, Vr보다 작은 경우에는 로우상태0로 판별되는 드레쉬홀드 레벨검출(threshold level detect) 방식을 사용한다.In order to obtain the digital data shown in FIG. 2a from the signal shown in FIG. 2b, as compared with the predetermined reference level Vr as shown in FIG. In this case, the threshold level detection method, which is determined as low state 0, is used.

데이타슬라이서(16)는 일측입력으로 제공되는 저역여파기(14)로부터의 신호가 타측입력으로 제공되는 Vr보다 큰 경우에는 하이상태, 작은 경우에는 로우상태로 되는 제2d도로 도시된 비교판정신호를 출력한다. 제2d도와 제2a도를 비교해 보면 동일한 위상을 갖는 디지탈신호가 됨을 알 수 있다.The data slicer 16 outputs the comparison determination signal shown in FIG. 2d as high when the signal from the low pass filter 14 provided as one input is higher than Vr provided as the other input and low when small. do. Comparing FIG. 2D and FIG. 2A, it can be seen that the digital signal has the same phase.

그러나, 제1도에 도시된 바와 같은 데이타슬라이서의 동작은 수신신호의 dc레벨에 민감하므로 반송파 혹은 국부발진주파수 등에 변동이 있을 경우 정확한 데이타를 복조하기 어렵다.However, since the operation of the data slicer as shown in FIG. 1 is sensitive to the dc level of the received signal, it is difficult to demodulate accurate data when there are variations in the carrier or local oscillation frequency.

예를 들면 제2e도에 도시되는 바와 같이 저역여파기(14)로부터 출력되는 신호의 dc레벨에 변동이 있을 경우에 제2f도에 도시되는 바와 같이 데이타슬라이서(16)에서 Vr과 비교되는 시점이 변동하며 그 결과로서 검출된 신호(제2g도에 도시된 파형)에 오차가 발생한다.For example, when there is a change in the dc level of the signal output from the low pass filter 14 as shown in FIG. 2e, the time point compared to Vr in the data slicer 16 as shown in FIG. 2f is varied. As a result, an error occurs in the detected signal (waveform shown in FIG. 2G).

이러한 오차는 저역여파기(14)에서 제공되는 신호의 기울기 및 dc레벨의 크기에 의존하며 전체적으로 불균일한 특성을 보인다.This error depends on the slope of the signal provided from the low pass filter 14 and the magnitude of the dc level and exhibits nonuniform characteristics as a whole.

즉, 고정된 기준전압에 의한 드래쉬홀드 레벨검출방식을 채용한 데이타슬라이서는 dc레벨의 변동에 대해 취약하게 되는 문제점이 있다.That is, the data slicer adopting the threshold level detection method by the fixed reference voltage has a problem of being vulnerable to the variation of the dc level.

본 고안은 상술한 문제점을 해결하기 위해 안출된 것으로서, dc레벨의 변동에 따라 기준레벨이 연동하는 데이타슬라이서를 제공하는 것을 그 목적으로 한다.The present invention has been made to solve the above-described problems, and an object thereof is to provide a data slicer in which a reference level is linked to a change in a dc level.

상술한 목적을 달성하는 본 고안의 바람직한 실시예에 따른 데이타슬라이서는 입력되는 신호를 반전시켜 위상반전된 신호를 출력하는 반전증폭기 ; 반전증폭기로부터 출력되는 위상반전된 신호를 입력하고 이에 포함된 dc성분을 제거하여 출력하는 dc제거기 ; 입력되는 신호와 dc제거기로부터 출력되는 dc성분이 제거된 위상반전된 신호를 입력하고, 이들의 합성된 신호를 출력하는 가산기 ; 및 입력되는 신호와 가산기로부터 출력되는 신호를 비교하고, 입력되는 신호가 가산기로부터 신호로부터 출력되는 신호보다 크면 하이레벨의 디지탈신호를, 입력되는 신호가 가산기로부터 출력되는 신호보다 작으면 로우레벨의 디지탈신호를 출력하는 비교기를 포함함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.A data slicer according to a preferred embodiment of the present invention for achieving the above object is an inverting amplifier for outputting a phase inverted signal by inverting the input signal; A dc eliminator for inputting a phase inverted signal output from an inverting amplifier and removing and outputting a dc component included therein; An adder for inputting an input signal and a phase inverted signal from which the dc component output from the dc canceller is removed, and outputting a synthesized signal thereof; And comparing the input signal with the signal output from the adder, and if the input signal is greater than the signal output from the adder, the high level digital signal; if the input signal is smaller than the signal output from the adder, And a comparator for outputting a signal. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 고안에 따른 데이타슬라이서를 채택한 디지탈무선전화기를 도시한 도면이다. 제3도에 있어서 제1도에 도시된 것과 동일한 것에는 동일의 참조기호를 부가하고 상세한 설명을 생략한다.3 is a diagram illustrating a digital wireless telephone employing a data slicer according to the present invention. In Fig. 3, the same reference numerals are added to the same ones as shown in Fig. 1, and detailed description thereof will be omitted.

본 고안에 따른 데이타슬라이서는 저역여파기(14)에서 제공되는 신호로부터 위상반전된 신호를 형성하고, 이 위상반전된 신호로부터 dc성분을 제거한 후 저역여파기(14)에서 제공되는 신호와 합성하여 dc성분을 얻고 이를 비교기의 기준전압으로서 제공한다.The data slicer according to the present invention forms a phase inverted signal from the signal provided by the low pass filter 14, removes the dc component from the phase inverted signal, and then synthesizes the signal with the signal provided by the low pass filter 14 to obtain a dc component. And obtain it as the reference voltage of the comparator.

저역여파기(14)로부터 제공되는 신호는 비교기(20)의 일측입력단자 및 제1 반전증폭기(22)에 제공된다. 제1 반전증폭기(22)의 출력은 제2 반전증폭기(24) 및 dc제거기(26)에 제공한다. 제2 반전증폭기(24)의 출력은 합성기(26)의 일측입력으로 제공된다.The signal provided from the low pass filter 14 is provided to one input terminal of the comparator 20 and the first inverting amplifier 22. The output of the first inverting amplifier 22 provides the second inverting amplifier 24 and the dc remover 26. The output of the second inverting amplifier 24 is provided to one input of the synthesizer 26.

dc제거기(26)는 입력되는 신호에 포함된 dc성분을 제거하여 출력한다. dc제거기(26)의 출력은 합성기(28)의 타측입력으로 제공된다.The dc remover 26 removes and outputs a dc component included in an input signal. The output of the dc remover 26 is provided to the other input of the synthesizer 28.

합성기(28)는 2개의 반전증폭기(22)(24)를 통한 신호 즉, 저역여파기(14)로부터 제공되는 원래의 신호와 제1 반전증폭기(22)와 dc제거기(26)을 통하여 위상반전되고 dc성분이 제거된 신호를 합성하여 dc성분을 형성하고 이를 비교기(20)의 타측입력으로 제공한다. 그러므로, 비교기(20)의 타측입력으로 제공되는 dc신호는 저역여파기(14)에서 제공되는 신호에 포함된 dc성분이 된다.The synthesizer 28 is phase inverted via a signal through two inverting amplifiers 22 and 24, i.e., the original signal provided from the low pass filter 14 and a first inverting amplifier 22 and a dc remover 26. The dc component is synthesized to remove the dc component to form a dc component and provide it to the other input of the comparator 20. Therefore, the dc signal provided to the other input of the comparator 20 becomes the dc component included in the signal provided from the low pass filter 14.

제4a∼4f도는 제3도에 도시된 데이타슬라이서의 동작을 보이는 파형도이다. 제4a도에 도시된 파형은 저역여파기(14)로부터 출력되는 신호의 파형이고, 제4b도에 도시된 파형은 제2 반전증폭기(24)로부터 출력되는 신호의 파형으로서 제4a도의 파형과 동일하다. 제4c도에 도시된 파형은 제1 반전증폭기(22)로부터 출력되는 신호의 파형으로서 제4a도의 파형이 위상반전된 파형이다.4A to 4F are waveform diagrams showing the operation of the data slicer shown in FIG. The waveform shown in FIG. 4A is the waveform of the signal output from the low pass filter 14, and the waveform shown in FIG. 4B is the waveform of the signal output from the second inverting amplifier 24 and is the same as the waveform of FIG. 4A. . The waveform shown in FIG. 4C is a waveform of the signal output from the first inverting amplifier 22 and the waveform of FIG. 4A is phase inverted.

제4d도는 합성기(28)로부터 출력되는 dc성분의 기준전압(Vr')이며, 제4e도는 비교기(20)에서의 비교동작을 도시한 파형도이다. 제4f도는 비교기(20)로부터 출력되는 신호의 파형을 도시한 것으로서, 원래의 디지탈데이타가 dc레벨의 변동에 상관없이 정상적으로 복조되어 있음을 알 수 있다.4d is a reference voltage Vr 'of the dc component output from the synthesizer 28, and FIG. 4e is a waveform diagram showing the comparison operation in the comparator 20. FIG. 4f shows the waveform of the signal output from the comparator 20, and it can be seen that the original digital data is normally demodulated regardless of the change of the dc level.

상술한 바와 같이 본 고안에 따른 데이타슬라이서는 입력되는 신호의 dc레벨이 변동됨에 따라 기준전압의 레벨을 연동시킴으로써 디지탈데이타를 충실히 복조되는 효과를 보인다.As described above, the data slicer faithfully demodulates the digital data by interlocking the level of the reference voltage as the dc level of the input signal is changed.

Claims

A data slicer for outputting a shaped pulse signal by comparing an input signal with a reference level, the inverting amplifier outputting a phase inverted signal by inverting the input signal: inputting a phase inverted signal output from the inverting amplifier And a dc remover for removing and outputting the dc component included therein: an adder for inputting the input signal and a phase inverted signal from which the dc component output from the dc remover is removed and outputting a synthesized signal thereof; and Compare the input signal with the signal output from the adder, and if the input signal is greater than the signal output from the adder, a high level digital signal; if the input signal is smaller than the signal output from the adder, low level Data slicer including a comparator for outputting a digital signal of.