KR0134280B1

KR0134280B1 - 펄스진폭변조된 신호를 위한 디지탈 통신 수신기

Info

Publication number: KR0134280B1
Application number: KR1019940026140A
Authority: KR
Inventors: 한동석; 최양석; 신현수
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1994-10-12
Filing date: 1994-10-12
Publication date: 1998-04-27
Also published as: KR960016298A

Abstract

디지탈 통신 수신기는 다중 펄스 진폭 변조되어 전송되는 아날로그신호를 디지탈 데이터로 복원한다. 디지탈 복조기는 중간 주파 대역을 갖는 아날로그 복소 신호를 인가받아, 심볼주파수와 동일한 중심주파수를 가지며 성분신호들간의 표본화 시점이 맞추어진 기저대역의 제 1실수성분신호 및 제 1허수성분신호를 발생하고, 맞춤필터들은 디지탈 복조기의 출력신호들을 맞춤필터링하고, 채널등화기는 맞춤필터부로부터의 출력신호들을 채널등화하고, 반송파 복구기는 채널등화된 실수성분신호와 허수성분신호를 인가받아, 심볼타이밍 복원된 심볼주파수에 응답하여 반송파를 복원한다. 심볼 타이밍 복구기는 디지탈 복조기의 출력신호들을 인가받아, 심볼 타이밍 복원된 심볼주파수를 발생하여 상기 수단들로 공급한다.

Description

펄스진폭변조된 신호를 위한 디지탈 통신 수신기

제 1도는 일반적인 디지탈 통신 수신기의 모뎀을 나타낸 블록도,

제 2도 및 제 3도는 직각복조를 수행하는 종래의 복조회로를 나타낸 블록도,

제 4(가)도 및 제 4(나)도는 본 발명의 바람직한 실시예에 따른 디지탈 직각 보조기를 나타낸 회로도,

제 5도는 본 발명에 따라 심볼 타이밍 복구를 기저대역에서 수행하는 심볼 타이밍 복구기를 나타낸 블록도,

제 6도는 본 발명의 바람직한 실시예에 따라 구현된 채널등화기의 상세 블록도,

제 7도는 본 발명의 바람직한 일 실시예에 따른 반송파복구회로를 나타낸 블록도.

본 발명은 디지탈 통신 수신기에 관한 것으로, 보다 상세하게는 다수의 신호 레벨을 갖는 펄스 진폭 변조(Pulse Amplitude Modulation; PAM)를 이용하는 디지탈 통신에서 수신된 아날로그 신호로부터 송신기에서 보낸 디지탈 신호를 에러없이 복원하기 위한 수신기에 관한 것이다.

디지탈 HDTV 시스템 등과 같은 고속 디지탈 통신 시스템은 영상 및 소리신호를 대역 압축 및 채널 코딩을 한 다음, 디지탈 변조를 거쳐 UHF 및 VHF 대역으로 변환시켜 전송한다. 채널 코딩은 전송도중에 채널에서 발생할 수 있는 신호간간섭(Inter-Symbol Interference; ISI), 백색잡음, 임펄스 잡음 등을 수신기에서 잘 제거할 목적으로 사용된다. 신호간간섭은 채널의 비선형 왜곡, 주파수 천이 및 시변적 특성에 기인한다. 디지탈 통신 시스템에서 일반적으로 많이 사용되는 PAM 변조 방식은 직각 진폭 변조(Quadrature Amplitude Modulation; QAM) 방식이다. QAM 방식은 주어진 대역폭에서 데이터 전송율을 높혀 신호대역을 효율적으로 활용하기 위하여 사용된다. 이러한 QAM 방식을 사용하는 디지탈 통신 수신기는 VHF/UHF 대역의 아날로그 신호를 직각 진폭 변조하여 기저대역의 신호로 복조하고, 디지탈 신호로 변환시키기 위하여 심볼 타이밍 복구를 수행한다. 심볼 타이밍 복구는 잘 알려진 것처럼 아날로그 신호의 정확한 표본화 시점을 찾는 것이다. 저속 전화선 데이터 모뎀 등에서는 입력신호를 제곱하여 협대역 대역통과필터를 통과시켜 심볼 타이밍을 찾아내는 방식을 가장 보편적으로 사용한다.

복조된 신호는 맞춤필터(matched filter)를 거쳐 신호의 신호대 잡음비를 증가시킨 후, 채널의 다중경로 및 페이딩 등에 의해 생기는 비선형 왜곡을 제거하기 위하여 복소 적응 등화기를 거치게 된다. 복소 적응 등화기의 수렴정도를 높이기 위해서는 송신기에서 훈련신호가 주어지는 경우에는 훈련신호를 이용하여 등화기의 수렴속도를 높인다. 훈련신호가 주어지지 않는 경우에는, 자가복구 등화 알고리즘을 수행하여 등화기 수렴속도를 높여준다. 훈련신호인 훈련열이 주어질 경우에는 주로 LMS(Least Mean Square) 알고리즘이 많이 사용되며, 자가복구등화의 경우 CMA(Constant Modulus Algorithm), RCA, Stop-and-Go 등의 알고리즘에 사용된다.

채널등화기를 거친 신호는 반송파 복구회로를 거치면서 송신기의 반송파와 수신기의 반송파간의 주파수차가 보상된다. 이러한 주파수차는 송/수신기의 반송파 발생회로 뿐만 아니라 채널에 의해서도 나타나는 것으로, 주파수오차, 위상오차 및 위상지터의 형태로 나타난다. 반송파보상이 된 신호는 채널 복호화 회로와 영상/소리 복호기를 거쳐 송신기의 초단에서의 최초의 데이터로 복원된다.

25bps 정도의 전송율을 갖는 디지탈 HDTV 시스템과 같은 고속 디지탈 통신 시스템에서는 수신기가 제대로 동작하기 위하여 고속 신호처리 기법과 복잡한 하드웨어 구조를 요구한다.

따라서, 본 발명의 목적은 간단한 구성으로 우수한 성능을 가질 수 있는 고속 디지탈 통신 시스템의 수신기를 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명의 특징은 다중 펄스 진폭 변조되어 전송되는 아날로그신호를 디지탈 데이터로 복원하기 위한 디지탈 통신수신기에 있어서, 중간 주파 대역을 갖는 아날로그 복소 신호를 인가받아, 심볼주파수와 동일한 중심주파수를 가지며 성분신호들간의 표본화 시점이 맞추어진 기저대역의 제 1실수성분신호 및 제 1허수성분신호를 발생하는 디지탈 복조수단; 디지탈 복조수단의 출력신호들을 인가받아, 맞춤필터링하여 출력하는 맞춤필터수단; 맞춤필터부로부터의 출력신호들을 채널등화하여 출력하는 채널등화수단; 채널등화된 실수성분신호와 허수성분신호를 인가받아, 심볼타이밍 복원된 심볼주파수에 응답하여 반송파를 복원하여 출력하는 반송파 복구수단; 및 상기 디지탈 복조수단의 출력신호들을 인가받아, 심볼 타이밍 복원된 심볼주파수를 발생하여 상기한 수단들로 공급하도록 연결된 심볼 타이밍 복구수단을 포함함에 있다.

이하, 첨부된 도면을 참조하여 본 발명의 디지탈 통신 수신기를 구현한 실시예를 상세히 설명한다.

제 1도는 일반적인 디지탈 통신 수신기의 모뎀을 나타낸 블록도이다. 제 1도에서, 수신 안테나(1)를 통과한 RF변조된 아날로그 복소 신호는 동조기(2)를 통과하면서 1차 중간주파대역의 신호로 변환된다. 1차 중간주파대역의 신호는 다시 IF신호처리부(3), 혼합기(4), 발진기(5), 및 저역통과필터(6)에 의해 2차 종간주파대역의 신호로 변환된다. 저역통과필터(6)의 출력신호는 디지탈 복조기(7)와 맞춤필터(8)를 거치면서 실수성분신호와 허수성분신호로 분리 및 복조된다. 디지탈 복조기(7)의 출력신호는 심볼타이밍 복원부(9)로 인가되며, 심볼타이밍 복원부(9)에 의해 복원된 타이밍은 디지탈 복조기(7)의 신호복조에 이용된다. 채널등화기(10)는 맞춤필터(8)로부터 공급되는 신호를 채널등화시켜 반송파복구부(11)로 출력한다. 심볼타이밍 복원부(9)에 의해 복원된 타이밍은 채널등화기(10) 및 반송파복구부(11)에도 공급된다.

상술한 대략의 구성을 갖는 제1도에 본 발명의 실시예에 따른 디지탈 복조, 심볼타이밍복원, 채널등화, 및 반송파복구를 첨부된 도면을 참조하여 상세히 설명한다.

제 2도는 직각복조를 수행하는 전형적인 복조회로를 보여준다. 중간 주파대역의 아날로그 복소 신호 s(t)는 혼합기(21)에 의해 cos(w_ot)가 곱해져 실수성분(I채널)신호가 검출되며, 저역통과필터(22)를 통과하면서 불필요한 잡음성분이 제거된다. 저역통과필터(22)의 출력신호는 심볼주파수(Fs)를 표본화주파수로 갖는 A/D변환기(23)에 의해 디지탈신호로 변환되어 맞춤필터(24)로 공급된다. 혼합기(25)에 의해 sin(w_ot)가 곱해져 출력되는 허수성분(Q채널)신호는 저역통과필터(26), A/D변환기(27), 및 맞춤필터(28)에 의해 실수성분신호와 동일하게 처리된다. 이러한 제 2도의 복조회로는 혼합기(21)에 인가되는 코사인사인(sine)함수와 혼합기(25)에 인가되는 사인(sine)함수의 위상차가 정확히 90。차이가 나지 않으면, 복조된 신호의 격자점(constellation)이 찌그러지게 되어 심한 에러를 유발하게 된다. 또한, 실수성분신호 및 허수성분신호를 위한 저역통과필터들(22,26) 및 A/D변환기들(23,27)의 특성이 일치하지 않으면, 역시 동일한 문제를 유발하게 된다. 이러한 단점을 보안하기 위하여 제3도의 복조기 회로가 제안되었다.

제 3도의 복조기 회로에서, 중간주파대역의 신호는 cos(wo-w1)t를 곱하는 혼합기(31)에 의해 적당히 낮은 주파수로 변환된다. 저역통과필터(32)를 통과한 신호는 A/D변환기(33)에 의해 1/T의 표본화주기로 표본화 및 양자화되어 디지탈 신호로 변환된다. 혼합기(34)는 디지탈 신호에 cosω1nT을 곱하여 실수성분신호만을 통과시킨다. 혼합기(34)의 출력신호는 저역통과필터(35)와 샘플링기기(36) 및 맞춤필터(37)를 통과한다. 한편, 혼합기(38)는 A/D변환기(33)로부터의 디지탈 신호에 sinω₁nT를 곱하여 허수성분신호를 출력한다. 혼합기(38)의 출력신호는 혼합기(34)의 출력신호와 마찬가지로 저역통과필터(39), 샘플링기기(39), 및 맞춤필터(41)를 통과한다. 맞춤필터들(37, 41)의 출력신호는 디지탈영역에서 복조된 신호가 된다. 그러나, 제 3도의 회로의 경우, 저역통과필터들(35,39)을 디지탈영역에서 구현해야 하는 문제점이 있다.

본 발명은, 아날로그영역에서 저역통과필터를 구현하면서도 제 2도와 제 3도의 회로들이 갖는 문제점을 해결할 수 있는 디지탈 직각 복조기를 제안한다.

제 4(가)도는 본 발명의 바람직한 일 실시예에 따른 디지탈 직각 복조기를 나타낸 회로도이며, 제 4(나)는 본 발명의 바람직한 다른 일 실시예에 따른 디지탈 직각 복조기를 나타낸 회로도이다. 제 4(가) 및 제4(나)도에서, 동일한 기능을 수행하는 블록들은 동일한 도면번호를 부여하였다.

제 4(가)도의 디지탈 직각 복조기는 대역변환부, A/D변환기, 채널분리부 및 맞춤필터들을 포함한다. 대역변환부는 혼합기(41), 저역통과필터(42)로 구성되며, 채널분리부는 곱셈기들(44,47)과, 샘플링기기들(45,49), 및 지연기(48)로 구성된다. 제 4(가)도에서, 중간주파대역의 복소 아날로그신호는 혼합기(41)로 인가된다. 혼합기(41)는 입력되는 아날로그 복소신호 s(t)에 cos(ω0B ω1)t를 곱하여 신호 s(t)의 중심주파수를 심볼주파수(Fs)와 동일하게 되도록 변환된 신호를 발생한다. 저역통과필터(42)는 혼합기(41)에 의해 발생한 잡음성분이 제거된 기저대역의 신호 s1(t)를 출력한다. A/D변환기(43)는 4배의 심볼주파수(4Fs)를 표본화주파수(1/T)로 사용하여 신호 s1(t)을 4배의 심볼주파수(4Fs)로 표본화하여 아날로그-디지탈 변환시킨다. A/D변환기(43)에 의해 발생되는 디지탈 복소신호 x(n)는 제 1곱셈기(44)와 제 2곱셈기(47)로 공급된다. 제 1곱셈기(44)는 디지탈 복소신호 x(n)에 cos(nπ/2)를 곱하여 제 1실수성분신호 i(n)를 발생한다. 여기서 cos(nπ/2)는 n=0,1,2,3,....,에 대하여 1, 0, -1, 0, ....의 값을 가진다. 제 1곱셈기(44)의 출력신호는 제 1샘플링기기(45)에 의해 2배의 심볼주파수(2Fs)로 표본화 또는 추림(decimation)되어 제 1맞춤필터(46)로 인가된다. 한편, 제 2곱셈기(47)는 디지탈 복소신호 x(n)에 cos(nπ/2)를 곱하여 출력한다. 여기서 sin(nπ/2)는 n=0,1,2,3,....,에 대하여 0, 1, 0, -1, ....의 값을 가진다.

상술한 곱셈기들(44,47)은 입력되는 신호에 통과여부 및 부호변환의 제어를 위한 값들인 cos(nπ/2)과 sin(nπ/2)를 사용하므로, 입력신호에 통과여부 및 부호변환을 제어할 수 있는 다른 값들을 사용하는 것도 가능하다.

제 2곱셈기(47)의 출력신호는 제 1실수성분신호 i(n)와 1/(4Fs)만큼 표본화 시점이 다르므로, 제 2곱셈기(47)의 출력신호가 실수성분신호 i(n)과 동일한 표본화 시점에서 표본화된 것처럼 보정시켜 주어야 한다. 이런 목적을 위해 허수성분신호를 지연시키고 각 성분신호에 인가되는 맞춤필터의 계수를 조정한다. 허수성분신호의 지연을 위한 지연기(48)는 제 2곱셈기(47)의 출력신호를 1/(4Fs)에 해당하는 시간간격만큼 지연시켜 출력한다. 지연기(48)의 출력신호 즉, 제 1허수성분신호 q(n)는 제 2샘플링기기(49)에 의해 2배의 심볼주파수(2Fs)로 표본화 또는 추림(decimation)되어 제 2맞춤필터(50)로 인가된다. 제 1맞춤필터(46)와 제 2맞춤필터(50)는 신호에 들어있는 잡음을 제거 및 실수성분신호와 허수성분신호간의 표본화시점의 보정할 수 있도록 설계된다. 제 1맞춤필터(46)는 FIR필터로 구성된 것으로, 제 2도의 맞춤필터(24 또는 28)의 필터계수들이 k= -m, -m+1, ..., 0. 1, ...., m인 p(k)인 경우, k= -n/2, -n/2+1, ..., ..., n/2인 p(2k)를 필터계수들로 갖는다. 이러한 제 1맞춤필터(46)는 잡음 제거된 제 2실수성분신호 I(k)를 출력한다. 그리고, 제 2맞춤필터(50)는 제 1맞춤필터(46)에 병존하는 k=-n/2, -n/2+1, ..., 0, 1, ..., n/2-1인 p(2k+1)을 필터계수들로 갖는다. 이러한 제2 맞춤필터(50)는 잡음 제거된 제 2허수성분신호 Q(k)를 출력한다. 따라서, 제 4(가)도에 의해 복조된 신호들은 전송기 이전의 심볼의 2배로 과다표본화된 신호가 된다. 맞춤필터(46 또는 50)로부터 심볼주파수 또는 심볼레이트를 갖는 신호를 얻기 원하는 경우, 맞춤필터의 입력 신호의 심볼주파수를 Fs로 하고 필터계수들을 실수성분은 k=-n/2, -n/2+2, ..., n/2인 p(2k)로 하고, 허수성분은 k=-n/2, -n/2+2, ...,..., n/2-2인 p(2k+1)로 한다.

제 4(나)도는 제 4(가)도에서 채널분리부 이후가 변형된 형태를 갖는다. A/D변환기(43)의 출력신호 x(n)는 제 3샘플링기기(45a)에 의해 2Fs의 표본화주파수로 표본화되어 제 3곱셈기(44a)로 공급된다. 제 3곱셈기(44a)는 n=0,1,2,3,...에 대하여 1,-1,1,-1,...,을 신호 x(n)에 곱하여 제 1실수성분신호 i(n)를 발생한다. 제 3맞춤필터(46a)는 제 4(가)도의 맞춤필터(46)과 동일한 구성을 갖는 것으로 제 2실수성분신호 I(k)를 발생한다. 신호 x(n)는 또한 제 2지연기(48a)에 의해 1/(4Fs)만큼 지연되어 제 4샘플링기기(49a)에 의해 2Fs의 표본화주파수로 표본화된다. 제 4곱셈기(47a)는 제 4샘플링기기(49a)의 출력신호의 n=0,1,2,3,... 에 1, -1, 1, -1, ...를 곱하여 제 1허수성분신호 q(k)를 발생한다. 제 2허수성분신호 q(k)는 제 4(가)도의 맞춤필터(50)과 동일한 구성을 갖는 제 4맞춤필터(50a)에 의해 제 2허수성분신호 Q(k)로 변환된다.

한편, 실제 시스템에서 가장 먼저 수행되어야 할 기능은 심볼타이밍 복구로서, 심볼타이밍의 복구성능은 전체 시스템의 성능을 결정할 정도로 중요하다. 디지탈 영역에서의 심볼타이밍 복구를 위한 우수한 성능을 보장하는 알고리즘으로는 고다드(D. N. Godard)가 Passband Timing Recovery in an All-Digital Modem, IEEE Trans. on Communications, May 1978에서 제안한 대역 모서리성분 극대화(Band Edge Component Maximization; BECM)방법이 있다. 고다드의 대역 모서리성분 극대화방법을 이용한 심볼타이밍 복구기는 통과대역의 신호로부터 심볼타이밍을 복구한다. 본 발명에서는 이러한 심볼 타이밍 복구를 기저대역에서 수행할 수 있는 제 5도의 심볼 타이밍 복구기를 제안하였다.

제 5도에서, 타이밍 오차정보 생성부(51)는 제 1실수성분신호 i(n)와 제 1허수성분신호 q(n)를 입력받아, 타이밍오차정보신호(p_n)를 발생한다. 루프필터(52)는 타이밍오차정보신호(p_n)를 공급받아 심볼에 대한 표본화 위상을 생성하여 전압제어발진기(53)로 출력한다. 전압제어발진기(53)는 4배의 심볼주파수(4Fs)를 발생하여 클럭발생부(54)로 공급한다. 타이밍오차정보생성부(51)로 인가되는 신호들은 제 4(가) 또는 제 4(나)도의 디지탈 직각 복조기에 의해 발생된 신호들 i(n), Q(n)이다. i(n) 및 Q(n)은, 상술한 바와 같이, 맞춤필터들(46 및 50, 또는 46a 및 50a)로 입력되는 2배의 심볼주파수(2Fs)로 과다표본화된 기저대역의 실수성분신호 및 허수성분신호이다. 타이밍오차정보 생성부(51)는 실수성분필터들(511,513), 허수성분필터들(512,514), 곱셈기들(515,516), 그리고 감산기(517)로 구성된다. 이러한 필터들의 전달특성들은 설명하면 다음과 같다. 먼저, 제 1실수성분필터(511)와 제 2실수성분필터(513)는 다음의 식(1)로 표현되는 전달함수를 갖는다.

제 1허수성분필터(512)는 다음의 식(2)로 표현되는 전달함수를 갖는다.

제 2허수성분필터(514)는 다음의 식(3)으로 표현되는 전달함수를 갖는다.

상술의 식(1), (2), 및 (3)에서, υ는 필터의 대역폭을 결정하는 상수이고, z는 i(n)과 q(n)으로 이루어진 디지탈 복소신호이다. 제 5곱셈기(515)는 제 1실수성분필터(511)와 제 2허수성분필터(514)의 출력신호를 곱하여 감산기(517)로 공급한다. 제 6곱셈기(516)는 제 2실수성분필터(512)와 제 1허수성분필터(513)의 출력신호를 곱하여 감산기(517)로 공급한다. 감산기(517)는 제 5곱셈기(515)의 출력신호에서 제 6곱셈기(516)의 출력신호를 감산하여 타이밍오차정보신호(p_n)를 생성한다. 루프필터(52)는 다음의 식(4)에 따라 표본화위상신호(τ)를 발생한다.

루프필터(52)는 일반적으로 식(4)에 따라 조절된 표본화위상신호((τ)를 발생한다. 그러나, 송신기의 심볼클럭과 수신기의 심볼클럭이 시간의 변화에 따라 서로 달라져 주파수 드리프트(drift)가 발생하는 경우, 루프필터(52)는 위의 식(5)에 따라 주파수 드리프트를 보상한 표본화위상신호(τ)를 발생한다. 표본화위상신호(τ)는 전압제어발진기(53)의 구동을 제어한다. 전압제어발진기(53)는 수신기에서 사용하는 가장 높은 주파수인 4배의 심볼주파수(4Fs)를 발생한다. 클럭발생부(54)는 4Fs의 심볼주파수를 공급받아 내장하고 있는 클럭분배기를 이용하여 수신기에 필요한 2Fs, Fs, 및 Fs/2의 주파수를 갖는 클럭을 전압제어발진기(53)로부터 공급되는 4Fs의 주파수를 갖는 클럭에 동기되게 발생한다.

채널등화기의 경우, 기존의 자가복구 등화기는 초기 등화기의 계수 갱신은 등화기 출력만을 이용하고, 어느 정도 등화기가 수렴한 후부터 반송파 복구기를 거친 등화기 출력을 이용하여 등화알고리즘을 수행한다. 이 경우 등화기는 에러값 계산을 위하여 디로테이터(derotator)라 불리는 복소곱셈기가 필요하다. 그러나, 본 발명에서는 디로테이터를 사용하지 않고 단순히 등화기 출력만을 이용하여 계수갱신을 수행하는 채널등화기를 제안하였다. 제안된 채널등화기는 구조가 간단해지면서도 기존의 등화기와 거의 동일한 등화기성능을 제공한다.

제 6도는 본 발명의 바람직한 실시예에 따라 구현된 채널등화기의 상세 블록도이다. 제 6도의 채널등화기는 제 4(가)도 또는 제 4(나)도에서 생성된 제 2 실수성분신호 I(k)와 제 2허수성분신호 Q(k)를 입력받아 채널에 의해 발생된 부호간간섭을 보상한다. 제 6도의 장치는 표본화주기 T에 대하여 T/2의 간격을 갖는 T/2간격(space) 등화기이다. 따라서, 심볼타이밍 복구기에서 복구된 클럭에 위상오차가 존재하더라도 등화성능에는 별다른 문제를 일으키지 않는다. 특히, 제 6도의 장치는 훈련열이 주어지지 않는 자가복구 등화기이다.

제 6도에서, 제 1래치(61)는 맞춤필터(46 또는 46a)의 출력신호 I(k)를 래칭하며, 제 2래치필터(61a)는 맞춤필터(50 또는 50a)의 출력신호 Q(k)를 래칭한다. 래치들(61, 61a)의 출력신호는 N 개의 탭을 갖는 복소 FIR필터(62)와 메모리(63)로 공급된다. 메모리(63)는 메모리제어부(64)에 의해 신호의 자장 및 출력이 제어된다. 복소 FIR필터(62)의 출력신호는 제 3래치(65)에 저장된다. 에러저장부(66)는 제 3래치(65)의 출력신호를 번지값으로하여 저장하고 있던 에러신호(e_n)를 계수제어부(67)로 출력한다. 계수제어부(67)는 메모리제어부(63)에 동작을 제어하며, 메모리(63)로부터 출력되는 신호들을 이용하여 필터계수들을 갱신한다. 계수제어부(67)는 또한 갱신된 필터계수들을 복수 FIR필터(62), 메모리(63), 및 복소 FIR필터(62)로 출력한다. 필터제어기(68)는 계수제어부(67)의 제어에 따라 복소 FIR필터(62)의 동작을 제어한다. 리세트제어기(69)는 제 3래치(65)의 출력신호에 따라 채널등화기를 리세트시키는 기능을 갖는다.

먼저 제 6도의 채널등화기의 초기화동작을 설명한다. 계수제어부(67)는 복소 FIR필터(62)의 중심탭의 값만을 1+j₀로 설정하고 나머지 탭의 값들은 0으로 설정한다. 계수제어부(67)는 메모리제어부(64)를 제어하여 초기설정된 탭의 값들을 메모리(63)에 저장시킨다. 그리고, 계수제어부(67)는 제 7도에 도시된 반송파복구회로를 오프시킨다. 채널등화기가 초기화되면, 래치들(61,62)을 통해 입력되는 신호들 I(k), Q(k)은 메모리제어부(64)의 제어에 따라 메모리(63)에 저장된다. 동시에, 이 신호들 I(k), Q(k)은 복소 FIR필터(62)로 입력된다. 메모리(63)는 복소 FIR필터(62)의 길이 N에 대응하는 갯수의 데이터를 저장한다. 메모리(62)에 저장된 데이터를 이용하여 복소 FIR필터(62)의 출력을 얻기까지는 얼마간의 지연시간이 발생하므로, 제 3래치(65)는 이러한 지연시간동안 복소 FIR필터(62)의 출력을 래칭한다. 본 발명의 실시예에서는 이러한 제 3래치(65)를 위하여 EPLD를 사용하였다. 제3래치(65)에 래칭된 신호는 에러저장부(66)의 번지값으로 사용된다. 제 3래치(65)에 의해 번지값의 결정이 진행되는 동안 메모리제어부(64)는 메모리(63)에 래치들(61,62)로부터 입력되는 신호들이 저장되지 않도록 메모리(63)를 제어한다. 제 3래치(65)에 의해 에러저장부(66)의 에러롬테이블에 대한 번지값이 결정되고, 결정된 번지값에 대응하는 에러신호(e_n)가 에러저장부(66)로부터 출력된다. 이때, 메모리제어부(64)는 계수제어부(67)의 제어에 따라 메모리(63)로부터 계수갱신에 필요한 정보를 읽어낸다. 계수제어부(67)는 메모리(63)의 출력신호와 에러저장부(66)의 출력신호를 이용하여 계수갱신 알고리즘을 수행한다. 계수제어부(67)는 일반적으로 많이 사용되는 고다드의 CMA를 계수갱신 알고리즘으로 사용하였다. CMA에 의한 계수갱신 알고리즘은 다음의 식(6), (7)로 표현된다.

여기서, t6 은 n번째 심볼기간에 대한 필터(62)의 계수백터, t7 은 n번째 심볼기간에 필터(62)의 지연소자들에 저장된 필터(62)의 입력신호벡터, Z_n은 필터(62)의 출력, 그리고 α는 필터(62)의 수렴속도를 결정하는 상수이다. R은 QAM 신호의 레벨에 따라 결정되는 상수로서, 32진(32-ary) QAM의 경우 26.2이다. 에러저장부(66)는 위의 식(7)에 표시된 e_n을 저장한다. 뿐만아니라, 에러저장부(66)는 다른 계수갱신 알고리즘에 의해 결정되는 에러신호들도 저장한다. 따라서, 에러저장부(66)는 여러 계수갱신 알고리즘들 각각에 대응하는 다수의 에러신호들을 저장하기 위한 개별 에러롬테이블을 갖는다. 에러롬테이블들에 저장되는 에러신호들은 제 3래치(65)의 출력들로부터 컴퓨터 등을 이용하여 필터(62)의 에러값을 계산한 후 롬테이블의 비트수 만큼 양자화시켜 얻어진다.

계수갱신 알고리즘의 수행이 완료되면, 계수제어부(67)는 메모리제어부(64)를 제어하여 갱신된 계수를 메모리(63)에 저장시킨다. 계수제어부(67)는 또한 갱신된 계수를 복소 FIR필터(62)로 다운로드시킨다. 이러한 과정에 의해 계속적으로 계수갱신이 이루어지는 동안, 계수제어부(67)는 에러저장부(66)로부터 입력되는 에러신호(e_n)의 값을 J개 검사하여, 에러신호(e_n)의 값이 기설정값보다 작은 경우가 기설정된 횟수 N1보다 많으면 반송파복구 회로를 턴온시킨다. 반송파복구회로가 턴온된 이후에는 계수제어부(67)는 에러신호(e_n)의 값이 기설정값보다 작은 경우의 횟수가 N2(N2 N1임)보다 많은지를 판단한다. 많다고 판정되면, 계수제어부(67)는 직접결정(decision directed) 또는 정지 및 진행(stop-and-go) 등의 알고리즘을 사용하여 미세한 필터계수조정을 수행한다. 이것을 위해 계수제어부(67)는 롬테이블선택신호를 예러저장부(66)로 인가하여 계수갱신을 위해 선택된 알고리즘에 대응하는 예러롬테이블을 인에이블 시킨다. 선택된 알고리즘을 이용한 계수갱신이 완료되면, 복소 FIR필터는 계수제어부(67)로부터 공급되는 새로운 필터계수에 따라 입력신호들을 등화시켜 출력한다.

채널등화기의 리세트회로(69)는 입력신호의 레벨이 갑자기 변하는 경우 채널등화기만을 리세트시키기 위하여 사용된다. 갑작스런 채널상황의 변화에 의해 적절히 대처하기 위하여, 리세트회로(69)는 제 3래치(65)의 출력신호를 계속 검사한다. 리세트회로(69)는 M개의 입력신호들중 임의의 두 문턱값사이에 들어오는 신호의 갯수를 세어서 이 값이 기준값 L보다 작은 경우 채널등화기를 초기화시키기 위하여 리세트신호를 발생한다.

제 7도는 본 발명의 바람직한 일 실시예에 따른 반송파복구회로를 나타낸 블록도이다. 일반적으로 반송파복구기는 위상지터, 위상 및 주파수 오프셋을 보상하기 위하여 사용된다. 반송파복구기는 일반적으로 복소신호를 인가받아 전압제어발진기의 출력신호를 곱하여 출력하는 복소곱셈기, 복소 곱셈기의 출력신호를 공급받아 위상에러를 검출하는 기기, 및 위상에러검출기의 출력을 필터링하여 전압제어발진기로 공급하는 루프필터로 구성된다. 본 발명에서는 이러한 일반적인 반송파복구기를 다지탈회로로 구현하였다.

제 7도의 반송파복구기는 복소곱셈기(71), 위상에러롬테이블(72), 특성보상기(73), 및 발진롬테이블(74)를 포함한다. 복소곱셈기(71)는 제 6도의 채널등화기로부터 출력되는 디지탈 복소신호 z(n)를 공급받는다. 일반적인 위상에러검출기는 디지탈 복소신호 z(n)를 번지로하여 대응 데이터를 출력하는 위상에러 롬테이블(72)로 대체되었다. 위상에러검출기는 다음의 식(8)에 의해 계산되는 위상에러를 룩업테이블형태로 저장한다.

여기서,(n)은 채널등화기의 출력 z(n)이 송신가능한 심볼포인트에 가장 가까운 심볼로 결정(hard decision)한 값이다. 식(8)은 위상에러롬테이블(72)에 저장된다. 루프필터와 전압제어발진기의 전체 전달함수 HP(z)는 다음의 식(9)로 표현된다.

이러한 전달함수 HP(z)를 갖는 특성보상기(73)와 발진 롬테이블(74)을 이용하여 루프필터와 전압제어발진기를 대체하는 등가회로를 구현하였다. 특성 보상기(73)는 IIR필터로 구현가능하며, 그 출력은 발진롬테이블(74)의 번지신호로 사용된다. 발진롬테이블(74)는 입력되는 번지신호에 대응하는 사인/코사인값을 복소곱셈기(71)로 출력한다. 하지만, 실제로 하드웨어에서는 반송파복구기의 루프필터가 1차 IIR필터이더라도 전체 PLL은 2차 PLL이 되지 못한다. 반송파복구기내의 IC들은 항상 레지스터를 갖고 있으므로, 실제로는 2차 PLL이 되지 못하고 레지스터들의 갯수에 비례하는 3차 이상의 고차 PLL이 된다. PLL 의 차수가 커지면 전달함수의 전체 폴(pole)의 갯수도 커진다. 이때 PLL이 안정적으로 동작하기 위해서는 모든 폴들은 폴-제로(pole-zero) 다이어그램의 단위원(unit circle)안에 존재해야 하는데 이의 제어가 쉽지 않을 뿐만 아니라 이론적 해석이 어려우므로, 루프필터의 계수제어가 용이하지 않다. 회로구현시 필연적으로 생기는 이러한 문제들은 입력데이타들은 Fs의 심볼레이트로 입력받고 PLL 내부의 IC들은 4배의 심볼레이트 즉, 4Fs로 동작시키므로써 해결된다. 이에 의해 레지스터에 의한 지연효과를 감소할 수 있는 제 7도의 회로를 실제로 구현할 수 있다.

Claims

다중 펄스 진폭 변조되어 전송되는 아날로그신호를 디지탈 데이터로 복원하기 위한 디지탈 통신 수신기에 있어서, 중간 주파 대역을 갖는 아날로그 복소 신호를 인가받아, 심볼주파수와 동일한 중심주파수를 가지며 성분신호들간의 표본화 시점이 맞추어진 기저대역의 제 1실수성분신호 및 제 1허수성분신호를 발생하는 디지탈 복조수단; 상기 디지탈 복조수단의 출력신호들을 인가받아, 맞춤필터링하여 출력하는 맞춤필터수단; 상기 맞춤필터부로부터의 출력신호들을 채널등화하여 출력하는 채널등화수단; 상기 채널등화된 실수성분신호와 허수성분신호를 인가받아, 심볼타이밍 복원된 심볼주파수에 응답하여 반송파를 복원하여 출력하는 반송파 복구수단; 및 상기 디지탈 복조수단의 출력신호들을 인가받아, 심볼 타이밍 복원된 심볼주파수를 발생하여 상기 수단들로 공급하도록 연결된 심볼 타이밍 복구수단을 포함하는 디지탈 통신 수신기.
제 1항에 있어서, 상기 디지탈 복조수단은 상기 중간 주파 대역을 갖는 아날로그 복소 신호의 중심주파수를 심볼주파수와 동일한 주파수를 갖는 기저대역의 아날로그 복소 신호로 변환하는 중심주파수 변환부; 상기 중심주파수 변환부로부터 출력되는 아날로그 복소 신호를 그 신호가 갖는 중심주파수의 기설정된 배수의 표본화 주파수로 표본화하여 출력하는 A/D변환기; 상기 A/D변환기의 출력신호를 인가받아 서로간의 표본화시점이 맞추어진 제 1실수성분신호와 제 1허수성분신호를 발생하여 출력하는 채널분리부를 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 2항에 있어서, 상기 표본화주파수는 상기 중심주파수 변환부로부터 출력되는 상기 아날로그 복소 신호가 갖는 중심주파수의 4배인 것을 특징으로 하는 디지탈 통신 수신기.
제 3항에 있어서, 상기 채널분리부는 상기 A/D변환기의 출력신호를 인가받아, 실수성분신호를 분리하여 출력하는 제 1곱셈기; 상기 제 1곱셈기의 출력신호를 2배의 심볼 주파수로 샘플링하여 출력하는 제 1샘플링기기; 상기 A/D변환기의 출력신호로부터 허수성분신호를 분리하여 출력하는 제 2곱셈기; 상기 제 2곱셈기의 출력신호를 4배의 심볼 주파수의 역수에 해당하는 시간만큼 지연하여 출력하는 제 1지연기; 상기 지연기의 출력신호를 2배의 심볼 주파수로 샘플링하여 출력하는 제 2샘플링기기를 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 3항에 있어서, 상기 채널분리부는 상기 A/D변환기의 출력신호를 2배의 심볼 주파수로 샘플링하여 출력하는 제 3샘플링기기; 상기 제 3샘플링기기의 출력신호로부터 실수성분신호를 분리하여 출력하는 제 3곱셈기; A/D변환기의 출력신호를 4배의 심볼 주파수의 역수에 해당하는 시간만큼 지연하여 출력하는 제 2지연기; 상기 제 2지연기의 출력신호를 2배의 심볼 주파수로 샘플링하여 출력하는 제 4샘플링기기 및 상기 제 4샘플링기기의 출력신호로부터 허수성분신호를 분리하여 출력하는 제 4곱셈기를 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 4항 또는 제 5항에 있어서, 상기 맞춤필터수단은 상기 채널분리부로부터 출력되는 제 1실수성분신호를 맞춤필터링하여 제 2실수성분신호를 출력하는 제 1필터부; 및 상기 채널분리부로부터 출력되는 제 1허수성분신호를 맞춤필터링하여 제 2허수성분신호를 출력하는 제 2필터부를 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 6항에 있어서, 상기 채널등화수단은 상기 제 2실수성분신호와 제 2허수성분신호를 인가받아 등화시켜 출력하는 복소 FIR필터; 상기 제 2실수성분신호와 제 2허수성분신호를 및 갱신된 필터계수들을 저장하기 위한 메모리; 상기 복소FIR필터의 출력신호를 인가받아 래칭하는 래치; 상기 래치의 출력신호를 번지로하여 대응 에러신호를 출력하는 에러저장부; 및 상기 구성요소들을 제어하여 필터계수를 갱신하여 상기 메모리에 저장하며 상기 복소FIR필터로 공급하기 위한 제어수단을 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 7항에 있어서, 상기 제어수단은 상기 메모리의 신호저장 및 출력을 제어하기 위한 메모리제어부; 상기 에러저장부로부터 에러신호를 읽어내어 상기 메모리에 저장되어 있는 필터계수와 상기 에러신호를 이용하여 필터계수를 갱신하며, 상기 메모리제어부를 제어하는 계수제어부를 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 8항에 있어서, 상기 에러저장부는 상기 복소FIR필터로부터 출력되는 신호만을 이용하여 등화된 신호를 얻기 위한 제 1에러신호와, 상기 반송파복구수단에 의해 반송파복원되어 상기 복소 FIR필터로 입력되는 신호로부터 등화된신호를 얻기 위한 제 2에러신호들을 저장하며, 상기 계수제어부는 반송파복구이전에는 상기 제 1에러신호와 메모리에 저장된 필터계수를 갱신하고, 반송파복구가 완료되면 상기 제 2에러신호들과 메모리에 저장된 필터계수를 갱신하는 것을 특징으로 하는 디지탈 통신 수신기.
제 9항에 있어서, 상기 채널등화수단의 출력신호를 인가받아 입력되는 신호의 레벨이 갑자기 변하는 경우 상기 채널등화수단을 리세트시키기 위한 리세트제어기를 더 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 9항에 있어서, 상기 반송파 복구수단은 상기 채널등화수단으로부터 출력되는 복소신호를 입력단으로 인가받는 복소곱셈기; 입력에 대응하는 다수의 위상에러들을 저장하고, 상기 복소곱셈기의 출력신호에 대응하는 위상에러를 출력하는 수단; 사기 위상에러출력수단의 출력신호를 인가받아 다음의 식으로 표현되는 전달함수 H_P(z)를 사용하여 필터링하여 출력하는 특성보상기;

입력에 대응하는 다수의 사인함수값 및 코사인함수값을 저장하며, 상기 특성보상기의 출력신호에 대응하는 사인함수값 또는 코사인함수값을 상기 곱셈기의 다른 입력단으로 공급하는 발진 롬 테이블을 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 9항에 있어서, 상기 심볼타이밍 복구수단은 제 1실수성분신호와 제 1허수성분신호를 인가받아 타이밍오차정보를 생성하는 타이밍오차정보생성부; 상기 타이밍오차정보생성부의 출력신호로부터 표본화위상신호를 발생하는 루프필터; 및 상기 표본화위상신호에 응답하여 구동되는 전압제어발진기를 포함하는 것을 특징으로 하는 디지탈 통신 수신기.
제 12항에 있어서, 상기 타이밍오차정보생성부는

제 1실수성분신호를 필터링하여 출력하는 제 1필터;

제 1허수성분신호를 필터링하여 출력하는 제 2필터;

제 1실수성분신호를 필터링하여 출력하는 제 3필터;

제 1허수성분신호를 필터링하여 출력하는 제 4필터;

상기 제 1필터의 출력신호와 상기 제 3필터의 출력신호를 곱하여 출력하는 제 5곱셈기; 상기 제 2필터의 출력신호와 상기 제 4필터 출력신호를 곱하여 출력하는 제 6곱셈기; 및 상기 제 5곱셈기의 출력신호로부터 제 6곱셈기의 출력신호를 뺄셈하여 출력하는 감산기를 포함하며, 상기 제 1필터 및 제 3필터의 전달함수는 다음의 식으로 표현되며,

상기 제 2필터의 전달함수는 다음의 식으로 표현되고,

상기 제 4필터의 전달함수는 다음의 식으로 표현되고,

여기서 υ는 필터의 대역폭을 결정하는 상수이며, z는 제 1실수성분신호와 제 1허수성분신호를 성분으로 하는 복소신호인 것을 특징으로 하는 디지탈 통신 수신기.
제 13항에 있어서, 상기 루프필터는 다음의 식에 따라 표본화위상 신호를 발생하는 것을 특징으로 하는 디지탈 통신 수신기.
제 14항에 있어서, 상기 전압제어발진기는 4배의 심볼주파수를 갖는 클럭신호를 발생하는 것을 특징으로 하는 디지탈 통신 수신기.
제 15항에 있어서, 상기 전압제어발진기는 출력신호를 인가받아 심볼주사수 Fs에 대하여 4Fs, 2Fs, Fs, 및 Fs/2의 주파수를 갖는 클럭신호를 발생하는 것을 특징으로 하는 디지탈 통신 수신기.