JPWO2018207578A1 - 圧電マイクロフォンチップおよび圧電マイクロフォン - Google Patents

Abstract

音圧検出信号の感度が高く、パッケージへの実装に適する圧電マイクロフォンチップおよび圧電マイクロフォンを提供する。圧電マイクロフォンにおいて、１枚の薄板と、薄板の一方の面に設けられた、薄板の外縁を支持する外縁支持部および外縁支持部と共働して薄板を複数のダイヤフラムに仕切る分離支持部からなるダイヤフラム支持構造と、各ダイヤフラム上に、各ダイヤフラム側から第１の電極、圧電体膜および第２の電極が順に積層されてなる、単数もしくは複数の圧電変換部と、複数のダイヤフラム上に設けられている圧電変換部からの出力を検出する信号検出回路とを備え、外縁支持部の厚みｔ１と、分離支持部の厚みｔ２と、薄板１０の厚みｔｄの関係を１３．３×ｔｄ＜ｔ２＜ｔ１−２０μｍとする。

Description

本発明は、センサとして圧電素子を備えた圧電マイクロフォンチップおよびそのチップを備えた圧電マイクロフォンに関し、特には、半導体集積回路作製技術を用いて作製される微小電気機械システム（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）圧電マイクロフォンチップおよび圧電マイクロフォンに関する。

近年、小型かつ高ＳＮ比のマイクロフォンが求められており、これに対するソリューションとしてＭＥＭＳマイクロフォンが注目されている。この中で、圧電効果を用いたＭＥＭＳ圧電マイクロフォンは、駆動バイアス電圧が不要であること、変位のダイナミックレンジが広いことなどから、従来の静電型に対して幅広い応用が期待されている。

ＭＥＭＳ圧電マイクロフォンの音圧検出のための従来構造として、ダイヤフラム構造があげられる。従来のマイクロフォンは、一つのキャビティとその上を被覆する振動膜から構成される単一のダイヤフラム構造と、このダイヤフラム構造の上に圧電素子とから構成されている。単一のダイヤフラム構造を備えたマイクロフォンチップがパッケージ内に配置されてなる。単一のダイヤフラム構造であるために、共振周波数および感度などの素子パラメータは振動膜の厚み、ダイヤフラムのサイズ、形状で決定され、自由度は少ない。そのため、さらなる感度ニーズに対応できなかった。

他方、超音波トランスデューサとして用いられる圧電センサとしては、超音波画像を生成するため、アレイ状に配置された複数のダイヤフラム構造上にそれぞれ圧電素子を備えた圧電素子群を備えたものが知られている（特開２０１３−５１３７号公報、特開２０１２−２５３４０５号公報等）。特開２０１３−５１３７号公報および特開２０１２−２５３４０５号公報には、圧電素子群のうちの数個の圧電素子を直列に接続し、検出信号を加算して受信感度を向上する構成が提案されている。

ヒトの可聴域の音波を検出するマイクロフォンと、超音波画像診断のプローブ等に用いられる超音波トランスデューサとでは、検出感度、パッケージの大きさなど求められる仕様が異なる。マイクロフォンはさらなる小型化が求められており、素子面積あたりの音圧から電気信号への変換効率を高める必要性がある。また、ＭＥＭＳ圧電マイクロフォンチップとしては、パッケージへの実装により感度が低下しないこと、またパッケージングが容易であることが求められる。

本発明は、音圧検出信号の感度が高く、パッケージへの実装に適する圧電マイクロフォンチップおよびその圧電マイクロフォンチップを備えた圧電マイクロフォンを提供することを目的とする。

本発明の圧電マイクロフォンチップは、１枚の薄板と、
薄板の一方の面に設けられた、薄板の外縁を支持する外縁支持部および外縁支持部と共働して薄板を複数のダイヤフラムに仕切る分離支持部からなるダイヤフラム支持構造と、
各ダイヤフラム上に、各ダイヤフラム側から第１の電極、圧電体膜および第２の電極が順に積層されてなる、単数もしくは複数の圧電変換部と、
複数のダイヤフラム上に設けられている圧電変換部からの出力を検出する信号検出回路とを備え、
外縁支持部の厚みｔ_１と、分離支持部の厚みｔ_２と、薄板の厚みｔｄの関係が
１３．３×ｔｄ＜ｔ_２＜ｔ_１−２０μｍ
である。

本発明の圧電マイクロフォンチップは、信号検出回路が、複数の圧電変換部の各圧電変換部の電圧出力を加算して検出することが好ましい。

本発明の圧電マイクロフォンチップにおいては、複数の圧電変換部のうちの少なくとも２つの圧電変換部の電圧出力が同位相である場合、信号検出回路が２つの圧電変換部の一方の第２の電極と、他方の第１の電極とを電気接続する導線を有することにより、２つの圧電変換部の電圧出力を加算することが好ましい。

本発明の圧電マイクロフォンチップにおいては、複数の圧電変換部のうちの少なくとも２つの圧電変換部の電圧出力が逆位相である場合、信号検出回路が、２つの圧電変換部の一方の第１の電極と、他方の第１の電極とを電気接続する導線を有することにより、２つの圧電変換部の電圧出力を加算することが好ましい。

本発明の圧電マイクロフォンチップは、圧電体膜が、
Ｐｂ（Ｚｒ_ｙ，Ｔｉ_ｚ，Ｎｂ_{1−ｙ−ｚ}）Ｏ_３，０．０６＜１−ｙ−ｚ＜０．１４
で表されるペロブスカイト型酸化物からなることが好ましい。

ここで、Ｐｂは、一般にＡＢＯ_３で表されるペロブスカイト構造におけるＡサイト元素であり、Ｚｒ，Ｔｉ，ＮｂはＢサイト元素である。Ｐｂ：（Ｚｒ_ｙ，Ｔｉ_ｚ，Ｎｂ_{1−ｙ−ｚ}）：Ｏのモル比は１：１：３が標準であるが、ペロブスカイト構造を取りうる範囲でずれていてもよい。

本発明の圧電マイクロフォンは、１つの集音孔を備えたパッケージと、
パッケージ内に配置された、本発明の圧電マイクロフォンチップとを備え、
圧電マイクロフォンチップが、集音孔を外縁支持部で囲む位置に配置されている圧電マイクロフォンである。

本発明の圧電マイクロフォンチップは、１枚の薄板と、薄板の一方の面に設けられた、薄板の外縁を支持する外縁支持部および外縁支持部と共働して薄板を複数のダイヤフラムに仕切る分離支持部からなるダイヤフラム支持構造と、各ダイヤフラム上に、各ダイヤフラム側から第１の電極、圧電体膜および第２の電極が順に積層されてなる、単数もしくは複数の圧電変換部と、複数のダイヤフラム上に設けられている圧電変換部からの出力を検出する信号検出回路とを備えている。複数のダイヤフラムに備えられた複数の圧電変換部からの信号を用いて音圧の検出を行うことができるのでＳ／Ｎを向上することができる。また、ダイヤフラム支持構造において、外縁支持部の厚みｔ_１と、分離支持部の厚みｔ_２と、薄板の厚みｔｄの関係が１３．３×ｔｄ＜ｔ_２＜ｔ_１−２０μｍである。そのため、パッケージの小径の集音孔の直上にマイクロフォンチップを実装する時、アラインメントのわずかなズレによってバックキャビティが塞がれてしまうなどの問題が生じない。従って、本発明の圧電マイクロフォンチップの構成によれば、感度低下を生じず、歩留まりよくマイクロフォンを製造することが可能となる。

第１の実施形態における圧電マイクロフォンチップの平面図である。 第１の実施形態における圧電マイクロフォンチップの断面図（図１ＡにおけるＡ−Ｂ線断面図）である。 第１の実施形態における圧電マイクロフォンチップの底面図である。 圧電変換部における圧電変換出力の概念図を示す図である。 複数の圧電変換部の電圧出力を加算する際の電極接続方法の一例を説明するための図である。 複数の圧電変換部の電圧出力を加算する際の電極接続方法の他の一例を説明するための図である。 複数の圧電変換部の電極接続構造を模式的に示す図である。 圧電マイクロフォンチップを備えたマイクロフォンの概略構成を示す断面図である。 本発明の効果を説明するための図である。 第２の実施形態における圧電マイクロフォンチップの圧電変換素子側を示す斜視図である。 第２の実施形態における圧電マイクロフォンチップの断面図（図７ＡにおけるＣ−Ｄ線断面図）である。 第２の実施形態における圧電マイクロフォンチップのダイヤフラム支持構造側を示す斜視図である。 第２の実施形態の図７Ａのマイクロフォンチップの１つのダイヤフラム上に備えられた複数の圧電変換部の電極接続構成を示す平面図である。 第２の実施形態のマイクロフォンチップの圧電変換部の作製工程を示す図であり、図８のＥ−Ｆ線断面を示す。 第２の実施形態のマイクロフォンチップのダイヤフラム構造の作製工程を示す図であり、図７ＡのＣ−Ｄ線断面におけるダイヤフラム構造側のみを示している。 実施例および比較例の圧電マイクロフォンチップのダイヤフラムおよび圧電変換部の寸法定義を示す図である。 実施例３、４の圧電マイクロフォンチップの１つのダイヤフラム上に備えられた複数の圧電変換部の電極接続構成を示す平面図である。 図１２の圧電変換部の電極接続構造を模式的に示す図である。 実施例３、４の圧電マイクロフォンチップの複数のダイヤフラム上に備えられた複数の圧電変換部の電極接続構成を示す平面図である。 図１４の圧電変換部の電極接続構造を模式的に示す図である。 ダイヤフラム厚みに対する分離支持部厚みの比と、共振周波数との関係を示す図である。 ダイヤフラム厚みに対する分離支持部厚みの比と、共振周波数との関係を示す図である。

以下、図面を参照して本発明の圧電マイクロフォンチップおよび圧電マイクロフォンの実施の形態について説明する。本発明の圧電マイクロフォンチップはＭＥＭＳデバイスである。

図１Ａは、本発明の第１の実施形態の圧電マイクロフォンチップ１の上面図である。図１Ｂは、図１Ａに示す圧電マイクロフォンチップ１のＡ−Ｂ線断面図である。そして、図１Ｃは、図１Ａに示す圧電マイクロフォンチップ１の底面図である。

圧電マイクロフォンチップ１は、図１Ａ，１Ｂおよび１Ｃに示すように、１枚の薄板１０と、薄板１０の一方の面に設けられた、薄板１０の外縁を支持する外縁支持部２２および外縁支持部２２と共働して薄板１０を複数のダイヤフラム（振動板）１１に仕切る分離支持部２４からなるダイヤフラム支持構造２０と、各ダイヤフラム１１上に、各ダイヤフラム１１側から第１の電極３２、圧電体膜３４および第２の電極３６が順に積層されてなる、単数もしくは複数の圧電変換部３０とを備えている。以下において、ダイヤフラム１１とそれを支持する支持部２２および／または２４とからなる構造をダイヤフラム構造１２と称する。

ここで、ダイヤフラム支持構造２０において、外縁支持部２２の厚みｔ_１と、分離支持部２４の厚みｔ_２と、薄板１０（ダイヤフラム１１）の厚みｔｄの関係が、
１３．３×ｔｄ＜ｔ_２＜ｔ_１−２０μｍ
である。

本圧電マイクロフォンチップ１は、１枚のシリコン基板の裏面からエッチングによって一括形成された複数のダイヤフラム構造１２を有する。したがって、複数のダイヤフラム１１に仕切られる薄板１０と支持構造２０は１枚のシリコン基板により一体的に形成されたものである。それぞれのダイヤフラム１１上に設けられている圧電変換部３０は、圧電効果によって音圧（圧力）に応じた電圧信号を出力する。本実施形態においては、４つのダイヤフラム構造１２を備えているが、１チップに備えられるダイヤフラム構造１２の数に制限はない。本圧電マイクロフォンチップ１は各ダイヤフラム構造１２における背面キャビティ２６と、全てのダイヤフラム構造１２に共通する共通キャビティ部２８を有する。体積の大きな共通キャビティ部２８を有することにより、空気バネ成分の影響を小さくし、感度を上げることができる。

圧電変換部３０は、図２に模式的に示すように、第１の電極３２および第２の電極３６に圧電体膜３４が挟まれた構成を有する。圧電体膜３４に圧力が加えられて生じる電荷が第１の電極３２および第２の電極３６間の電圧出力信号Ｖoutとして出力される。このように直列接続することにより、圧電効果で発生した電荷を高い電圧に変換することができるため、トランスデューサとして高い感度が得られる。
本実施形態においては、１つのダイヤフラム１１上に１つの圧電変換部３０を備えたものを示しているが、１つのダイヤフラム１１上に複数の圧電変換部を備えていてもよい。

圧電マイクロフォンチップ１は、複数のダイヤフラム１１上に設けられている圧電変換部３０からの出力を検出する図示しない信号検出回路を備えている。信号検出回路は、圧電マイクロフォンチップ１に加えられる音圧を、圧電マイクロフォンチップ１に備えられている全ての圧電変換部３０の出力を用いて検出するように構成されている。この信号検出回路は、複数の圧電変換部３０からの出力を加算して検出するために、圧電変換部３０を直列接続する配線を有している。

複数のダイヤフラム構造を備えていることにより、従来の単一のダイヤフラム構造に対して素子面積当たりの出力エネルギを高くすることができる。そのため、音圧に対する感度を高めることができる。

圧電変換部３０の接続形態の例を図３Ａおよび図３Ｂを参照して説明する。
図３Ａに示すように、２つの圧電変換部３０ａ、３０ｂの出力が同位相である場合、一方の圧電変換部３０ａの第２の電極３６ａを他方の圧電変換部３０ｂの第１の電極３２ｂと導線により電気的に接続する。２つの圧電変換部３０ａ、３０ｂの出力が同位相であるとは、例えば、圧力を受けるといずれも内部に引っ張り応力が生じるものであり、第１の電極３２ａ、３２ｂが正極、第２の電極３６ａ、３６ｂが負極となる場合である。この場合、上記の電極接続により２つの圧電変換部３０ａ、３０ｂが直列接続されることになる。そして、一方の圧電変換部３０ａの第１の電極３２ａと、他方の圧電変換部３０ｂの第２の電極３６ｂ間の電位差Ｖ１−Ｖ２が、加算された出力電圧となる。

他方、図３Ｂに示すように、２つの圧電変換部３０ａ、３０ｂの出力が逆位相である場合、例えば、一方の圧電変換部３０ａの第１の電極３２ａを他方の圧電変換部３０ｂの第１の電極３２ｂと導線により電気的に接続する。２つの圧電変換部３０ａ、３０ｂの出力が逆位相であるとは、例えば、２つの圧電変換部３０ａ、３０ｂが圧力を受けると一方は内部に引っ張り応力が生じ第１の電極３２ａが正極、第２の電極３６ａが負極となるものであり、他方は内部に圧縮応力が生じ第１の電極３２ｂが負極、第２の電極３６ｂが正極となるものである場合である。この場合、上記の電極接続により２つの圧電変換部３０ａ、３０ｂが直列接続されることになる。そして、一方の圧電変換部３０ａの第２の電極３６ａと、他方の圧電変換部３０ｂの第２の電極３６ｂ間の電位差Ｖ１−Ｖ２が、加算された出力電圧となる。

上記においては、２つの圧電変換部を直列接続する方法について説明したが、３つ以上の圧電変換部についても同様にして直列接続することができる。直列接続により、複数の圧電変換部の出力を加算する。そのことにより、信号強度を増大させることができる。そのため、Ｓ／Ｎを向上させることが可能となる。
他方、複数の圧電変換部を接続して、信号を検出することも可能である。並列接続の場合には、信号強度は低下するが出力容量が上がるため、ノイズを低減することができる。そのため、結果としてＳ／Ｎを向上させることができる。

なお、圧電変換部を直列接続する場合、直列接続の圧電変換部の数の増加に伴い、信号強度大きくなる。しかしながら、出力容量が下がるためノイズを増加する。したがって、信号検出回路としては、直列接続と並列接続を組み合わせて、出力容量と信号強度を適切なものとすることが特に好ましい。図４は複数の圧電変換部３０ａ〜３０ｈを、直列および並列接続を組み合わせて接続した例を示す。図４は、２つの圧電変換部を並列にしたものを直列に接続する形態であり、その直列接続の端部間の電圧Ｖ２−Ｖ１が出力電圧となる。

圧電変換部３０の構成について説明する。
第１の電極３２の主成分としては、特に制限はなく、Ａｕ、Ｐｔ、Ｉｒ、ＩｒＯ_２、ＲｕＯ_２、ＬａＮｉＯ_３、およびＳｒＲｕＯ_３等の金属または金属酸化物、および、これらの組合せが挙げられる。
第２の電極３６の主成分としては、特に制限なく、第１の電極３２で例示した材料、Ａｌ、Ｔｉ、Ｔａ、Ｃｒ、およびＣｕ等の一般的に半導体プロセスで用いられている電極材料、およびこれらの組合せが挙げられる。

圧電体膜３４としては、特に制限はないが、下記一般式（Ｐ）で表される１種または複数種のペロブスカイト型酸化物を好適に用いることができる。

一般式ＡＢＯ_３・・・（Ｐ）
（式中、Ａ：Ａサイト元素であり、Ｐｂを含む少なくとも１種の元素、Ｂ：Ｂサイトの元素であり、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｓｃ、Ｃｏ、Ｃｕ、Ｉｎ、Ｓｎ、Ｇａ、Ｚｎ、Ｃｄ、Ｆｅ、Ｎｉ、およびランタニド元素からなる群より選ばれた少なくとも１種の元素、Ｏ：酸素原子。
Ａ：Ｂ：Ｏのモル比は１：１：３が標準であるが、このモル比はペロブスカイト構造を取り得る範囲内でずれてもよい。）

特には、Ｐｂ（Ｚｒ_ｙ，Ｔｉ_ｚ，Ｎｂ_{1−ｙ−ｚ}）Ｏ_３，０＜ｙ＜１，０＜ｚ＜１で表される、所謂ＰＺＴ（lead zirconate titanate）、あるいはＮｂ−ＰＺＴ(Nb doped lead zirconate titanate)と称される、ペロブスカイト型酸化物であることが好ましい。特には、Ｐｂ（Ｚｒ_ｙ，Ｔｉ_ｚ，Ｎｂ_{1−ｙ−ｚ}）Ｏ_３，において、０．０６＜１−ｙ−ｚ＜０．１４、すなわちＮｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）モル比が０．０６超０．１４未満であるＮｂ−ＰＺＴが好ましい。

上記Ｎｂ−ＰＺＴは、スパッタ法等の気相成長法による成膜で形成すると、成膜直後の状態で分極した状態の膜を得ることができる。そのため成膜後に、分極処理が不要であり好ましい。

第１の電極３２と第２の電極３６の厚みは特に制限なく、例えば２００ｎｍ程度である。圧電体膜３４の膜厚は１０ｍμｍ以下であれば特に制限なく、通常１μｍ以上であり、例えば、１〜５μｍである。

図５は、上記圧電マイクロフォンチップ１（以下において、チップ１という。）を備えた圧電マイクロフォン１００である。図５中において、チップ１の構成は簡略化して示している。

圧電マイクロフォン１００は、集音孔１１１を備えたパッケージ１１０内にチップ１を備えている。パッケージ１１０には信号検出回路に接続される信号増幅用アンプ１０２なども内包されている。ＭＥＭＳマイクロフォンにおける集音孔１１１は一般的に直径０．２５ｍｍから１ｍｍ程度の円形である。

圧電マイクロフォンとしては、集音孔１１１が単数のもの、あるいは複数のものであってもよいが、本発明のマイクロフォンチップは集音孔１１１が１つしかなく、複数のダイヤフラムが形成されている領域（ダイヤフラムアレイ領域）よりも十分に小さい場合に効果が高い。たとえば、ダイヤフラムアレイ領域の大きさをＬａ、個々のダイヤフラムの大きさをＬｄとすると、集音孔の直径がＬａ−Ｌｄ以下である場合、距離＝Ｌｄ／２の位置ズレが起きると、１つ以上のキャビティが塞がれてしまう可能性がある。従って、集音孔の直径がＬａ−Ｌｄ以下の場合、本発明の効果が大きいと言える。ここで、ダイヤフラムアレイ領域の大きさとは、ダイヤフラムアレイ領域が矩形の場合には長辺、円形の場合には直径、５角形以上の多角形およびその他の形状においては、最大長をいう。同様にダイヤフラムの大きさとは、ダイヤフラムが矩形の場合には長辺、円形の場合には直径、５角形以上の多角形およびその他の形状においては、最大長をいう。

チップ１は、パッケージ１１０の集音孔１１１を有する基台１１２の、外縁支持部２２が集音孔１１１を囲む位置に、接着剤１０４を用いてマウントされている。信号増幅用アンプ１０２も基台１１２上に接着剤１０４によりマウントされており、チップ１の信号検出回路と信号増幅用アンプ１０２はボンディングワイヤ１０６により電気的に接続されている。パッケージ１１０は、基台１１２と、基台１１２上にマウントされたチップ１等を覆うメタルリッド１１４により封止されている。

一般的なマイクロフォンパッケージの集音孔サイズは直径０．５ｍｍ程度と小型である。図６を参照してアレイ状のダイヤフラム構造を有するチップがパッケージに実装される場合に生じ得る問題点および、本発明のマイクロフォンチップによる効果を説明する。

比較例として、複数のダイヤフラムを仕切る分離支持部１２４が外縁支持部１２２と同等の厚みを有するチップ１２１、本発明として図１Ａ〜図１Ｃに示した第１の実施形態のチップ１について検討する。
比較例のチップ１２１が、集音孔１１１に対してチップが正しいマウント位置に配置された場合（図６中パターンＰ３）には、特に問題なく、複数のダイヤフラム構造を備えた効果を得ることができる。一方、チップ１２１のマウント位置ズレが発生した場合（図６中パターンＰ４）には、分離支持部１２４と基台１１２とにより一部のキャビティ１２６ａが塞がれてしまう。そのため、音圧Ｓｐがキャビティ１２６ａに入らず、音圧検出機能が働かない状況が生じ得る。このとき、チップ１２１の複数のダイヤフラムのうちの一部のみで音圧検出を行うことになるため、信号強度が低下し、Ｓ／Ｎの低下につながる。このように、分離支持部１２４が外縁支持部１２２と同じ長さの場合、ダイヤフラムのアレイ数ｎが増加し、一つ一つの背面キャビティが小型化すると、数１０μｍ程度のわずかなアライメントズレによってもいくつかのキャビティが塞がれてしまう。

これに対して、本発明の実施形態にかかるチップ１は、位置ズレが発生した場合（図６中パターンＰ２）であっても、正しいマウント位置に配置され場合（図６中パターンＰ１）と同様に、複数のダイヤフラムを備えた効果を同様に得ることができる。また、既述の通り、共通バックキャビティの効果によりさらなる感度の向上効果を得ることができる。分離支持部２４の厚みが外縁支持部２２よりも少なくとも２０μｍ小さく形成されており、基台１１２の面から分離支持部２４の下端までの高さｈとして少なくとも２０μｍが確保されている。したがって、集音孔１１１からの音圧Ｓｐは共通キャビティ部２８を経て背面キャビティ２６ａ、２６ｂに同等にかかる。

このように、本発明のチップ１によれば、マウント位置ズレによるキャビティの塞ぎを防止することができる。さらに、高いアライメント精度が要求されないため、歩留まりよくマイクロフォンを製造することが可能となる。

図７Ａは、本発明の第２の実施形態の圧電マイクロフォンチップ２の表面を示す斜視図である。図７Ｂは、図１Ａに示す圧電マイクロフォンチップ２のＣ−Ｄ線断面図である。そして、図７Ｃは、図７Ａに示す圧電マイクロフォンチップ２の裏面を示す斜視図である。図７Ａ〜図７Ｃにおいて、第１の実施形態の圧電マイクロフォンチップ１と同一構成要素には同一符号を付し、詳細な説明は省略する。

圧電マイクロフォンチップ２は、ダイヤフラム構造１２の構成は第１の圧電マイクロフォンチップ１と同様である。１つのダイヤフラム１１上に複数の圧電変換部３０を備えている点で、第１の圧電マイクロフォンチップ１と異なる。図７Ａに示すように、本圧電マイクロフォンチップ２は、１つのダイヤフラム１１上に５つの圧電変換部３０を備えている。

図８に、１つのダイヤフラム１１上の５つの圧電変換部３０の電極接続構造を示す。図８においては、１つのダイヤフラム１１上の圧電変換部を区別するために、個々に３０ａ〜３０ｅとしている。同様にして、各圧電変換部の第１の電極および第２の電極には末尾にａ〜ｅを付して区別している。なお、個々の圧電変換部を区別する必要がない場合には、単に「圧電変換部３０」等と表記する。

図８に示すように、圧電変換部３０ａ〜３０ｅは直列に接続されている。圧電変換部３０ａの第１の電極３２ａと圧電変換部３０ｂの第２の電極３６ｂが接続され、圧電変換部３０ｂの第１の電極３２ｂと圧電変換部３０ｃの第２の電極３６ｃが接続され、順次圧電変換部３０ｄ、３０ｅが接続されている。このように、１つのダイヤフラム１１上に備えられている５つの圧電変換部３０ａ〜３０ｅの出力を加算することにより、信号強度を大きくすることができる。

圧電マイクロフォンチップ２の作製方法の一例について、図９を参照して説明する。図９は図８のＥＦ線断面における製造工程を示す図である。

ダイヤフラム構造を構成する部分には、ハンドル層１４、ボックス層１５、デバイス層１６を備えたＳＯＩ基板１９を用いる。ＳＯＩ基板１９は両表面には酸化膜１７、１８を備えている。

ＳＯＩ基板１９の表面の酸化膜１７上に第１の電極３２、圧電体膜３４を順次スパッタ法にて成膜する。その後、第２の電極３６をパターン成膜する（Ｓ１）。パターニング方法としてはリフトオフ法、ウェットエッチング法などを用いればよい。

次に、圧電体膜３４および第１の電極３２をドライエッチングなどの手法によりパターンエッチングする（Ｓ２）。

次に、絶縁膜３８をパターン形成し、接続電極３９をパターン形成する（Ｓ３）。

最後に、ＳＯＩ基板１９の裏面からハンドル層１４を深堀エッチング（Ｄｅｅｐ ＲＩＥ）しダイヤフラム構造を作製する（Ｓ４）。ダイヤフラム構造は振動板１１と支持構造２０から構成される。

ダイヤフラム構造の作製工程（Ｓ４）の詳細を、図１０を参照して説明する。
図１０は、圧電マイクロフォンチップ２の図７Ｂに示した断面における製造工程を示す。図１０において、ＳＯＩ基板表面の圧電変換部は省略している。

まず、ＳＯＩ基板１９の裏面の酸化膜１８のパターニングを行う。このとき、外縁支持部となる部分のみ酸化膜１８を残すようにパターニングを行う（Ｓ４−１）。

その後、ＳＯＩ基板１９裏面の外縁支持部および分離支持部となる部分にフォトレジスト４０を形成する（Ｓ４−２）。
フォトレジスト４０をマスクとして、Ｓｉからなるハンドル層１４を深堀エッチングする（Ｓ４−３）。

その後、フォトレジスト４０を除去し（Ｓ４−４）、酸化膜をマスクとして分離支持部となる部分のハンドル層１４を深堀エッチングする（Ｓ４−５）。さらにボックス層１５をドライエッチングすることにより分離支持部２４を形成する（Ｓ４−６）。このように、２段階エッチングを行うことで、外縁支持部２２の厚みｔ_１、分離支持部２４の厚みｔ_２の２種類の厚みを有するダイヤフラム支持構造を得ることができる。

なお、上記のようにして作製されたマイクロフォンチップ２を、直径０．５ｍｍの集音孔を備えたパッケージ基台上に接着剤を用いてマウントし、信号増幅アンプとワイヤボンディングで接続したのち、メタルリッドによって封止する。それにより、図５に示したマイクロフォンを作製することができる。

以下、実施例および比較例を挙げて本発明をより詳細に説明する。
実施例１〜４および比較例１〜３のマイクロフォンを作製した。

実施例および比較例の圧電マイクロフォンチップにおける１つのダイヤフラムの寸法および１つのダイヤフラム上に設けられた複数の圧電変換部（第２の電極）の寸法の定義を図１１に示す。ここでは、中央部に設けられた圧電変換部ａ_２と、その周囲に設けられた４つの外側圧電変換部ａ_１１〜ａ_１４を備えている。

ダイヤフラム５１のｘ方向長さをＬd_ｘ、ｙ方向長さをＬd_ｙとする。中央に向けられた圧電変換部ａ_２のｘ方向長さをＬin_ｘ、ｙ方向長さをＬin_ｙとする。なお、各例においては、圧電変換部ａ_２の領域はさらに４分割されて４つの圧電変換部として機能させた。
周囲に設けられている圧電変換部ａ_１１〜ａ_１４のうち、対向する２つの圧電変換部ａ_１１とａ_１３、およびａ_１２とａ_１４は対称な形状を有する。そのうちｘ方向に延びる圧電変換部ａ_１１、ａ_１３のｘ方向に延びる長い方の辺の長さをＷ_１ｘ、ｘ方向に延びる短い方の辺の長さをＷ_２ｘとし、ｙ方向の幅をＨ_ｘとする。また、ｙ方向の延びる圧電変換部ａ_１２、ａ_１４のｙ方向に延びる長い方の辺の長さをＷ_１ｙ、ｙ方向に延びる短い方の辺の長さをＷ_２ｙとし、ｘ方向の幅をＨ_ｙとする。

各例のマイクロフォンチップの作製方法は、既述の作製工程による。ここで、ＳＯＩ基板の表面に、スパッタ法で基板温度３５０℃にて密着層としてＴｉを３０ｎｍ成膜し、その後、第１の電極としてＩｒ電極を１５０ｎｍ形成した。その後、第１の電極上に、ＲＦスパッタ装置を用いてＰＺＴをｔｐ（μｍ）の厚みで成膜した。成膜ガスは９７．５％Ａｒ＋２．５％Ｏ_２の混合ガスを用い、ターゲット材料としてはＰｂ_１．３（（Ｚｒ_０．５２Ｔｉ_０．４８）_０．８８Ｎｂ_０．１０）Ｏ_３の組成のものを用いた。成膜圧力は２．２ｍＴｏｒｒ、成膜温度は約６００℃とした。

ＳＯＩ基板の裏面をエッチングしてダイヤフラム構造を形成した。ダイヤフラムが形成される領域（ダイヤフラムアレイ領域）はすべての例で共通とし、２ｍｍ×２ｍｍとした。ダイヤフラム構造の外縁支持部の厚みをｔ_１（μｍ）、分離支持部の厚みをｔ_２（μｍ）、ダイヤフラムの厚みをｔｄ（μｍ）とした。

上記のようにして作製した各例のマイクロフォンチップをそれぞれ、直径０．５ｍｍの集音孔を備えた基台上に接着剤を用いてマウントし、信号増幅アンプとワイヤボンディングで接続させたのち、メタルリッドによって封止した。それにより、各例のマイクロフォンとした。

実施例１〜４および比較例１〜３についての各寸法は表１、表２に示す通りとした。
なお、表１におけるダイヤフラム数はダイヤフラムアレイ領域内に設けたダイヤフラム構造の数である。また、表２における直列接続数はダイヤフラムアレイ領域上に設けられた全ての圧電変換部の総数である。

図１２および図１３に、比較例１のマイクロフォンチップ上での電極接続状態および等価回路を示す。比較例１は単一のダイヤフラム５１を有し、そのダイヤフラム５１上において外側に圧電変換部ａ_１１〜ａ_１４、内側に圧電変換部ａ_２１〜ａ_２４が配置されている。外側の圧電変換部ａ_１１〜ａ_１４と内側の圧電変換部ａ_２１〜ａ_２４とでは、音圧の入射によってそれぞれ逆極性の電圧が発生する。図３Ａおよび図３Ｂについて説明した直列接続の手法により、全ての圧電変換部ａ_１１〜ａ_１４およびａ_２１〜ａ_２４の発生電圧が加算されるように各圧電変換部の電極同士が接続されている。

図１４および図１５に、実施例２、３および比較例２、３のマイクロフォンチップ上での電極接続状態および透過回路を示す。図１４に示すマイクロフォンは、ダイヤフラムアレイ領域内に４つのダイヤフラム５１ａ〜５１ｄを有し、各ダイヤフラム５１ａ〜５１ｄ上に、それぞれ外側に４つの圧電変換部、内側に４つの圧電変換部が配置されている。チップ内には計６４個の圧電変換部が備えられており、全てが上記と同様に直列接続されている。

集音孔から音圧が入射すると、Ｐａｄ-１とＰａｄ−２との間に、全ての圧電変換部で発生した電圧が加算された検出電圧が発生する。これを後段の信号増幅用アンプで増幅し、センサ信号として用いた。
なお、Ｐａｄ−３は、圧電体膜の分極処理の際、接地電位として用いるための電極である。実施例１〜４および比較例１〜３については、Ｎｂ添加のＰＺＴ膜をスパッタ法により成膜したため、自発的に分極が揃っており分極処理は不要であるが、後述の比較例４との比較のため、便宜上用意した。

Ｓ／Ｎ測定は以下のようにして行った。
マイクロフォンの出力端子を、増幅率１０倍の非反転増幅回路を構成するオペアンプの正極側入力に接続した。オペアンプの出力端子から出力される電圧信号Ｖ_ｏｕｔの周波数特性をインピーダンスアナライザによって読み取った。

シグナルＳ[ｄＢ]は、マイクロフォンに周波数１ｋＨｚ、音圧１Ｐａ（音圧レベル＝９４ｄＢ）の単一正弦波からなる音波を入射した際の１ｋＨｚでの電圧振幅値Ｖ_{ｏｕｔ＿ｓ}を、インピーダンスアナライザにて読み取り、以下の式で求めた。
Ｓ＝２０×ｌｏｇ_１０（Ｖ_{ｏｕｔ＿ｓ}）

ノイズＮ[ｄＢ]は、無音環境にて出力端子から出力される電圧信号の周波数特性をインピーダンスアナライザにて読み取った値をＶ_ｏｕｔ（ｆ）として、以下の式で計算した。

ここで、ｆ_１＝１００Ｈｚ，ｆ_２＝２０ｋＨｚ，Ａ（ｆ）は音響Ａ特性の重みである。

共振周波数ｆｒ[ｋＨｚ]は、たとえば、マイクロフォンの出力端子にホワイトノイズ駆動信号を入力し、ダイヤフラム部の振動をレーザードップラー測定によって観察することにより、決定した。
上記測定により得られたＳ／Ｎ、共振周波数ｆｒを表２に示した。

比較例１と実施例１〜４との比較から、ダイヤフラム数を増やすほど、マイクロフォンとしてのＳ／Ｎが向上する結果が得られた。これは、複数ダイヤフラム構造にすることで、一つ一つのダイヤフラムの弾性コンプラアンスを下げることができ、音響−電気エネルギ変換効率が上がることに起因していると考えられる。

分離支持部の厚みが外縁支持部と同一である比較例２は、他の構成条件が同一の実施例２、３と比べてＳ／Ｎが低かった。これは、比較例２のマイクロフォンが、パッケージ内にマイクロフォンチップを実装した際に、集音孔に対するチップのアラインメントがズレて、４つのダイヤフラムの背面キャビティのうち２つが塞がれたためであった。これに対し、実施例２，３のマイクロフォンでは、分離支持部が外縁支持部よりも短く（薄く）なっており、背面キャビティ塞がりが生じないため、高いＳ／Ｎが得られた。

一般的なマイクロフォンパッケージの集音孔サイズは直径０．５ｍｍ程度と小型である。そのため、ダイヤフラムのアレイ数が増加し、一つ一つの背面キャビティが小型化すると、数１０μｍ程度のわずかなアラインメントズレによってもいくつかのキャビティが塞がれてしまう。ここで、本発明の実施例のような分離支持部を外縁支持部よりも短くした構造とすることで、マルチダイヤフラム構造にした場合においても、マウント位置ズレによるキャビティ塞がれを防止でき、かつ、感度を保つことができる。

ここで、分離支持部の厚みｔ_２の適切な範囲について検討した結果を説明する。
ｔ₂が大きすぎる場合、実装後に各ダイヤフラム背面のキャビティ同士の連結が不十分となるため、キャビティ内の空気が硬いバネとして機能してしまい、ダイヤフラムの変位を阻害して感度が低下する。逆に、ｔ_２が小さすぎる場合、ダイヤフラムの厚みに近づき、各ダイヤフラムを保持するフレームとしての機能が低下する。これにより、すべてのダイヤフラムが一体となって振動してしまう。すべてのダイヤフラムが一体となって振動すると、共振周波数の低下を引き起こし、設計通りのマイクロフォンが実現できない。図１６に、ダイヤフラムの厚みｔｄが１．５μｍ、３μｍの場合について、分離支持部の厚みｔ_２とダイヤフラムの厚みｔｄの比ｔ_２/ｔｄと、ダイヤフラムの一次共振周波数の関係を有限要素法によって計算した結果をプロットした。図１６において、縦軸は、ｔ_２がｔｄより十分厚く、確実にフレームとして機能している場合の共振周波数で規格化した共振周波数である。分離支持部の幅を３倍に増やしたシミュレーションも同様に行った結果、ほぼ同様の傾向が得られた。

図１６に示すグラフによれば、ｔ_２≧１３．３×ｔｄを満たすことで、共振周波数の低下を５％以内に抑えられることが分かる。この傾向は、一つのダイヤフラムの寸法Ｌｄを２．０ｍｍ以下の範囲で変化させても変わらなかった（図１７参照）。なお、一般的にＭＥＭＳマイクロフォンのチップサイズは１ｍｍ×１ｍｍ〜２ｍｍ×２ｍｍの範囲であるためＬｄが２．０ｍｍを超えることはない。
有限要素法によりＬｄ、ｔｄ、ｔ_２を変化させた場合のダイヤフラム厚みｔｄに対する分離支持部の厚みｔ_２の比ｔ_２／ｔｄおよび規格化共振周波数を求めた結果を表３に示す。なお、図１７は表３の結果をプロットしたグラフである。

なお、上記の比較例３のように、ｔ₂とt_１の差が２０μｍよりも小さい場合には、キャビティ間の連結部が狭くなり、インピーダンスが増加し、出力電圧が小さくなってしまう。従って、分離支持部の厚みは、１３．３×ｔｄ≦ｔ_２≦ｔ_１−２０μｍを満たす範囲にするのが適切であると結論づけた。

＜圧電体膜についての検証＞
実施例５、６および７として、上記実施例２と同一の構成であり、圧電体膜の組成のみ変化させたマイクロフォンチップを作製し、それぞれパッケージに組み込みマイクロフォンとした。ＰＺＴにおけるＮｂ添加量を実施例５では６％、実施例６では１４％、実施例７では０％（無添加）とした。
各マイクロフォンについて共振周波数、Ｓ／Ｎの測定は上記の場合と同様とした。測定結果は表４に示す。
ここでは、ＰＺＴ膜への分極処理の有無によるＳ／Ｎの変化も測定している。分極処理は、図１４および図１５に示したＰａｄ−３を接地電位として、Ｐａｄ−１およびＰａｄ−２にマイナスの分極電圧Ｖｐを印加して実施した。分極処理の電圧は−２０Ｖおよび−５０Ｖの２種類とし、印加時間は５分とした。

Ｎｂを添加していない実施例７のマイクロフォンは、分極処理をしない状態ではＳ／Ｎが非常に小さく、実用に耐えるレベルのＳ／Ｎが得られるのに−５０Ｖの分極電圧を必要とした。通常のＰＺＴ薄膜の分極電圧は−２０Ｖ程度の印加電圧で十分である。しかしながら、複数の圧電変換部が直列接続された構成の場合、図１５に示すように、分極処理するための分極電圧ＶｐをＰａｄ−１およびＰａｄ−２とＰａｄ−３との間に印加しても、個々の圧電体膜には直列接続数だけ分圧した印加電圧となる。そのため、十分な分極電圧が印加できない。

これに対し、６〜１４％の範囲でＮｂ添加したＰＺＴを用いたマイクロフォンは、分極処理をしなくてもＳ／Ｎが高く、かつ分極の有無によるＳ／Ｎの変化は非常に小さかった。Ｎｂ添加ＰＺＴでは、成膜直後から分極方向が一方向に揃うため、分極処理が不要であり、直列接続数を大きくしても、高い出力電圧が得られることが明らかである。

１ 第１の圧電マイクロフォンチップ
２ 第２の圧電マイクロフォンチップ
１０ 薄板
１１ ダイヤフラム
１２ ダイヤフラム構造
１４ ハンドル層
１５ ボックス層
１６ デバイス層
１７ 酸化膜
１８ 酸化膜
１９ ＳＯＩ基板
２０ ダイヤフラム支持構造
２２ 外縁支持部
２４ 分離支持部
２６、２６ａ、２６ｂ 背面キャビティ
２８ 共通キャビティ部
３０、３０ａ〜３０ｈ 圧電変換部
３２、３２ａ、３２ｂ 第１の電極
３４ 圧電体膜
３６、３６ａ、３６ｂ 第２の電極
３８ 絶縁膜
３９ 接続電極
４０ フォトレジスト
５１、５１ａ〜５１ｄ ダイヤフラム
１００ 圧電マイクロフォン
１０２ 信号増幅用アンプ
１０４ 接着剤
１０６ ボンディングワイヤ
１１０ パッケージ
１１１ 集音孔
１１２ 基台
１１４ メタルリッド
１２１ チップ
１２２ 外縁支持部
１２４ 分離支持部
１２６ａ キャビティ

Claims (6)

1. １枚の薄板と、
   該薄板の一方の面に設けられた、該薄板の外縁を支持する外縁支持部および該外縁支持部と共働して前記薄板を複数のダイヤフラムに仕切る分離支持部からなるダイヤフラム支持構造と、
   前記各ダイヤフラム上に、該各ダイヤフラム側から第１の電極、圧電体膜および第２の電極が順に積層されてなる、単数もしくは複数の圧電変換部と、
   前記複数のダイヤフラム上に設けられている前記圧電変換部からの出力を検出する信号検出回路とを備え、
   前記外縁支持部の厚みｔ_１と、前記分離支持部の厚みｔ_２と、前記薄板の厚みｔｄの関係が
   １３．３×ｔｄ＜ｔ_２＜ｔ_１−２０μｍ
   である圧電マイクロフォンチップ。
2. 前記信号検出回路が、前記複数の圧電変換部の各圧電変換部の電圧出力を加算して検出する請求項１記載の圧電マイクロフォンチップ。
3. 前記複数の圧電変換部のうちの少なくとも２つの圧電変換部の電圧出力が同位相であり、
   前記信号検出回路が、前記２つの圧電変換部の一方の第２の電極と、他方の第１の電極とを電気接続する導線を有することにより、該２つの圧電変換部の電圧出力を加算する請求項２記載の圧電マイクロフォンチップ。
4. 前記複数の圧電変換部のうちの少なくとも２つの圧電変換部の電圧出力が逆位相であり、
   前記信号検出回路が、前記２つの圧電変換部の一方の第１の電極と、他方の第１の電極とを電気接続する導線を有することにより、該２つの圧電変換部の電圧出力を加算する請求項２記載の圧電マイクロフォンチップ。
5. 前記圧電体膜が、
   Ｐｂ（Ｚｒ_ｙ，Ｔｉ_ｚ，Ｎｂ_{1−ｙ−ｚ}）Ｏ_３，０．０６＜１−ｙ−ｚ＜０．１４
   で表されるペロブスカイト型酸化物からなる請求項１から４いずれか１項記載の圧電マイクロフォンチップ。
6. １つの集音孔を備えたパッケージと、
   該パッケージ内に配置された、請求項１から５いずれか１項記載の圧電マイクロフォンチップとを備え、
   前記圧電マイクロフォンチップが、前記集音孔を前記外縁支持部で囲む位置に配置されている圧電マイクロフォン。