JPWO2018109862A1

JPWO2018109862A1 - Power amplifier circuit

Info

Publication number: JPWO2018109862A1
Application number: JP2018538910A
Authority: JP
Inventors: 安藤　暢彦; 暢彦安藤; 田島　賢一; 賢一田島
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-12-14
Filing date: 2016-12-14
Publication date: 2018-12-20
Also published as: WO2018109862A1

Abstract

電力増幅回路（１）は、ディジタル入力信号（Ｓ）にディジタル信号処理を施す歪み補償回路（１１）と、アナログ送信信号（Ｘａ）を高周波送信信号（Ｘｒ）に変換する周波数変換部（５１）と、高周波送信信号（Ｘｒ）の電力を増幅する電力増幅器（５２）とを備える。歪み補償回路（１１）は、ディジタル入力信号（Ｓ）から歪み補償信号を減算してディジタル送信信号（Ｘ）を生成するディジタル減算器（２１）と、ディジタル送信信号（Ｘ）を増幅する推定増幅器（２２）と、推定増幅器の出力（Ｚ）を減衰させて減衰信号を生成し、当該減衰信号を前記歪み補償信号としてディジタル減算器（２１）に与える減衰器（２３）とを含む。The power amplifier circuit (1) includes a distortion compensation circuit (11) that performs digital signal processing on the digital input signal (S), and a frequency converter (51) that converts the analog transmission signal (Xa) into a high-frequency transmission signal (Xr). And a power amplifier (52) for amplifying the power of the high-frequency transmission signal (Xr). The distortion compensation circuit (11) includes a digital subtractor (21) that generates a digital transmission signal (X) by subtracting the distortion compensation signal from the digital input signal (S), and an estimation amplifier that amplifies the digital transmission signal (X). (22) and an attenuator (23) for attenuating the output (Z) of the estimation amplifier to generate an attenuated signal and supplying the attenuated signal to the digital subtractor (21) as the distortion compensation signal.

Description

本発明は、電力増幅器の非線形な入出力特性（以下「非線形特性」または「歪み特性」という。）を補償する回路に関し、特に、無線通信技術において使用される電力増幅器の非線形特性を補償する回路に関するものである。 The present invention relates to a circuit that compensates for nonlinear input / output characteristics (hereinafter referred to as “nonlinear characteristics” or “distortion characteristics”) of a power amplifier, and more particularly, a circuit that compensates for nonlinear characteristics of a power amplifier used in a radio communication technology. It is about.

無線通信機の構成要素である電力増幅器（ＰｏｗｅｒＡｍｐｌｉｆｉｅｒ，ＰＡ）は、送信信号の電力を増幅してアンテナ素子へ出力する機能を有している。この種の電力増幅器が非線形特性を示す領域で動作するとき、その電力効率（以下、単に「効率」ともいう。）は高くなる反面、当該電力増幅器の非線形特性により送信信号に歪み成分が加わることから信号品質が劣化するという問題がある。そこで、電力増幅器で発生した当該歪み成分を補償する歪み補償技術が広く採用されている。 A power amplifier (Power Amplifier, PA), which is a component of a wireless communication device, has a function of amplifying the power of a transmission signal and outputting it to an antenna element. When this type of power amplifier operates in a region exhibiting nonlinear characteristics, its power efficiency (hereinafter also simply referred to as “efficiency”) increases, but distortion components are added to the transmission signal due to the nonlinear characteristics of the power amplifier. Therefore, there is a problem that the signal quality deteriorates. Therefore, a distortion compensation technique for compensating for the distortion component generated in the power amplifier is widely adopted.

歪み補償技術の１つとしては、カルテシアン・フィードバック・ループ（Ｃａｒｔｅｓｉａｎｆｅｅｄｂａｃｋｌｏｏｐ）が知られている。カルテシアン・フィードバック・ループを有する電力増幅回路は、入力ベースバンド信号の同相成分（Ｉ成分）及び直交成分（Ｑ成分）をアナログ帰還信号の同相成分及び直交成分にそれぞれ加算するアナログ加算器と、このアナログ加算器の出力を直交変調して変調信号を生成する直交変調器と、当該変調信号の電力を増幅する電力増幅器と、この電力増幅器の出力信号から取り出された一部の信号をアナログ帰還信号として負帰還させるフィードバック経路と、そのアナログ帰還信号を直交復調して当該アナログ帰還信号の同相成分及び直交成分を生成する直交復調器とを備えている。この電力増幅回路では、アナログ加算器、直交変調器、電力増幅器、フィードバック経路及び直交復調器がループ回路を構成する。アナログ帰還信号は電力増幅器で発生した歪み成分を含むので、アナログ加算器において当該アナログ帰還信号の同相成分及び直交成分が入力ベースバンド信号の同相成分及び直交成分にそれぞれ加算されることで、電力増幅器の非線形特性を補償することができる。このようなカルテシアン・フィードバック・ループを有する電力増幅回路は、たとえば、特許文献１（国際公開第２０１４／１１２３８２号）に開示されている。 As one of distortion compensation techniques, a Cartesian feedback loop is known. A power amplifier circuit having a Cartesian feedback loop includes an analog adder that adds an in-phase component (I component) and a quadrature component (Q component) of an input baseband signal to an in-phase component and a quadrature component of an analog feedback signal, respectively. A quadrature modulator that quadrature modulates the output of the analog adder to generate a modulation signal, a power amplifier that amplifies the power of the modulation signal, and a part of the signal extracted from the output signal of the power amplifier in analog feedback A feedback path for negative feedback as a signal and a quadrature demodulator for quadrature demodulating the analog feedback signal to generate an in-phase component and a quadrature component of the analog feedback signal are provided. In this power amplifier circuit, an analog adder, a quadrature modulator, a power amplifier, a feedback path, and a quadrature demodulator constitute a loop circuit. Since the analog feedback signal includes a distortion component generated by the power amplifier, the analog adder adds the in-phase component and the quadrature component of the analog feedback signal to the in-phase component and the quadrature component of the input baseband signal, respectively. It is possible to compensate for the non-linear characteristics. A power amplifier circuit having such a Cartesian feedback loop is disclosed in, for example, Patent Document 1 (International Publication No. 2014/112382).

一方、別の歪み補償技術として、ディジタル信号処理を用いるＤＰＤ（ＤｉｇｉｔａｌＰｒｅ−Ｄｉｓｔｏｒｔｅｒ）も知られている。ＤＰＤは、ＬＵＴ（ＬｏｏｋＵｐＴａｂｌｅ）または多項式を用いて、電力増幅器の非線形特性を補償する逆特性を近似的に表す補償特性をあらかじめ用意しあるいは算出し、当該補償特性を用いて、電力増幅器に与える入力信号を補正する回路である。このようなＤＰＤは、たとえば、特許文献２（特開２０１０−２８７６６号公報）に開示されている。 On the other hand, as another distortion compensation technique, DPD (Digital Pre-Distorter) using digital signal processing is also known. The DPD uses a LUT (Look Up Table) or a polynomial to prepare or calculate in advance a compensation characteristic that approximately represents an inverse characteristic that compensates for the nonlinear characteristic of the power amplifier. This is a circuit for correcting an input signal to be applied. Such a DPD is disclosed in, for example, Patent Document 2 (Japanese Patent Laid-Open No. 2010-28766).

国際公開第２０１４／１１２３８２号（たとえば、段落０００５〜００２１，図１０及び図１２）International Publication No. 2014/112382 (for example, paragraphs 0005 to 0021, FIG. 10 and FIG. 12) 特開２０１０−２８７６６号公報JP 2010-28766 A

上記したカルテシアン・フィードバック・ループの場合、ループ回路は、電力増幅器で発生する歪み成分を打ち消すように構成されており、高い歪み補償効果を得ることができる。しかしながら、その高い歪み補償効果は、周波数帯域が狭い場合に限られるという課題がある。すなわち、ループ回路における信号の遅延時間が、電力増幅器で生ずる群遅延などの要因により長くなると、周波数が高い領域において発振などの不安定な動作が起きてしまう。このような不安定な動作を回避するには、電力増幅器の非線形特性を補償することができる周波数帯域（以下、「歪み補償帯域」ともいう。）を狭くせざるを得ないため、カルテシアン・フィードバック・ループを広帯域な信号に適用することが難しい。 In the case of the Cartesian feedback loop described above, the loop circuit is configured to cancel the distortion component generated in the power amplifier, and a high distortion compensation effect can be obtained. However, there is a problem that the high distortion compensation effect is limited to a case where the frequency band is narrow. That is, if the signal delay time in the loop circuit becomes longer due to factors such as group delay generated in the power amplifier, unstable operation such as oscillation occurs in a high frequency region. In order to avoid such unstable operation, the frequency band (hereinafter also referred to as “distortion compensation band”) that can compensate for the nonlinear characteristics of the power amplifier must be narrowed. It is difficult to apply a feedback loop to a wideband signal.

また、上記ＤＰＤの場合、ＬＵＴまたは多項式を用いて実現される補償特性の近似精度が十分ではない場合がある。この場合には、高い歪み補償効果を得ることができない。 In the case of the DPD, the approximation accuracy of the compensation characteristics realized using the LUT or the polynomial may not be sufficient. In this case, a high distortion compensation effect cannot be obtained.

上記に鑑みて本発明の目的は、高い歪み補償効果を確保しつつ歪み補償帯域を広帯域化することができる電力増幅回路を提供することである。 In view of the above, an object of the present invention is to provide a power amplifier circuit capable of widening a distortion compensation band while ensuring a high distortion compensation effect.

本発明の一態様による電力増幅回路は、ディジタル入力信号に歪み補償用のディジタル信号処理を施す歪み補償回路と、前記歪み補償回路のディジタル出力を特定の周波数帯域のアナログ送信信号に変換するＤＡ変換器と、前記アナログ送信信号を高周波送信信号に変換する周波数変換部と、前記高周波送信信号の電力を増幅する電力増幅器とを備え、前記歪み補償回路は、歪み補償信号を入力とし、前記ディジタル入力信号から前記歪み補償信号を減算してディジタル送信信号を生成するディジタル減算器と、前記電力増幅器の入出力特性をモデル化したディジタル入出力特性を有し、当該ディジタル入出力特性に基づいて前記ディジタル送信信号を増幅する推定増幅器と、前記推定増幅器の出力を減衰させて減衰信号を生成し、当該減衰信号を前記歪み補償信号として前記ディジタル減算器に与える減衰器とを含むことを特徴とする。 A power amplifier circuit according to an aspect of the present invention includes a distortion compensation circuit that performs digital signal processing for distortion compensation on a digital input signal, and a DA conversion that converts a digital output of the distortion compensation circuit into an analog transmission signal in a specific frequency band. A frequency converter that converts the analog transmission signal into a high-frequency transmission signal, and a power amplifier that amplifies the power of the high-frequency transmission signal, wherein the distortion compensation circuit receives a distortion compensation signal as an input, and the digital input A digital subtractor that subtracts the distortion compensation signal from the signal to generate a digital transmission signal; and a digital input / output characteristic that models the input / output characteristic of the power amplifier, and the digital input / output characteristic is based on the digital input / output characteristic. An estimation amplifier that amplifies the transmission signal, and attenuates the output of the estimation amplifier to generate an attenuation signal. Characterized in that a and a attenuator to be supplied to said digital subtractor as said distortion compensation signal No..

本発明によれば、歪み補償回路は、ディジタル入力信号にディジタル信号処理を施すことによって電力増幅器の非線形特性を補償することができる。この歪み補償回路の動作速度が高速化されれば、従来のアナログ信号処理では実現困難であった低遅延のループ回路部を構成することができるので、高い歪み補償効果を確保しつつ歪み補償帯域の広帯域化を実現することができる。 According to the present invention, the distortion compensation circuit can compensate the nonlinear characteristic of the power amplifier by performing digital signal processing on the digital input signal. If the operation speed of the distortion compensation circuit is increased, a low-delay loop circuit unit that has been difficult to realize with conventional analog signal processing can be configured. Therefore, a distortion compensation band is ensured while ensuring a high distortion compensation effect. Can be realized.

本発明に係る実施の形態１の電力増幅回路の構成を概略的に示す図である。It is a figure which shows schematically the structure of the power amplifier circuit of Embodiment 1 which concerns on this invention. 実施の形態１における推定増幅器及びループ制御部の組の第１の構成例を示す図である。6 is a diagram illustrating a first configuration example of a set of an estimation amplifier and a loop control unit according to Embodiment 1. FIG. 図２に示されるルックアップテーブルの内容の一例を示す図である。It is a figure which shows an example of the content of the lookup table shown by FIG. 実施の形態１における推定増幅器及びループ制御部の組の第２の構成例を示す図である。6 is a diagram illustrating a second configuration example of a set of an estimation amplifier and a loop control unit in Embodiment 1. FIG. 本発明に係る実施の形態２の電力増幅回路の構成を概略的に示す図である。It is a figure which shows schematically the structure of the power amplifier circuit of Embodiment 2 which concerns on this invention.

以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面全体において同一符号を付された構成要素は、同一構成及び同一機能を有するものとする。 Hereinafter, various embodiments according to the present invention will be described in detail with reference to the drawings. In addition, the component to which the same code | symbol was attached | subjected in the whole drawing shall have the same structure and the same function.

実施の形態１．
図１は、本発明に係る実施の形態１の電力増幅回路１の構成を概略的に示す図である。図１に示されるように、この電力増幅回路１は、クロック生成器（図示せず。）から供給された動作クロック群と同期して動作するディジタル処理部２と、このディジタル処理部２から出力されたディジタル送信信号Ｘを特定の周波数帯域Ω_ｂのアナログ送信信号Ｘａに変換するディジタル−アナログ（ＤＡ）変換器４Ａ（以下、「ＤＡＣ４Ａ」という。）と、アナログ送信信号Ｘａにアナログ信号処理を施すアナログ処理部３と、このアナログ処理部３から供給された増幅信号を外部に出力する出力端子５５と、アナログ処理部３からフィードバックされたアナログ帰還信号Ｙａをディジタル帰還信号Ｙに変換するアナログ−ディジタル（ＡＤ）変換器４Ｄ（以下、「ＡＤＣ４Ｄ」という。）とを備えている。Embodiment 1 FIG.
FIG. 1 is a diagram schematically showing a configuration of a power amplifier circuit 1 according to a first embodiment of the present invention. As shown in FIG. 1, the power amplifier circuit 1 includes a digital processing unit 2 that operates in synchronization with an operation clock group supplied from a clock generator (not shown), and an output from the digital processing unit 2. It has been digitally converts the digital transmission signal X into an analog transmission signal Xa in a specific frequency band Omega _b - analog (DA) converter 4A (. hereinafter referred to as "DAC4A") and the analog signal processing to an analog transmission signal Xa An analog processing unit 3 to be applied, an output terminal 55 for outputting the amplified signal supplied from the analog processing unit 3 to the outside, and an analog − for converting the analog feedback signal Ya fed back from the analog processing unit 3 into a digital feedback signal Y And a digital (AD) converter 4D (hereinafter referred to as “ADC4D”).

ディジタル処理部２は、データ信号Ｓを原信号として出力する信号生成部１０と、このデータ信号Ｓをディジタル入力信号とし、データ信号Ｓに歪み補償用のディジタル信号処理を施すことによりディジタル送信信号Ｘを生成する歪み補償回路１１とを有する。ディジタル送信信号Ｘは、ＤＡＣ４Ａに出力される。データ信号Ｓ及びディジタル送信信号Ｘの各々は、同相成分（Ｉ成分）及び直交成分（Ｑ成分）を有するディジタル信号である。ＤＡＣ４Ａは、Ｉ成分及びＱ成分を有するディジタル送信信号Ｘを、同相信号（Ｉ信号）及び直交信号（Ｑ信号）からなるアナログ送信信号Ｘａに変換する。ここで、信号生成部１０及び歪み補償回路１１は、たとえば、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）またはＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）などの半導体集積回路で構成されていればよい。 The digital processing unit 2 outputs a data signal S as an original signal, and the digital transmission signal X by using the data signal S as a digital input signal and subjecting the data signal S to digital signal processing for distortion compensation. And a distortion compensation circuit 11 for generating. The digital transmission signal X is output to the DAC 4A. Each of the data signal S and the digital transmission signal X is a digital signal having an in-phase component (I component) and a quadrature component (Q component). The DAC 4A converts the digital transmission signal X having an I component and a Q component into an analog transmission signal Xa composed of an in-phase signal (I signal) and a quadrature signal (Q signal). Here, the signal generation unit 10 and the distortion compensation circuit 11 may be configured by, for example, a semiconductor integrated circuit such as an FPGA (Field Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit).

一方、アナログ処理部３は、アナログ送信信号Ｘａをミリ波帯域などの無線周波数帯域Ω_ｒの高周波送信信号Ｘｒに変換する周波数変換部５１と、高周波送信信号Ｘｒの電力を増幅する電力増幅器５２と、この電力増幅器５２の出力の一部を分岐させて高周波帰還信号Ｙｒを生成する分岐部５３と、高周波帰還信号Ｙｒを特定の周波数帯域Ω_ｂのアナログ帰還信号Ｙａに変換する周波数逆変換部５４と、電力増幅器５２で増幅された高周波送信信号を外部に出力する出力端子５５とを備えている。分岐部５３は、たとえば、公知の方向性結合器で構成可能である。On the other hand, the analog processing unit 3, a frequency converter 51 for converting an analog transmission signal Xa to the high frequency transmission signal Xr radio frequency Omega _r of millimeter-wave band, a power amplifier 52 for amplifying the electric power of the high frequency transmission signal Xr , a portion of the output of the power amplifier 52 is branched high-frequency feedback signal to the branch section 53 for generating a Yr, high-frequency feedback signal frequency inverse conversion unit 54 which converts Yr to analog feedback signal Ya of the particular frequency band Omega _b And an output terminal 55 for outputting the high-frequency transmission signal amplified by the power amplifier 52 to the outside. The branching unit 53 can be configured by, for example, a known directional coupler.

周波数変換部５１は、たとえば、局部発振源（図示せず。）から供給された局部発振信号を用いて、２系統のＩ信号及びＱ信号からなるアナログ送信信号Ｘａを直交変調して１系統の高周波送信信号Ｘｒを生成するアナログ変調器で構成されていればよい。一方、周波数逆変換部５４は、局部発振源（図示せず。）から供給された局部発振信号を用いて、１系統の高周波帰還信号Ｙｒを直交復調して、２系統のＩ信号及びＱ信号からなるアナログ帰還信号Ｙａを生成するアナログ復調器で構成されていればよい。ＡＤＣ４Ｄは、Ｉ信号及びＱ信号からなるアナログ帰還信号Ｙａを、Ｉ成分及びＱ成分を有するディジタル帰還信号Ｙに変換することができる。 For example, the frequency conversion unit 51 uses a local oscillation signal supplied from a local oscillation source (not shown) to orthogonally modulate an analog transmission signal Xa composed of two systems of I and Q signals to produce one system. What is necessary is just to be comprised by the analog modulator which produces | generates the high frequency transmission signal Xr. On the other hand, the frequency inverse converter 54 orthogonally demodulates one system of high-frequency feedback signal Yr using a local oscillation signal supplied from a local oscillation source (not shown), and performs two systems of I signal and Q signal. What is necessary is just to be comprised by the analog demodulator which produces | generates the analog feedback signal Ya which consists of. The ADC 4D can convert an analog feedback signal Ya composed of an I signal and a Q signal into a digital feedback signal Y having an I component and a Q component.

本実施の形態のディジタル処理部２においては、歪み補償回路１１は、電力増幅器５２の非線形特性（歪み特性）を補償する機能を有する。すなわち、歪み補償回路１１は、電力増幅器５２のＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性のそれぞれの歪みを補償することができる。ＡＭ−ＡＭ特性とは、電力増幅器５２の入力電力（入力振幅）と出力電力（出力振幅）との対応関係を示す入出力特性であり、ＡＭ−ＰＭ特性とは、電力増幅器５２の入力電力（入力振幅）と出力位相との対応関係を示す入出力特性である。一般に、電力増幅器の入力電力と出力電力とが比例関係にあれば、そのＡＭ−ＡＭ特性は線形となるが、入力電力が大きくなると、ＡＭ−ＡＭ特性は非線形となりやすい。また、理想的な電力増幅器では、その出力波形の位相は入力電力に依存せずに一定となる。これに対し、実際の電力増幅器では、入力電力が大きくなると、その出力波形の位相が変化して、ＡＭ−ＰＭ特性に歪みが生じる。 In the digital processing unit 2 of the present embodiment, the distortion compensation circuit 11 has a function of compensating for nonlinear characteristics (distortion characteristics) of the power amplifier 52. That is, the distortion compensation circuit 11 can compensate for each distortion of the AM-AM characteristic and the AM-PM characteristic of the power amplifier 52. The AM-AM characteristic is an input / output characteristic indicating the correspondence between the input power (input amplitude) and the output power (output amplitude) of the power amplifier 52, and the AM-PM characteristic is the input power ( This is an input / output characteristic indicating a correspondence relationship between (input amplitude) and output phase. In general, if the input power and output power of a power amplifier are in a proportional relationship, the AM-AM characteristic is linear, but if the input power is increased, the AM-AM characteristic tends to be nonlinear. In an ideal power amplifier, the phase of the output waveform is constant without depending on the input power. On the other hand, in an actual power amplifier, when the input power increases, the phase of the output waveform changes and distortion occurs in the AM-PM characteristics.

歪み補償回路１１は、図１に示されるように、ループ回路部１３とループ制御部１５とで構成されており、ループ回路部１３は、ディジタル減算器２１、推定増幅器２２及び減衰器２３を有する。ディジタル減算器２１は、減衰器２３から供給された歪み補償信号を原信号Ｓから減算することでディジタル送信信号Ｘを生成する。このディジタル送信信号Ｘは、推定増幅器２２、ループ制御部１５及びＤＡＣ４Ａにそれぞれ供給される。 As shown in FIG. 1, the distortion compensation circuit 11 includes a loop circuit unit 13 and a loop control unit 15, and the loop circuit unit 13 includes a digital subtracter 21, an estimation amplifier 22, and an attenuator 23. . The digital subtractor 21 generates a digital transmission signal X by subtracting the distortion compensation signal supplied from the attenuator 23 from the original signal S. The digital transmission signal X is supplied to the estimation amplifier 22, the loop control unit 15, and the DAC 4A.

推定増幅器２２は、電力増幅器５２の入出力特性をモデル化したディジタル入出力特性を有し、このディジタル入出力特性に基づいてディジタル送信信号Ｘを増幅することでディジタル増幅信号Ｚを生成する。減衰器２３は、ディジタル増幅信号Ｚの電力を減衰させて減衰信号を生成し、この減衰信号を歪み補償信号としてディジタル減算器２１に出力する。原信号Ｓ、ディジタル送信信号Ｘ、ディジタル増幅信号Ｚ及び減衰信号の各々は、直交（カルテシアン）成分であるＩ成分及びＱ成分を有するディジタル信号である。このため、ループ回路部１３は、カルテシアン・ループ回路を構成する。 The estimation amplifier 22 has a digital input / output characteristic that models the input / output characteristic of the power amplifier 52, and generates a digital amplified signal Z by amplifying the digital transmission signal X based on the digital input / output characteristic. The attenuator 23 attenuates the power of the digital amplified signal Z to generate an attenuated signal, and outputs this attenuated signal to the digital subtractor 21 as a distortion compensation signal. Each of the original signal S, the digital transmission signal X, the digital amplification signal Z, and the attenuation signal is a digital signal having an I component and a Q component which are orthogonal (cartesian) components. Therefore, the loop circuit unit 13 constitutes a Cartesian loop circuit.

今、推定増幅器２２の増幅率をｇ（ｇ＞＞１）とし、減衰器２３の増幅率をβ（β＜＜１）とすると、ディジタル増幅信号Ｚは、次式（１）で表現される。

Now, assuming that the amplification factor of the estimation amplifier 22 is g (g >> 1) and the amplification factor of the attenuator 23 is β (β << 1), the digital amplification signal Z is expressed by the following equation (1). .

ここで、Ｎは、推定増幅器２２で発生する歪み信号成分である。増幅率β，ｇの積（＝βｇ）が１よりも大きい場合、ディジタル増幅信号Ｚは、近似的に次式（２）で表現される。

Here, N is a distortion signal component generated in the estimation amplifier 22. When the product of the amplification factors β and g (= βg) is larger than 1, the digital amplification signal Z is approximately expressed by the following equation (2).

したがって、推定増幅器２２の出力において、推定増幅器２２で発生する歪み信号成分Ｎは、増幅率β，ｇの積に応じて小さくなることが分かる。推定増幅器２２のディジタル入出力特性は電力増幅器５２の入出力特性をモデル化した特性であるから、電力増幅器５２において発生する歪み信号成分を、式（２）に示した増幅率β，ｇの積（＝βｇ）に応じて小さくすることが可能である。 Therefore, it can be seen that the distortion signal component N generated in the estimation amplifier 22 at the output of the estimation amplifier 22 decreases according to the product of the amplification factors β and g. Since the digital input / output characteristic of the estimation amplifier 22 is a characteristic modeling the input / output characteristic of the power amplifier 52, the distortion signal component generated in the power amplifier 52 is the product of the amplification factors β and g shown in Expression (2). It is possible to make it small according to (= βg).

また、ループ回路部１３の動作速度は、ディジタル処理部２に与えられる動作クロック群に依存する。このため、当該動作クロック群の周波数が高い周波数に設定されることにより、ループ回路部１３における信号の遅延時間が短くなる。当該遅延時間が短くなれば、周波数が高い領域において発振などの不安定な動作が起きることが防止されるので、ループ回路部１３の広帯域化を実現することができ、その結果として、ループ回路部１３による歪み補償帯域の広帯域化を実現することが可能となる。 The operation speed of the loop circuit unit 13 depends on an operation clock group given to the digital processing unit 2. For this reason, the delay time of the signal in the loop circuit unit 13 is shortened by setting the frequency of the operation clock group to a high frequency. If the delay time is shortened, an unstable operation such as oscillation is prevented from occurring in a high frequency region, so that the bandwidth of the loop circuit unit 13 can be increased. As a result, the loop circuit unit Thus, it is possible to realize the widening of the distortion compensation band by 13.

次に、ループ制御部１５の動作について説明する。ループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、電力増幅器５２の入出力特性の変化に応じて推定増幅器２２のディジタル入出力特性を可変に制御する機能を有する。 Next, the operation of the loop control unit 15 will be described. The loop control unit 15 has a function of variably controlling the digital input / output characteristics of the estimation amplifier 22 in accordance with changes in the input / output characteristics of the power amplifier 52 based on the digital transmission signal X and the digital feedback signal Y.

図２は、実施の形態１における推定増幅器２２及びループ制御部１５の組の第１の構成例を示す図である。図２の第１の構成例では、推定増幅器２２は、特性取得部３１、ルックアップテーブル（ＬＵＴ）３２及びディジタル乗算器３３を有して構成されている。ＬＵＴ３２は、ディジタル送信信号Ｘの瞬時電力を示す値と推定増幅器２２のディジタル入出力特性を示す特性値との組み合わせを複数記憶するメモリの記憶領域である。特性取得部３１は、ディジタル送信信号Ｘの瞬時電力を算出し、当該算出された瞬時電力に対応する特性値Ｇを取得し、この特性値Ｇをディジタル乗算器３３に与える。ディジタル乗算器３３は、その特性値Ｇをディジタル送信信号Ｘに乗算することでディジタル増幅信号Ｚを生成することができる。特性取得部３１及びディジタル乗算器３３によって、本実施の形態の乗算処理部が構成される。 FIG. 2 is a diagram illustrating a first configuration example of a set of the estimation amplifier 22 and the loop control unit 15 according to the first embodiment. In the first configuration example of FIG. 2, the estimation amplifier 22 includes a characteristic acquisition unit 31, a lookup table (LUT) 32, and a digital multiplier 33. The LUT 32 is a storage area of a memory that stores a plurality of combinations of a value indicating the instantaneous power of the digital transmission signal X and a characteristic value indicating the digital input / output characteristic of the estimation amplifier 22. The characteristic acquisition unit 31 calculates the instantaneous power of the digital transmission signal X, acquires a characteristic value G corresponding to the calculated instantaneous power, and gives this characteristic value G to the digital multiplier 33. The digital multiplier 33 can generate the digital amplified signal Z by multiplying the digital transmission signal X by the characteristic value G. The characteristic acquisition unit 31 and the digital multiplier 33 constitute the multiplication processing unit of the present embodiment.

図２に示されるループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、ＬＵＴ３２に記憶されている組み合わせを更新するテーブル更新部１５Ｕを含む。今、時刻ｔ_ｎ（ｎは整数）におけるディジタル送信信号Ｘの複素信号値をｘ（ｎ）とし、時刻ｔ_ｎにおけるディジタル帰還信号Ｙの複素信号値をｙ（ｎ）とし、時刻ｔ_ｎにおけるディジタル送信信号Ｘの瞬時電力をｐ（ｎ）とするとき、推定増幅器２２のディジタル入出力特性は、関数ｆ｛｝を用いて、次式（３）で表現可能である。

The loop control unit 15 shown in FIG. 2 includes a table update unit 15U that updates the combinations stored in the LUT 32 based on the digital transmission signal X and the digital feedback signal Y. Now, _(where n is an integer) time t _n by the complex signal value of the digital transmission signal X in the x (n), the complex signal value of the digital feedback signal Y at time t _n and y (n), digital at time t _n When the instantaneous power of the transmission signal X is p (n), the digital input / output characteristics of the estimation amplifier 22 can be expressed by the following equation (3) using the function f {}.

テーブル更新部１５Ｕは、たとえば、直近のＮ個（Ｎは２以上の正整数）の複素信号値ｘ（１）〜ｘ（Ｎ）と、これらに対応するＮ個の複素信号値ｙ（１）〜ｙ（Ｎ）とを用いて、特性値ｘ（１）／ｙ（１），・・・，ｘ（Ｎ）／ｙ（Ｎ）を算出し、これら特性値ｘ（１）／ｙ（１），・・・，ｘ（Ｎ）／ｙ（Ｎ）を瞬時電力ｐ（１）〜ｐ（Ｎ）の大きさ順で並べ替えることでＬＵＴ３２の記憶内容を生成することができる。図３は、図２に示されるＬＵＴ３２の記憶内容の一例を示す図である。テーブル更新部１５Ｕは、予め定められた時間ごとにＬＵＴ３２の記憶内容を更新することができる。 The table updating unit 15U, for example, includes the latest N (N is a positive integer greater than or equal to 2) complex signal values x (1) to x (N) and N complex signal values y (1) corresponding thereto. ˜y (N) are used to calculate characteristic values x (1) / y (1),..., X (N) / y (N), and these characteristic values x (1) / y (1 ,..., X (N) / y (N) are rearranged in the order of the magnitudes of the instantaneous powers p (1) to p (N), so that the stored contents of the LUT 32 can be generated. FIG. 3 is a diagram showing an example of the stored contents of the LUT 32 shown in FIG. The table update unit 15U can update the stored contents of the LUT 32 at predetermined time intervals.

なお、上記した第１の構成例では、瞬時電力が使用されているが、これに限定されるものではない。たとえば、瞬時電力に代えてディジタル送信信号Ｘの瞬時振幅が使用されてもよい。 In the first configuration example described above, instantaneous power is used, but the present invention is not limited to this. For example, the instantaneous amplitude of the digital transmission signal X may be used instead of the instantaneous power.

一方、図４は、実施の形態１における推定増幅器２２及びループ制御部１５の組の第２の構成例を示す図である。この第２の構成例では、推定増幅器２２は、多項式演算部３５及び係数記憶部３６を有して構成されている。多項式演算部３５は、推定増幅器２２のディジタル入出力特性を定める多項式の値を算出する機能を有する。この種の多項式としては、たとえば、公知のメモリ多項式（ＭｅｍｏｒｙＰｏｌｙｎｏｍｉａｌ）を使用することが可能である。メモリ多項式は、たとえば、次式（４），（５）で与えられる。

On the other hand, FIG. 4 is a diagram illustrating a second configuration example of the set of the estimation amplifier 22 and the loop control unit 15 according to the first embodiment. In this second configuration example, the estimation amplifier 22 includes a polynomial calculation unit 35 and a coefficient storage unit 36. The polynomial calculator 35 has a function of calculating a polynomial value that determines the digital input / output characteristics of the estimation amplifier 22. As this kind of polynomial, for example, a known memory polynomial (Memory Polynomial) can be used. The memory polynomial is given by the following equations (4) and (5), for example.

上式（４）において、ｍは、０〜Ｍ−１（Ｍは２以上の整数）の範囲内の整数であり、Ｍは、メモリの深さを示す。ｋは、０〜Ｋ−１（Ｋは２以上の整数）の範囲内の整数であり、メモリ多項式の次数を表している。ｗ_ｍ，ｋは、電力増幅器５２の入出力特性をモデル化したディジタル入出力特性を一意に決定するための係数である。係数記憶部３６は、係数群｛ｗ_ｍ，ｋ｝の値を記憶しているメモリの記憶領域である。In the above formula (4), m is an integer in the range of 0 to M-1 (M is an integer of 2 or more), and M represents the depth of the memory. k is an integer in the range of 0 to K-1 (K is an integer of 2 or more), and represents the order of the memory polynomial. w _{m, k} are coefficients for uniquely determining the digital input / output characteristics modeling the input / output characteristics of the power amplifier 52. The coefficient storage unit 36 is a storage area of a memory that stores the values of the coefficient group {w _{m, k} }.

上式（４）は、行列及びベクトルを用いて表現可能である。すなわち、上式（４），（５）から次式（６）を導出することができる。

The above equation (4) can be expressed using a matrix and a vector. That is, the following equation (6) can be derived from the above equations (4) and (5).

ここで、Γ，Ｗは、それぞれベクトルであり、Ωは、行列である。ベクトルΓ，Ｗと行列Ωとは、次式（７），（８），（９）で定められる。

Here, Γ and W are vectors, respectively, and Ω is a matrix. The vectors Γ and W and the matrix Ω are determined by the following equations (7), (8), and (9).

ここで、式（７），（９）中の記号Ｔは、転置を表している。このため、ベクトルΓは、Ｎ＋１列のベクトルを転置することで得られるＮ＋１行のベクトルである。 Here, the symbol T in the equations (7) and (9) represents transposition. Therefore, the vector Γ is a vector of N + 1 rows obtained by transposing a vector of N + 1 columns.

上式（４）に対して最小二乗法を適用すれば、係数ｗ_ｍ，ｋを有するベクトルＷは、次式（１０）に従って算出可能である。

If the least square method is applied to the above equation (4), the vector W having the coefficients w _{m, k} can be calculated according to the following equation (10).

ここで、Ω^Ｈは、行列Ωに対する随伴行列（ａｄｊｏｉｎｔｍａｔｒｉｘ）を表している。Here, Ω ^H represents an adjoint matrix (adjoint matrix) for the matrix Ω.

ループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、上式（１０）による演算を実行して係数群｛ｗ_ｍ，ｋ｝を推定する係数推定部１５Ｍを有している。ループ制御部１５は、メモリ多項式を使用して歪み補償を行うので、電力増幅器５２の歪み特性だけでなく電力増幅器５２のメモリ効果を補償することが可能である。The loop control unit 15 includes a coefficient estimation unit 15M that estimates the coefficient group {w _{m, k} } by executing the calculation according to the above equation (10) based on the digital transmission signal X and the digital feedback signal Y. Since the loop control unit 15 performs distortion compensation using the memory polynomial, it is possible to compensate not only the distortion characteristics of the power amplifier 52 but also the memory effect of the power amplifier 52.

以上に説明したように実施の形態１の歪み補償回路１１は、データ信号Ｓに対してディジタル信号処理を施すことによって電力増幅器５２の非線形特性を補償することができる。この歪み補償回路１１の動作速度が高速化されれば、従来のアナログ信号処理では実現困難であった低遅延のループ回路部１３を構成することができるので、高い歪み補償効果を確保しつつ歪み補償帯域の広帯域化を実現することができる。 As described above, the distortion compensation circuit 11 according to the first embodiment can compensate the nonlinear characteristic of the power amplifier 52 by performing digital signal processing on the data signal S. If the operation speed of the distortion compensation circuit 11 is increased, a low-delay loop circuit unit 13 that is difficult to realize by conventional analog signal processing can be configured. Therefore, distortion can be achieved while ensuring a high distortion compensation effect. A wider compensation band can be realized.

また、推定増幅器２２は、電力増幅器５２の入出力特性をモデル化したディジタル入出力特性を有している。ループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、推定増幅器２２のディジタル入出力特性を可変に制御することができる。このため、電力増幅器５２の入出力特性が温度または経年劣化などの要因により変化した場合でも、ループ制御部１５は、その入出力特性の変化に応じて推定増幅器２２のディジタル入出力特性を変化させることにより、高い歪み補償効果を得ることができる。 The estimation amplifier 22 has a digital input / output characteristic that models the input / output characteristic of the power amplifier 52. The loop control unit 15 can variably control the digital input / output characteristics of the estimation amplifier 22 based on the digital transmission signal X and the digital feedback signal Y. For this reason, even when the input / output characteristics of the power amplifier 52 change due to factors such as temperature or aging, the loop control unit 15 changes the digital input / output characteristics of the estimation amplifier 22 in accordance with the change of the input / output characteristics. Thus, a high distortion compensation effect can be obtained.

実施の形態２．
次に、本発明に係る実施の形態２について説明する。図５は、本発明に係る実施の形態２の電力増幅回路１Ａの構成を概略的に示す図である。Embodiment 2. FIG.
Next, a second embodiment according to the present invention will be described. FIG. 5 is a diagram schematically showing a configuration of a power amplifier circuit 1A according to the second embodiment of the present invention.

図５に示されるように、この電力増幅回路１Ａは、クロック生成器（図示せず。）から供給された動作クロック群と同期して動作するディジタル処理部２Ａと、このディジタル処理部２Ａから出力されたディジタル送信信号Ｘを特定の周波数帯域Ω_ｂのアナログ送信信号Ｘａに変換するＤＡＣ４Ａと、アナログ送信信号Ｘａにアナログ信号処理を施すアナログ処理部３と、このアナログ処理部３から供給された増幅信号を外部に出力する出力端子５５と、アナログ処理部３からフィードバックされたアナログ帰還信号Ｙａをディジタル帰還信号Ｙに変換するＡＤＣ４Ｄとを備えている。ディジタル処理部２Ａは、データ信号Ｓを原信号として出力する信号生成部１０と、このデータ信号Ｓをディジタル入力信号とし、データ信号Ｓに歪み補償用のディジタル信号処理を施すことによりディジタル送信信号Ｘを生成する歪み補償回路１１Ａとを有する。As shown in FIG. 5, the power amplifier circuit 1A includes a digital processing unit 2A that operates in synchronization with an operation clock group supplied from a clock generator (not shown), and an output from the digital processing unit 2A. and DAC4A converting a digital transmission signal X, which is an analog transmission signal Xa in a specific frequency band Omega _b, an analog processing unit 3 for performing analog signal processing on the analog transmission signal Xa, amplified supplied from the analog processing unit 3 An output terminal 55 that outputs a signal to the outside and an ADC 4D that converts the analog feedback signal Ya fed back from the analog processing unit 3 into a digital feedback signal Y are provided. The digital processing unit 2A has a signal generation unit 10 that outputs the data signal S as an original signal, and uses the data signal S as a digital input signal, and performs digital signal processing for distortion compensation on the data signal S to thereby generate a digital transmission signal X. A distortion compensation circuit 11A for generating

本実施の形態の電力増幅回路１Ａの構成は、実施の形態１の歪み補償回路１１に代えて図５の歪み補償回路１１Ａを有する点を除いて、実施の形態１の電力増幅回路１の構成と同じである。本実施の形態の歪み補償回路１１Ａは、アップサンプラ１２、ループ回路部１３、ダウンサンプラ１４及びループ制御部１５を有して構成されている。この歪み補償回路１１Ａの構成は、ループ回路部１３の遅延時間を短くするためにアップサンプラ１２及びダウンサンプラ１４を有する点を除いて、実施の形態１の歪み補償回路１１の構成と同じである。 The configuration of the power amplifying circuit 1A of the present embodiment is the same as that of the power amplifying circuit 1 of the first embodiment except that the distortion compensating circuit 11A of FIG. 5 is provided instead of the distortion compensating circuit 11 of the first embodiment. Is the same. The distortion compensation circuit 11 </ b> A according to the present embodiment includes an up sampler 12, a loop circuit unit 13, a down sampler 14, and a loop control unit 15. The configuration of the distortion compensation circuit 11A is the same as the configuration of the distortion compensation circuit 11 of the first embodiment except that the up-sampler 12 and the down-sampler 14 are provided to shorten the delay time of the loop circuit unit 13. .

アップサンプラ１２は、予め定められたサンプリングレートｆ_ｓを有するデータ信号Ｓにアップサンプリング処理（第１のサンプリングレート変換）を施すことにより、サンプリングレートｆ_ｓよりも高いサンプリングレートｆ_ｈを有するディジタル入力信号を生成し、このディジタル入力信号をループ回路部１３に出力する機能を有する。アップサンプリング処理は、たとえば、データ信号Ｓのデータ値の間にゼロ値を挿入するインターポレーションと、ローパスフィルタとで実現可能である。The up-sampler 12 applies a digital signal having a sampling rate f _h higher than the sampling rate f _s by performing an up-sampling process (first sampling rate conversion) on the data signal S having a predetermined sampling rate f _s. It has a function of generating a signal and outputting this digital input signal to the loop circuit unit 13. The upsampling process can be realized by, for example, an interpolation that inserts a zero value between data values of the data signal S and a low-pass filter.

一方、ダウンサンプラ１４は、ディジタル減算器２１の出力にダウンサンプリング処理（第２のサンプリングレート変換）を施すことにより、サンプリングレートｆ_ｓを有するディジタル送信信号Ｘを生成し、このディジタル送信信号ＸをＤＡＣ４Ａに出力する機能を有する。ダウンサンプリング処理としては、たとえば、ディジタル減算器２１の出力のデータ値をＬ個（Ｌは２以上の整数）おきに間引くデシメーションが実行されればよい。On the other hand, the downsampler 14 performs a downsampling process (second sampling rate conversion) on the output of the digital subtractor 21 to generate a digital transmission signal X having a sampling rate f _s , and this digital transmission signal X is It has a function of outputting to the DAC 4A. As the downsampling process, for example, decimation that thins out the data values of the output of the digital subtractor 21 every L (L is an integer of 2 or more) may be executed.

以上に説明したように実施の形態２の歪み補償回路１１Ａは、ループ回路部１３の動作速度を高速化することができ、ループ回路部１３の遅延時間を短くすることができることから、歪み補償帯域幅を広帯域化することができ、広帯域な送信信号に対しても高い補償効果を得ることが可能となる。 As described above, the distortion compensation circuit 11A according to the second embodiment can increase the operation speed of the loop circuit unit 13 and shorten the delay time of the loop circuit unit 13. The width can be widened, and a high compensation effect can be obtained even for a wideband transmission signal.

以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。なお、本発明の範囲内において、上記実施の形態１，２の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。 Although various embodiments according to the present invention have been described above with reference to the drawings, these embodiments are examples of the present invention, and various forms other than these embodiments can be adopted. Within the scope of the present invention, the above-described first and second embodiments can be freely combined, any component of each embodiment can be modified, or any component of each embodiment can be omitted.

本発明に係る電力増幅回路は、電力増幅器の非線形特性を改善することができるので、たとえば、無線通信技術において好適に使用され得る。 Since the power amplifier circuit according to the present invention can improve the nonlinear characteristics of the power amplifier, it can be suitably used, for example, in wireless communication technology.

１，１Ａ電力増幅回路、２，２Ａディジタル処理部、３アナログ処理部、４ＡＤＡ変換器（ＤＡＣ）、４ＤＡＤ変換器（ＡＤＣ）、１０信号生成部、１１，１１Ａ歪み補償回路、１２アップサンプラ、１３ループ回路部、１４ダウンサンプラ、１５ループ制御部、１５Ｕテーブル更新部、１５Ｍ係数推定部、２１ディジタル減算器、２２推定増幅器、２３減衰器、３１特性取得部、３２ルックアップテーブル（ＬＵＴ）、３３ディジタル乗算器、３５多項式演算部、３６係数記憶部、５１周波数変換部、５２電力増幅器、５３分岐部、５４周波数逆変換部、５５出力端子。 1, 1A power amplifier circuit, 2, 2A digital processing unit, 3 analog processing unit, 4A DA converter (DAC), 4D AD converter (ADC), 10 signal generation unit, 11, 11A distortion compensation circuit, 12 upsampler , 13 loop circuit unit, 14 downsampler, 15 loop control unit, 15U table update unit, 15M coefficient estimation unit, 21 digital subtractor, 22 estimation amplifier, 23 attenuator, 31 characteristic acquisition unit, 32 lookup table (LUT) 33 Digital multiplier, 35 Polynomial operation unit, 36 Coefficient storage unit, 51 Frequency conversion unit, 52 Power amplifier, 53 Branching unit, 54 Frequency inverse conversion unit, 55 Output terminal.

Claims

A distortion compensation circuit that performs digital signal processing for distortion compensation on the digital input signal;
A DA converter that converts the digital output of the distortion compensation circuit into an analog transmission signal in a specific frequency band;
A frequency converter that converts the analog transmission signal into a high-frequency transmission signal;
A power amplifier that amplifies the power of the high-frequency transmission signal,
The distortion compensation circuit includes:
A digital subtractor having a distortion compensation signal as an input and generating a digital transmission signal by subtracting the distortion compensation signal from the digital input signal;
A digital input / output characteristic that models the input / output characteristic of the power amplifier, and an estimation amplifier that amplifies the digital transmission signal based on the digital input / output characteristic;
A power amplifying circuit comprising: an attenuator that attenuates an output of the estimation amplifier to generate an attenuated signal and applies the attenuated signal as the distortion compensation signal to the digital subtractor.

The power amplifier circuit according to claim 1,
A branch unit for branching a part of the output of the power amplifier to generate a high-frequency feedback signal;
A frequency inverse converter that converts the high-frequency feedback signal into an analog feedback signal of the specific frequency band;
An AD converter for converting the analog feedback signal into a digital feedback signal;
The distortion compensation circuit further includes a loop control unit that variably controls the digital input / output characteristic according to a change in the input / output characteristic of the power amplifier based on the digital transmission signal and the digital feedback signal. A power amplifier circuit.

2. The power amplifier circuit according to claim 1, wherein the digital subtractor, the estimation amplifier, and the attenuator constitute a Cartesian loop circuit.

2. The power amplifying circuit according to claim 1, wherein the distortion compensation circuit performs an upsampling process on an original signal having a predetermined first sampling rate, thereby increasing the first sampling rate higher than the first sampling rate. A power amplifier circuit further comprising an upsampler that generates a signal having a sampling rate of 2 as the digital input signal.

5. The power amplifying circuit according to claim 4, wherein the distortion compensation circuit generates a digital signal having the same sampling rate as the first sampling rate by performing a downsampling process on the digital transmission signal, A power amplifier circuit further comprising a downsampler for outputting a digital signal to the DA converter.

The power amplifier circuit according to claim 2,
The estimation amplifier is
A lookup table for storing a plurality of combinations of a value indicating instantaneous power or instantaneous amplitude and a characteristic value indicating the digital input / output characteristic;
The instantaneous power or instantaneous amplitude of the digital input signal is calculated, a characteristic value corresponding to the calculated instantaneous power or instantaneous amplitude is acquired from the lookup table, and the acquired characteristic value is converted into the digital input signal. A multiplication processor for multiplying,
The loop control unit includes a table update unit that updates a combination stored in the lookup table based on the digital transmission signal and the digital feedback signal.

The power amplifier circuit according to claim 2,
The estimation amplifier is
A coefficient storage unit for storing a coefficient group of a polynomial defining the digital input / output characteristics;
Calculating a value of the polynomial using the digital input signal and the coefficient group, and a polynomial arithmetic unit that outputs the calculated value to the attenuator,
The power control circuit according to claim 1, wherein the loop control unit includes a coefficient estimation unit that estimates the coefficient group based on the digital transmission signal and the digital feedback signal.