JPWO2018056233A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018056233A1
JPWO2018056233A1 JP2018541055A JP2018541055A JPWO2018056233A1 JP WO2018056233 A1 JPWO2018056233 A1 JP WO2018056233A1 JP 2018541055 A JP2018541055 A JP 2018541055A JP 2018541055 A JP2018541055 A JP 2018541055A JP WO2018056233 A1 JPWO2018056233 A1 JP WO2018056233A1
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018541055A
Other languages
English (en)
Other versions
JP6704057B2 (ja
Inventor
大嗣 宮田
大嗣 宮田
晴司 野口
晴司 野口
崇一 吉田
崇一 吉田
広光 田邊
広光 田邊
河野　憲司
憲司 河野
康嗣 大倉
康嗣 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Publication of JPWO2018056233A1 publication Critical patent/JPWO2018056233A1/ja
Application granted granted Critical
Publication of JP6704057B2 publication Critical patent/JP6704057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

プラグ電極（１２）をエッチバックしてコンタクトホール（８ａ）の内部にのみ残すとともに、層間絶縁膜（８）の上面（８ｅ）上のバリアメタル（９）を露出させる。続けて、バリアメタル（９）をエッチバックして、層間絶縁膜（８）の上面（８ｅ）を露出させる。次に、残りの素子構造を形成し、ヘリウムまたは電子線の照射によりライフタイムを制御した後、水素アニールを行う。この水素アニール時、ゲート電極（４）を覆う層間絶縁膜（８）の上面（８ｅ）にバリアメタル（９）が存在しないため、メサ部にまで水素原子を到達させることができる。これにより、ヘリウムまたは電子線の照射によりメサ部に発生した格子欠陥が回復し、ゲート閾値電圧が回復する。これによって、コンタクトホールにバリアメタルを介してプラグ電極が埋め込まれた構造を備えた半導体装置の所定特性を、ライフタイム制御を行った場合においても安定して容易に得ることができる。

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体基板に形成したトレンチ内にＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）ゲートを埋め込んだトレンチゲート構造の半導体装置では、特性改善のためトレンチピッチ（トレンチを配置する間隔）を狭くすることが知られている。トレンチピッチを狭くすることで、隣り合うトレンチ間（メサ部）の幅が狭くなるため、表面電極と半導体部とのコンタクト（電気的接触部）を形成するコンタクトホールの幅が狭くなる。幅の狭いコンタクトホールにスパッタリング法などにより表面電極を埋め込もうとすると、表面電極にボイドが生じる。
この問題を解消する構造として、コンタクトホールの内部に、埋め込み性の高いタングステン（Ｗ）を材料とするプラグ電極を埋め込んで、プラグ電極を介して表面電極と半導体部とを電気的に接続した構造（以下、第１従来構造とする）が公知である。従来の半導体装置の構造についてトレンチゲート構造を備えた縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）を例に図２４に示す。図２４は、従来の半導体装置の構造を示す断面図である。
図２４に示す第１従来構造では、コンタクトホール２１０ａにプラグ電極２１２が埋め込まれている。プラグ電極２１２の材料であるタングステンは半導体基板２００の材料であるシリコン（Ｓｉ）との密着性に劣る。このため、プラグ電極２１２と半導体部（ｎ+型エミッタ領域２０３）との間には、半導体部との密着性が高く、かつ半導体部とのオーミックコンタクトを形成可能な金属からなるバリアメタル２１１が設けられる。バリアメタル２１１は、例えばチタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜を順に積層した金属膜である。
バリアメタル２１１は、コンタクトホール２１０ａの内壁および層間絶縁膜２１０の表面に沿って設けられ、層間絶縁膜２１０の表面全体を覆う。表面電極２１３は、層間絶縁膜２１０上のバリアメタル２１１と、プラグ電極２１２と、に接し、ｐ型ベース領域２０２およびｎ+型エミッタ領域２０３に電気的に接続されている。図２４には、半導体基板２００のおもて面側のトレンチゲート構造を示し、裏面側のｐ+型コレクタ領域およびコレクタ電極は図示省略する。符号２０１，２０４〜２０７は、それぞれｎ-型ドリフト層、ＭＯＳゲート、トレンチ、ゲート絶縁膜およびゲート電極である。
このようなトレンチゲート構造の半導体装置のライフタイムを制御するためにヘリウム（Ｈｅ）や電子線を照射してドリフト層にライフタイムキラーとなる格子欠陥を導入する場合、メサ部にも空孔（Ｖ）（以下、格子欠陥とする）が発生しゲート閾値電圧が低下してしまう。このため、ヘリウムや電子線の照射後に水素（Ｈ2）雰囲気で熱処理（水素アニール）を行い、メサ部の格子欠陥を回復させて、ゲート閾値電圧を回復させる必要がある。この水素アニール時に、水素雰囲気中の水素原子が表面電極２１３を通過してメサ部にまで到達するように、表面電極２１３の材料として水素原子が通過可能なアルミニウム（Ａｌ）が用いられる。
しかしながら、コンタクトホール２１０ａの内部にバリアメタル２１１を介してプラグ電極２１２が埋め込まれた構造である場合、上述したように層間絶縁膜２１０の表面全体がバリアメタル２１１に覆われている。このため、水素アニール時、表面電極２１３側から層間絶縁膜２１０側への水素原子の拡散がバリアメタル２１１により抑制される。これによって、半導体基板２００の表面にまで水素原子が到達しないため、メサ部の格子欠陥を回復させることができない。すなわち、コンタクトホール２１０ａの内部にバリアメタル２１１を介してプラグ電極２１２が埋め込まれた構造の半導体装置にライフタイム制御を行う場合、ライフタイム制御により低下したゲート閾値電圧を回復させることができない。
この問題を解消する方法として、バリアメタルの第１金属膜（半導体部に接する金属膜）をチタンではなく、ニッケル（Ｎｉ）やコバルト（Ｃｏ）等のＶＩＩＩ族の金属材料により形成する方法が提案されている（例えば、下記特許文献１参照。）。下記特許文献１では、バリアメタルの第１金属膜の材料を変更することで、電子線照射等の後に行う水素アニール時に第１金属膜に水素原子が吸蔵されることを防止している。
また、別の方法として、デバイス主面上にＴｉＷ（チタン−タングステン）系のバリアメタルをスパッタリングにより形成するに際して、ＴｉＷターゲットのチタン濃度を２重量％以上８重量％以下とする方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、チタンを含む金属膜のチタン濃度を制御して水素トラップ効果を弱めることで、水素アニールによるゲート閾値電圧回復効果を確保している。
また、別の方法として、半導体部と表面電極とが接触する箇所にはバリアメタルを配置し、半導体部と表面電極とが接触しない部分にはバリアメタルを配置しない方法が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、パターニングによりバリアメタルを選択的に除去することで、層間絶縁膜の側面（コンタクトホールの側壁）のみに半導体部の表面から連続するバリアメタルを残している。
また、バリアメタルを選択的に除去する方法として、コンタクトホール上方にある過剰なタングステン膜を化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）プロセスによって除去し、層間絶縁膜の表面のバリアメタルもＣＭＰプロセスにより除去する方法が提案されている（例えば、下記特許文献４（第００２９段落、第６，７図）参照。）。
また、ゲート閾値電圧等の電気的特性の劣化を防止する方法として、電磁波を照射することによって層間絶縁膜を発熱させて熱処理（リフロー）し、層間絶縁膜の堆積時に層間絶縁膜の表面に生じた凹凸を平坦化する方法が提案されている（例えば、下記特許文献５（第００１３段落、第２図）参照。）。
特開２０１１−１８１８４０号公報 特開２０１２−０６９８６１号公報 特開平０６−３１０７２９号公報 特表２０１０−５０３２２４号公報 特開平０７−２４９６２９号公報
上述したように、図２４に示す第１従来構造では、層間絶縁膜２１０の表面全体がバリアメタル２１１に覆われているため、水素アニールによるゲート閾値電圧回復効果が得られない。この問題は、上記特許文献３のように半導体部と表面電極とが接触しない部分にバリアメタルを配置しない構成とすることで解消される。この場合、コンタクトホールの内部にアルミニウムからなる表面電極を埋め込む従来構造（プラグ電極を用いない構造：以下、第２従来構造とする）と同程度に水素アニールによるゲート閾値電圧回復効果を得られる。
しかしながら、上記特許文献３では、層間絶縁膜上のバリアメタル（バリアメタルの、コンタクトホールの内壁に形成された部分以外の部分）をパターニングにより選択的に除去しているため、パターニング用マスクを形成する工程など工程数の増加を招くという問題がある。また、上記特許文献４のようにＣＭＰプロセスにより層間絶縁膜上のバリアメタルを除去する場合、コストが増加するという問題がある。また、図２４に示す第１従来構造では、上述したゲート閾値電圧回復効果が得られないという問題の他にさらに次の問題がある。
図２３は、図２４の第１従来構造で生じる問題を説明する説明図である。図２４の第１従来構造では、表面電極２１３と配線との密着性を高めるために、表面電極２１３を、アルミニウム膜２１４上に例えば半田との密着性の高いニッケル（Ｎｉ）膜２１５を積層した積層構造とする場合がある。このような積層構造の表面電極２１３では、図２３に示すように異物等の悪影響によりアルミニウム膜２１４に欠損２２１が生じた場合、アルミニウム膜２１４の欠損２２１の箇所でバリアメタル２１１およびプラグ電極２１２が露出されニッケル膜２１５と接触する。
バリアメタル２１１とニッケル膜２１５とは密着力が高く、層間絶縁膜２１０の表面（以下、上面とする）２１０ｂで広範囲にバリアメタル２１１とニッケル膜２１５とが密着する（符号２２２で示す破線で囲んだ部分）。このため、半導体基板（半導体チップ）２００の実装時やその後のヒートサイクル等でニッケル膜２１５の温度上昇により層間絶縁膜２１０にかかる熱応力が大きく、層間絶縁膜２１０に亀裂２２３が生じたり、バリアメタル２１１や層間絶縁膜２１０が剥離する虞がある。これによって、層間絶縁膜２１０による絶縁性が低下したり、リーク電流が大きくなるなど所定特性を得られない虞がある。
この発明は、上述した従来技術による問題点を解消するため、コンタクトホールの内部にバリアメタルを介してプラグ電極が埋め込まれた構造を備えた半導体装置の所定特性を、ライフタイム制御を行った場合においても安定して容易に得ることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板の第１主面上に絶縁膜を形成する第１形成工程を行う。次に、前記絶縁膜を深さ方向に貫通して前記半導体基板に達するコンタクトホールを形成する第２形成工程を行う。次に、前記絶縁膜の表面から前記半導体基板の前記コンタクトホールに露出する半導体部の表面にわたって、前記半導体部との密着性の高い金属膜を形成する第３形成工程を行う。次に、前記コンタクトホールの内部の前記金属膜の内側に埋め込むように、前記金属膜の表面に金属層を形成する第４形成工程を行う。次に、前記金属層をエッチバックして、前記金属層の、前記コンタクトホールの内部の部分以外の部分を除去し、前記金属膜を露出させる第１除去工程を行う。次に、前記金属膜の、前記第１除去工程で露出された部分をエッチバックして、前記絶縁膜を露出させる第２除去工程を行う。次に、前記半導体基板に軽イオンまたは電子線を照射する照射工程を行う。次に、水素雰囲気での熱処理により、前記照射工程で前記半導体基板に生じた格子欠陥を回復させる熱処理工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１形成工程では、前記絶縁膜として、ボロンを２．６ｗｔ％以上３．８ｗｔ％以下の不純物濃度で含み、かつリンを３．６ｗｔ％以上４．４ｗｔ％以下の不純物濃度で含む酸化シリコン膜を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１除去工程では、前記金属層の表面が前記コンタクトホールの内部に位置するまで、前記金属層をエッチバックすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２除去工程では、前記絶縁膜の、前記コンタクトホールの側壁をなす側面の上端が露出されるように、前記金属膜をエッチバックすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２形成工程では、前記コンタクトホールを形成するとともに、前記半導体基板の前記コンタクトホールに露出された部分に第１溝を形成する。前記第３形成工程では、前記第１溝を埋め込むように前記金属膜を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１形成工程では、前記絶縁膜の厚さを前記コンタクトホールの幅以上の厚さとすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１形成工程の前に、前記半導体基板の第１主面から所定深さで形成したトレンチの内部にゲート絶縁膜を介してゲート電極を形成する第５形成工程をさらに含む。前記第５形成工程では、前記ゲート電極の表面が前記トレンチの内部に位置するように前記ゲート電極を形成する。前記第１形成工程では、前記ゲート電極を覆うように前記絶縁膜を形成し、前記絶縁膜の、前記ゲート電極上の部分以外の部分の厚さを前記コンタクトホールの幅以上の厚さとすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５形成工程では、前記トレンチの幅よりも狭い間隔で、複数の前記トレンチを配置することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理工程では、前記半導体基板の、隣り合う前記トレンチの間に挟まれた部分に発生した前記格子欠陥を回復させることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに次の特徴を有する。前記第５形成工程では、次の各工程を行う。まず、第１導電型の前記半導体基板の、第１半導体素子が形成される第１形成領域および第２半導体素子が形成される第２形成領域に複数の前記トレンチを形成する工程を行う。次に、前記トレンチの内部に前記ゲート絶縁膜を介して前記ゲート電極を形成する工程を行う。次に、前記半導体基板の、隣り合う前記トレンチの間に挟まれた部分に、前記ゲート絶縁膜を挟んで前記ゲート電極に対向するように第２導電型の第１半導体領域を形成する工程を行う。次に、前記第１形成領域の前記第１半導体領域の内部に、前記ゲート絶縁膜を挟んで前記ゲート電極に対向するように第１導電型の第２半導体領域を選択的に形成する工程を行う。そして、前記第２除去工程の後、前記照射工程の前に、次の各工程を行う。まず、前記第１形成領域の前記第１半導体領域および前記第２半導体領域に接し、かつ前記第２形成領域の前記第１半導体領域に接する第１電極を形成する工程を行う。次に、前記第１形成領域において前記半導体基板の第２主面の表面層に第２導電型の第３半導体領域を形成し、前記第２形成領域において前記半導体基板の第２主面の表面層に前記半導体基板よりも不純物濃度の高い第１導電型の第４半導体領域を形成する工程を行う。次に、前記第３半導体領域および前記第４半導体領域に接する第２電極を形成する工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３形成工程では、前記金属膜として、チタン膜と窒化チタン膜とを順に積層することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４形成工程では、前記金属層として、タングステン層を形成することを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板の第１主面から所定深さで複数のトレンチが設けられている。前記トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。前記半導体基板の第１主面上に、前記ゲート電極を覆う絶縁膜が設けられている。コンタクトホールは、前記絶縁膜を深さ方向に貫通して前記半導体基板に達する。前記コンタクトホールの側壁から前記半導体基板の前記コンタクトホールに露出する半導体部の表面にわたって、前記半導体部との密着性の高い金属膜が設けられている。前記コンタクトホールの内部の前記金属膜の内側に、金属層が埋め込まれている。前記絶縁膜および前記金属層の表面に、第１電極が設けられている。そして、前記ゲート電極の表面は、前記トレンチの内部に位置する。
また、この発明にかかる半導体装置は、上述した発明において、前記絶縁膜は、ボロンを２．６ｗｔ％以上３．８ｗｔ％以下の不純物濃度で含み、かつリンを３．６ｗｔ％以上４．４ｗｔ％以下の不純物濃度で含む酸化シリコン膜である。
また、この発明にかかる半導体装置は、上述した発明において、前記絶縁膜の前記ゲート電極上の部分の厚さは、前記絶縁膜の前記ゲート電極上の部分以外の部分の厚さと、前記半導体基板の第１主面から前記ゲート電極の表面までの深さとの総和に等しい。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の、隣り合う前記トレンチの間に挟まれた部分以外の部分には、軽イオンまたは電子線の照射による格子欠陥が導入されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属膜は、前記絶縁膜の前記第１電極側の表面と、前記絶縁膜の前記コンタクトホールに露出する側面と、の交線である角部よりも前記半導体部側に位置することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属膜の一部に、前記金属膜を厚さ方向に貫通するスリット状の第２溝を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２溝は、前記金属膜を厚さ方向に貫通して、前記絶縁膜の前記第１電極側の表面に達することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１電極は、前記絶縁膜の前記ゲート電極上の部分から前記金属層にわたって、前記絶縁膜および前記金属層の全面を覆うことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１電極は、成分の異なる２層以上の金属電極膜を順に積層した積層構造を有する。最下層の前記金属電極膜は、アルミニウム膜またはアルミニウム合金膜であり、前記絶縁膜および前記金属層の少なくとも一部を覆うことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１電極は、最下層の前記金属電極膜上に上層の前記金属電極膜としてニッケル膜またはニッケル合金膜を積層した前記積層構造を有することを特徴とする。
上述した発明によれば、プラグ電極となる金属層のエッチバックに続けて、バリアメタルとなる金属膜をエッチバックすることにより、ゲート電極を覆う絶縁膜の上面（第１電極側の面）を露出させることができる。これにより、ゲート電極上には絶縁膜を挟んで第１電極が積層され、ゲート電極上の絶縁膜と第１電極との間にバリアメタルとなる金属膜は存在しない。このため、水素アニール（水素雰囲気での熱処理）時に、第１電極側から絶縁膜を通過してメサ部（半導体基板の、隣り合うトレンチ間に挟まれた部分）にまで水素原子を到達させることができる。これにより、ライフタイム制御のための軽イオンまたは電子線の照射によりメサ部に格子欠陥が発生してゲート閾値電圧が低下していたとしても、その後の水素アニールによりメサ部の格子欠陥を回復させることができ、ゲート閾値電圧を回復させることができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、コンタクトホールの内部にバリアメタルを介してプラグ電極が埋め込まれた構造を備えた半導体装置の所定特性を、ライフタイム制御を行った場合においても安定して容易に得ることができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の平面レイアウトの一例を示す平面図である。 図２は、図１の切断線Ａ−Ａ’における断面構造を示す断面図である。 図３は、図１の切断線Ｂ−Ｂ’における断面構造を示す断面図である。 図４は、図２のコンタクトホール付近を拡大して示す断面図である。 図５Ａは、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである（その１）。 図５Ｂは、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである（その２）。 図６は、実施の形態１にかかる半導体装置の製造途中の状態を示す平面図である。 図７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図８は、実施の形態１にかかる半導体装置の製造途中の状態を示す平面図である。 図９は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１０は、実施の形態１にかかる半導体装置の製造途中の状態を示す平面図である。 図１１は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１２は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１３は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１４は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１５は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１６は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図１８は、実施例１にかかる半導体装置の層間絶縁膜のリフロー後の断面状態を模式的に示す断面図である。 図１９は、比較となる半導体装置の層間絶縁膜のリフロー後の断面状態を模式的に示す断面図である。 図２０は、実施例２にかかる半導体装置のゲート閾値電圧特性を示す特性図である。 図２１は、実施例３にかかる半導体装置の配線後の表面電極の正常な状態を模式的に示す断面図である。 図２２は、実施例３にかかる半導体装置の配線後の表面電極の欠損が生じた状態を模式的に示す断面図である。 図２３は、図２４の第１従来構造で生じる問題を説明する説明図である。 図２４は、従来の半導体装置の構造を示す断面図である。 図２５は、実施の形態２にかかる半導体装置の構造を示す断面図である。 図２６は、図２５のバリアメタルのスリットを半導体基板のおもて面側から見たレイアウトを示す平面図である。 図２７は、図２５のバリアメタルのスリットを半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。 図２８は、図２５のバリアメタルのスリットを半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。 図２９は、実施の形態３にかかる半導体モジュールを半導体チップのおもて面側から見たレイアウトを示す平面図である。 図３０は、図２９の切断線Ｈ−Ｈ’における断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
まず、実施の形態１にかかる半導体装置の製造方法により作製（製造）される半導体装置の一例として逆導通型絶縁ゲート型バイポーラトランジスタ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ−ＩＧＢＴ）の構造について説明する。図１は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の平面レイアウトの一例を示す平面図である。図２は、図１の切断線Ａ−Ａ’における断面構造を示す断面図である。図３は、図１の切断線Ｂ−Ｂ’における断面構造を示す断面図である。図４は、図２のコンタクトホール付近を拡大して示す断面図である。図３のコンタクトホール付近の拡大図は図示省略するが、図３のコンタクトホール付近の拡大図は、図２のｎ+型エミッタ領域６に代えてｐ+型コンタクト領域７ａおよびｐ++型プラグ領域７ｂを配置した状態である。図１には、層間絶縁膜８をハッチングで示し、バリアメタル（金属膜）９、プラグ電極（金属層）１２およびおもて面電極（第１電極）１３を図示省略する。
図１〜４に示す実施の形態１にかかる半導体装置は、同一の半導体基板（半導体チップ）にトレンチゲート型ＩＧＢＴ（第１半導体素子）とＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：フリーホイールダイオード（第２半導体素子））とを設けたＲＣ−ＩＧＢＴである。ｎ-型ドリフト層１となるｎ-型の半導体基板のおもて面から所定深さのトレンチ２が設けられている。トレンチ２は、ＩＧＢＴの素子構造を設けたＩＧＢＴ領域（第１形成領域）２１およびＦＷＤの素子構造を設けたＦＷＤ領域（第２形成領域）２２に、例えばストライプ状の平面レイアウトで複数配置されている。トレンチ２がストライプ状に延びる方向（以下、第１方向とする）ｘは、ＩＧＢＴ領域２１およびＦＷＤ領域２２が並列された方向（以下、第２方向とする）ｙと直交する。
トレンチ２の第２方向ｙの幅（以下、単に幅とする）ｗ１を狭くすることで、１つのトレンチ２を含むＩＧＢＴの単位セル（素子の機能単位）の微細化が可能である。トレンチピッチ（トレンチ２を配置する間隔）を狭くすることで、１組の隣り合うトレンチ２間の半導体部（メサ部）に設けられたＦＷＤの単位セルの微細化が可能である。トレンチ２の幅ｗ１およびトレンチピッチを狭くすることで、半導体チップの微細化が可能である。トレンチピッチは、ＩＧＢＴ領域２１およびＦＷＤ領域２２ともに同じであってもよい。半導体チップの微細化を図る場合、例えば、メサ部の幅（隣り合うトレンチ２間の幅（以下、メサ幅とする））ｗ２はトレンチ２の幅ｗ１よりも狭くなる（ｗ２＜ｗ１）。
トレンチ２の内部には、トレンチ２の内壁に沿ってゲート絶縁膜３が設けられ、ゲート絶縁膜３の内側にゲート電極４が設けられている。トレンチ２、ゲート絶縁膜３およびゲート電極４はＭＯＳゲートを構成する。ゲート電極４は、ＩＧＢＴ領域２１において、トレンチ２の側壁に設けられたゲート絶縁膜３を挟んで後述するｎ+型エミッタ領域６に対向する程度にトレンチ２の内部に埋め込まれていればよい。このため、ゲート電極４の上面（後述するおもて面電極１３側の面）は、基板おもて面よりも若干コレクタ側に凹んでいてもよい（以下、ゲート電極４の上面の凹み４ａとする）。すなわち、ゲート電極４の上面はトレンチ２の内部に位置していてもよい。
メサ部（隣り合うトレンチ２間の半導体部）には、トレンチ２よりも浅い深さでｐ型ベース領域（第１半導体領域）５が設けられている。ｐ型ベース領域５の幅はメサ幅ｗ２に等しく、ｐ型ベース領域５は両側の各トレンチ２の側壁に露出されている。ｐ型ベース領域５は、ＦＷＤ領域２２においてｐ型アノード領域として機能する。ＩＧＢＴ領域２１において、ｐ型ベース領域５の内部には、基板おもて面に露出されるように、ｎ+型エミッタ領域（第２半導体領域）６およびｐ+型コンタクト領域７ａがそれぞれ選択的に設けられている。ｎ+型エミッタ領域６とｐ+型コンタクト領域７ａ（後述するｐ++型プラグ領域７ｂ）とは、例えば、第１方向ｘに交互に繰り返し配置した平面レイアウトで、かつ互いに接するように設けられている。
異なるメサ部に設けられたｎ+型エミッタ領域６同士は、例えば、トレンチ２を挟んで第２方向ｙに対向する。異なるメサ部に設けられたｐ+型コンタクト領域７ａ同士は、例えば、トレンチ２を挟んで第２方向ｙに対向する。ｎ+型エミッタ領域６およびｐ+型コンタクト領域７ａの各幅はメサ幅ｗ２に等しく、ｎ+型エミッタ領域６およびｐ+型コンタクト領域７ａは両側の各トレンチ２の側壁に露出されている。ｐ+型コンタクト領域７ａの内部には、基板おもて面に露出されるように、ｐ++型プラグ領域７ｂが選択的に設けられている。ｐ++型プラグ領域７ｂは、第１方向ｘに隣り合う各ｎ+型エミッタ領域６に接する。ｐ++型プラグ領域７ｂの幅は後述するコンタクトホール８ａの幅ｗ３にほぼ等しく、ｐ++型プラグ領域７ｂはトレンチ２の側壁に露出されていない。
基板おもて面上には、ＩＧＢＴ領域２１からＦＷＤ領域２２にわたって、ＭＯＳゲートを覆うように層間絶縁膜８が設けられている。層間絶縁膜８は、例えば、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などボロン（Ｂ）およびリン（Ｐ）を含む酸化シリコン（ＳｉＯ2）膜であり、一般的な組成の層間絶縁膜よりもボロン濃度およびリン濃度が高い。具体的には、一般的な組成の層間絶縁膜のボロン濃度は２．０ｗｔ％以上２．４ｗｔ％以下程度であり、リン濃度は１．５ｗｔ％以上２．５ｗｔ％以下程度である。本発明の層間絶縁膜８のボロン濃度は例えば２．６ｗｔ％以上３．８ｗｔ％以下程度であり、リン濃度は例えば３．６ｗｔ％以上４．４ｗｔ％以下程度である。
例えば、メサ幅ｗ２を狭くするほど、隣り合うゲート電極４間の幅（メサ部の幅）が少なくなり、ゲート電極４の上面の凹み４ａが第２方向ｙに連続して配置された状態となるため、基板おもて面の凹凸が大きくなる。この場合、一般的な組成の層間絶縁膜では、リフロー後であっても、基板おもて面の凹凸に応じた凹凸が層間絶縁膜の表面に残ってしまう（図１９参照）。一方、本発明においては、層間絶縁膜８のボロン濃度およびリン濃度を上記条件とすることにより、層間絶縁膜８の堆積（形成）中や、層間絶縁膜８の表面を平坦化するための熱処理（リフロー）中における層間絶縁膜８の流動性を向上させることができる。これにより、メサ幅ｗ２を狭くした微細構造であっても、リフローにより層間絶縁膜８の表面（後述する上面８ｅ）はほぼ平坦になる。
層間絶縁膜８は厚くするほど絶縁・分離効果を高めることができるため、層間絶縁膜８の厚さは可能な限り厚いことが好ましいが、少なくとも層間絶縁膜８のメサ部上の部分の厚さｔ１をコンタクトホール８ａの幅ｗ３以上とすることが好ましい（ｔ１≧ｗ３）。その理由は、次の通りである。コンタクトホール８ａの深さ（すなわち層間絶縁膜８のメサ部上の部分の厚さｔ１）に対するコンタクトホール８ａの幅ｗ３の比率（＝ｗ３／ｔ１）が１を超えて大きくなるほど、コンタクトホール８ａの内部にプラグ電極１２が充填されにくくなる。このため、プラグ電極１２を厚く堆積（形成）する必要があるが、この場合、プラグ電極１２の堆積や、後述するプラグ電極１２のエッチバックに時間がかかる。また、プラグ電極１２を厚く堆積したとしてもコンタクトホール８ａの内部をプラグ電極１２で充填することができない虞があるからである。そして、上述したように層間絶縁膜８の上面８ｅはゲート電極４の上面の凹み４ａによらずほぼ平坦となるため、層間絶縁膜８のゲート電極４上の最も厚い部分の厚さｔ２は、基板おもて面からゲート電極４の上面の凹み４ａの底部までの深さｄ１と、層間絶縁膜８のメサ部上の部分の厚さｔ１の総和となる（ｔ２＝ｄ１＋ｔ１）。
層間絶縁膜８を深さ方向ｚに貫通するコンタクトホール８ａが設けられている。コンタクトホール８ａの幅ｗ３は、メサ幅ｗ２よりも狭い（ｗ３＜ｗ２）。例えば、メサ幅ｗ２が１μｍ程度である場合、コンタクトホール８ａの幅ｗ３を０．６μｍ以下程度とすることで、トレンチピッチの狭い微細構造となる。コンタクトホール８ａの幅ｗ３とは、コンタクトホール８ａの下端側（メサ部側）の幅であり、後述するバリアメタル９と半導体部とのコンタクトの幅である。コンタクトホール８ａの上端側（おもて面電極１３側）の幅は、プラグ電極１２の埋め込み性が悪化しない範囲で、コンタクトホール８ａの下端側の幅よりも広くてもよい。
コンタクトホール８ａには、第１方向ｘに交互に繰り返し配置した平面レイアウトでｎ+型エミッタ領域６およびｐ++型プラグ領域７ｂが露出されている。ｎ+型エミッタ領域６およびｐ++型プラグ領域７ｂのコンタクトホール８ａに露出された部分は、コンタクトホール８ａの形成時に半導体部（メサ部）が若干除去されることで、層間絶縁膜８と半導体部との界面よりもコレクタ側に若干凹んでいる（以下、この凹みをメサ部の溝（第１溝）８ｂとする）。メサ部の溝８ｂの幅は例えばコンタクトホール８ａの幅ｗ３にほぼ等しく、メサ部の溝８ｂの内壁はコンタクトホール８ａの側壁（層間絶縁膜８の側面８ｃ）に連続している。層間絶縁膜８の側面８ｃの上端（おもて面電極１３側の端部）角部８ｄは、曲率（丸み）をもたないことが好ましい。その理由は、コンタクトホール８ａの上端側の幅が広がりすぎることで、上述したようにプラグ電極１２の形成に時間がかかったり、コンタクトホール８ａの内部にプラグ電極１２を埋め込むことができない虞があるからである。
コンタクトホール８ａおよびメサ部の溝８ｂの内部には、コンタクトホール８ａおよびメサ部の溝８ｂの内壁に沿ってバリアメタル９が設けられ、バリアメタル９の内側にプラグ電極１２が設けられている。バリアメタル９およびプラグ電極１２は、おもて面電極１３とともにエミッタ電極およびアノード電極として機能する。バリアメタル９は、層間絶縁膜８の側面８ｃおよびメサ部の溝８ｂの内壁にのみ設けられ、層間絶縁膜８の側面８ｃの上端角部８ｄおよび上面８ｅ上にまで延在していない。すなわち、層間絶縁膜８の側面８ｃの上端角部８ｄおよび上面８ｅはおもて面電極１３に接しており、バリアメタル９は、層間絶縁膜８を挟んで深さ方向ｚに、層間絶縁膜８で覆われた部分（ゲート電極４や、メサ部のトレンチ２の側壁に沿った部分）に対向しない。
バリアメタル９は、例えば、第１，２金属膜１０，１１を順に積層した２層構造を有する。第１金属膜１０は、例えば、シリコン（Ｓｉ）との密着性の高いチタン（Ｔｉ）膜であり、シリサイド化（チタンシリサイド（ＴｉＳｉ））されてｎ+型エミッタ領域６およびｐ++型プラグ領域７ｂとのオーミックコンタクトを形成している。第２金属膜１１は、例えば、窒化チタン（ＴｉＮ）膜である。バリアメタル９の厚さ（第１，２金属膜１０，１１の総厚さ）ｔ３は例えばメサ部の溝８ｂの深さｄ２にほぼ等しく、メサ部の溝８ｂの内部はほぼバリアメタル９で埋め込まれている。
プラグ電極１２の材料として、例えば埋め込み性の高いタングステン（Ｗ）が用いられている。プラグ電極１２の上面は、層間絶縁膜８の上面８ｅとほぼ同様の高さ位置にあることが好ましいが、プラグ電極１２を形成するためのエッチバックの処理時間に応じて層間絶縁膜８の上面８ｅよりも若干コレクタ側に凹んでいてもよい（以下、プラグ電極１２の上面の凹み１２ａとする）。プラグ電極１２の上面の凹み１２ａの深さｄ３は、層間絶縁膜８の上面８ｅとの段差が小さくなるように浅いことが好ましく、例えば０μｍ以上３μｍ以下程度であることがよい。また、プラグ電極１２は、層間絶縁膜８の側面８ｃの上端角部８ｄまで延在していない。
プラグ電極１２および層間絶縁膜８の表面には、プラグ電極１２の上面の凹み１２ａを埋め込むように、例えばアルミニウム−シリコン（Ａｌ−Ｓｉ）などを材料とするおもて面電極１３が設けられている。おもて面電極１３は、ＩＧＢＴ領域２１においてプラグ電極１２およびバリアメタル９を介してｎ+型エミッタ領域６およびｐ++型プラグ領域７ｂに電気的に接続され、エミッタ電極として機能する。また、おもて面電極１３は、ＦＷＤ領域２２においてプラグ電極１２およびバリアメタル９を介してｐ++型プラグ領域７ｂに電気的に接続され、アノード電極として機能する。
半導体基板の裏面の表面層には、ＩＧＢＴ領域２１においてｐ+型コレクタ領域（第３半導体領域）１４が設けられ、ＦＷＤ領域２２においてｎ+型カソード領域（第４半導体領域）１５が設けられている。半導体基板の裏面の表面層の、ｐ+型コレクタ領域１４およびｎ+型カソード領域１５よりも深い位置に、オフ時にｐ型ベース領域５とｎ-型ドリフト層１との間のｐｎ接合から伸びる空乏層の広がりを抑制するフィールドストップ層（不図示）が設けられていてもよい。裏面電極（第２電極）１６は、半導体基板の裏面全体に設けられ、ｐ+型コレクタ領域１４およびｎ+型カソード領域１５に接する。裏面電極１６は、ｐ+型コレクタ領域１４に接しコレクタ電極として機能するとともに、ｎ+型カソード領域１５に接してカソード電極として機能する。
次に、実施の形態１にかかる半導体装置の製造方法について説明する。図５Ａ，５Ｂは、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。図６，８，１０は、実施の形態１にかかる半導体装置の製造途中の状態を示す平面図である。図７，９，１１〜１７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。図７には、図６の切断線Ｃ−Ｃ’における断面構造を示す。図９（ａ）には図８の切断線Ｄ−Ｄ’における断面構造を示し、図９（ｂ）には図８の切断線Ｅ−Ｅ’における断面構造を示す。図１１（ａ）には図１０の切断線Ｆ−Ｆ’における断面構造を示し、図１１（ｂ）には図１０の切断線Ｇ−Ｇ’における断面構造を示す。図１２〜１７には、（ａ）にｎ+型エミッタ領域６を通る第２方向ｙに平行な断面を示し、（ｂ）にｐ+型コンタクト領域７ａを通る第２方向ｙに平行な断面を示す。
まず、ｎ-型ドリフト層１となるｎ-型の半導体基板（半導体ウエハ）のおもて面側に、一般的な方法により、トレンチ２、ゲート絶縁膜３およびゲート電極４を順に形成して第１方向ｘに延びるストライプ状にＭＯＳゲートを形成する（ステップＳ１）。このとき、トレンチピッチは、例えば、半導体チップの微細化のため、メサ幅ｗ２がトレンチ２の幅ｗ１よりも狭くなるように決定する。また、ゲート絶縁膜３は例えば熱酸化などによりトレンチ２の内壁から隣り合うトレンチ２間の半導体部（メサ部）表面に延在するように形成されるが、ゲート絶縁膜３のメサ部表面に形成された部分は後述する層間絶縁膜８の形成前までに除去する。図６には、ゲート絶縁膜３のメサ部表面に形成された部分を除去した状態を示す。また、ゲート電極４は、トレンチ２の内部を埋め込むように基板おもて面上に堆積（形成）した例えばポリシリコン層をエッチバックによりトレンチ２の内部にのみ残すことで形成される。このため、ゲート電極４の上面には、ポリシリコン層のエッチバックの処理時間に応じた基板おもて面から所定深さｄ１で凹み４ａが形成される。
次に、基板おもて面全体に例えばボロン（Ｂ）などのｐ型不純物をイオン注入し、基板おもて面の表面層に、ＩＧＢＴ領域２１からＦＷＤ領域２２にわたって、トレンチ２よりも浅い深さでｐ型ベース領域５を形成する（ステップＳ２）。ステップＳ２においては、ゲート電極４がマスクとして機能し、ＩＧＢＴ領域２１およびＦＷＤ領域２２のすべてのメサ部に所定深さでｐ型ベース領域５が形成される。次に、ｎ+型エミッタ領域６の形成領域に対応する部分が開口したレジストマスク３１（図６のハッチング部分）を形成する。例えばＦＷＤ領域２２を覆い、ＩＧＢＴ領域２１全体を開口したレジストマスク３１を形成すればよい。次に、このレジストマスク３１およびゲート電極４をマスクとして例えば砒素（Ａｓ）などのｎ型不純物をイオン注入し、ＩＧＢＴ領域２１のｐ型ベース領域５の表面層にｎ+型エミッタ領域６を形成する（ステップＳ３）。ステップＳ３のイオン注入は、ドーズ量を５×１０15／ｃｍ2とし、加速エネルギーを１２０ｋｅＶとしてもよい。ここまでの状態が図６，７に示されている。そして、ｎ+型エミッタ領域６の形成に用いたレジストマスク３１を除去する。
次に、ｐ+型コンタクト領域７ａの形成領域に対応する部分が開口したレジストマスク３２（図８のハッチング部分）を形成する。例えばＩＧＢＴ領域２１において第２方向ｙに延びるストライプ状に開口し、かつＦＷＤ領域２２全体を開口したレジストマスク３２を形成すればよい。次に、このレジストマスク３２およびゲート電極４をマスクとして例えばボロン（Ｂ）などのｐ型不純物をイオン注入し、ＩＧＢＴ領域２１においてｎ+型エミッタ領域６の表面層にｐ+型コンタクト領域７ａを選択的に形成する。かつＦＷＤ領域２２においてｐ型ベース領域５の表面層にｐ+型コンタクト領域７ａを形成する（ステップＳ４）。ｐ+型コンタクト領域７ａは、ＩＧＢＴ領域２１において第１方向ｘにｎ+型エミッタ領域６と交互に繰り返し配置した平面レイアウトに形成され、ＦＷＤ領域２２において第１方向ｘに延びるストライプ状の平面レイアウトに形成される。ステップＳ４のイオン注入は、ドーズ量を３×１０15／ｃｍ2とし、加速エネルギーを１２０ｋｅＶとしてもよい。ここまでの状態が図８，９に示されている。そして、ｐ+型コンタクト領域７ａの形成に用いたレジストマスク３２を除去する。
次に、ゲート電極４を覆うように、基板おもて面上に層間絶縁膜８としてボロン濃度およびリン濃度を上記条件とした例えばＢＰＳＧ膜を堆積（形成）する（ステップＳ５）。次に、例えば、窒素（Ｎ2）雰囲気で９５０℃程度の温度の熱処理（リフロー）を２０分間程度行うことで、層間絶縁膜８の表面を平坦化する（ステップＳ６）。層間絶縁膜８のボロン濃度およびリン濃度を上記条件とすることで、ゲート電極４の上面の凹み４ａによる基板おもて面の凹凸の大きさによらず、リフローにより層間絶縁膜８の上面８ｅがほぼ平坦となる。ステップＳ６においては、層間絶縁膜８の上面８ｅを平坦にすることができる程度に高温度でリフローを行えばよく、その温度は例えば８００℃以上１０００℃以下程度であり、好ましくは９００℃以上であることがよい。次に、フォトリソグラフィおよびエッチングにより層間絶縁膜８をパターニングしてコンタクトホール８ａを形成し、ｎ+型エミッタ領域６およびｐ+型コンタクト領域７ａを露出させる（ステップＳ７）。図１０に、パターニング後の層間絶縁膜８をハッチングで示す。
ステップＳ７においては、層間絶縁膜８のパターニング時に、ｎ+型エミッタ領域６およびｐ+型コンタクト領域７ａのコンタクトホール８ａに露出された部分（メサ部）も若干除去され、メサ部の表面に溝８ｂが形成される。これにより、後に形成されるバリアメタル９とのコンタクト面積が大きくなるため、低コンタクト抵抗化が可能となる。または、コンタクト抵抗を増加させずに、コンタクト面積の増加分の微細化が可能となる。また、コンタクトホール８ａの形成（ステップＳ７の処理）後、層間絶縁膜８の側面８ｃの上端角部８ｄをなだらかにするための９５０℃程度の温度のリフローを行わない。さらに、コンタクトホール８ａの形成以降、例えば８００℃以上程度の温度の熱処理を行わない。これにより、層間絶縁膜８の側面８ｃの上端角部８ｄがほぼ角張った状態で維持されるため、層間絶縁膜８の上面８ｅの平坦性が向上する。特に、後述するバリアメタル９の形成（後述するステップＳ９の処理）前までの層間絶縁膜８の上面８ｅの平坦性が高いことで、本発明の効果がより向上する。ここまでの状態が図１０，１１に示されている。
次に、基板おもて面上（層間絶縁膜８上）に、ｐ++型プラグ領域７ｂの形成領域に対応する部分が開口したレジストマスク３３を形成する。例えば、ｐ+型コンタクト領域７ａを形成するためのレジストマスク（図８参照）と同様の平面レイアウトに開口したレジストマスク３３を形成すればよい。次に、このレジストマスク３３および層間絶縁膜８をマスクとして例えばフッ化ボロン（ＢＦ2）などのｐ型不純物をイオン注入し、ｐ+型コンタクト領域７ａのコンタクトホール８ａに露出する部分の表面層にｐ++型プラグ領域７ｂを形成する（ステップＳ８）。ステップＳ８のイオン注入は、ドーズ量を３×１０15／ｃｍ2とし、加速エネルギーを３０ｋｅＶとしてもよい。ここまでの状態が図１２に示されている。そして、ｐ++型プラグ領域７ｂの形成に用いたレジストマスク３３を除去する。
次に、例えばスパッタリング法により、コンタクトホール８ａの内部に、層間絶縁膜８の側面８ｃおよびメサ部の溝８ｂの内壁に沿うようにバリアメタル９となる金属膜３４を形成する（ステップＳ９）。このとき、金属膜３４の厚さｔ３は、金属膜３４によってメサ部の溝８ｂの内部を埋め込むことができる厚さとする。金属膜３４は、第１金属膜１０となる例えばチタン膜と、第２金属膜１１となる例えば窒化チタン膜と、を順に積層した２層構造とする（図４参照）。ステップＳ９においては、層間絶縁膜８の側面８ｃから側面８ｃの上端角部８ｄおよび上面８ｅ上に延在するように、層間絶縁膜８の表面全体に金属膜３４が形成される。ここまでの状態が図１３に示されている。
次に、例えば６６０℃程度の温度の熱処理（アニール）により、金属膜３４（第１金属膜１０となる例えばチタン膜）の半導体部（ｎ+型エミッタ領域６およびｐ++型プラグ領域７ｂ）に接する部分をシリサイド化する（ステップＳ１０）。次に、例えば化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、コンタクトホール８ａの内部の金属膜３４の内側を埋め込むように、プラグ電極１２となる例えばタングステン層３５を堆積（形成）する（ステップＳ１１）。ステップＳ１１においては、層間絶縁膜８の上面８ｅ上の金属膜３４の表面にもタングステン層３５が形成される。ここまでの状態が図１４に示されている。
次に、層間絶縁膜８の上面８ｅ上の金属膜３４が露出するまでタングステン層３５をエッチバックする（ステップＳ１２）。ステップＳ１２の処理後に、コンタクトホール８ａの内部に残るタングステン層３５がプラグ電極１２となる。エッチバック後のタングステン層３５の表面は層間絶縁膜８の上面８ｅとほぼ同じ高さ位置であることが好ましいが、層間絶縁膜８の上面８ｅ上の金属膜３４の表面にタングステン層３５が残らないように余裕を見て、タングステン層３５の表面が層間絶縁膜８の上面８ｅよりも若干低くなるようにタングステン層３５をエッチバックしてもよい。すなわち、タングステン層３５の表面がコンタクトホール８ａの内部に位置するまで、タングステン層３５をエッチバックすればよい。この場合、プラグ電極１２の上面の凹み１２ａの深さｄ３が深くなりすぎないように、エッチバックの処理時間を調整すればよい。ここまでの状態が図１５に示されている。
次に、層間絶縁膜８の上面８ｅが露出するまで金属膜３４をエッチバックする（ステップＳ１３）。ステップＳ１３の処理後に、コンタクトホール８ａの内部に残る金属膜３４がバリアメタル９となる。すなわち、このエッチバックにより、バリアメタル９の、コンタクトホール８ａの内壁に形成された部分以外の部分を除去する。上述したように層間絶縁膜８の上面８ｅがほぼ平坦であるため、金属膜３４のエッチバック時にはほぼ同時に層間絶縁膜８の上面８ｅ全体が露出される。また、層間絶縁膜８の側面８ｃの上端角部８ｄ上に金属膜３４が残らないように、金属膜３４の上端が層間絶縁膜８の上面８ｅよりも若干低くなるように金属膜３４のエッチバックの処理時間を調整する。ここまでの状態が図１６に示されている。
次に、層間絶縁膜８およびプラグ電極１２上に、例えば、アルミニウム−シリコンを材料とする５μｍ程度の厚さでおもて面電極１３を形成する（ステップＳ１４）。次に、半導体基板を裏面側から研削していき、半導体装置として用いる製品厚さの位置まで研削する（ステップＳ１５）。次に、基板裏面全体に例えばボロンなどのｐ型不純物をイオン注入し、半導体基板の裏面全体の表面層にｐ+型コレクタ領域１４を形成する（ステップＳ１６）。ここまでの状態が図１７に示されている。次に、基板裏面上に、ｎ+型カソード領域の形成領域に対応した部分が開口したレジストマスク（不図示）を形成する。次に、このレジストマスクをマスクとして例えばリンなどのｎ型不純物をイオン注入し、ＦＷＤ領域２２において、半導体基板の裏面の表面層にｎ+型カソード領域１５を形成する（ステップＳ１７）。
次に、ｎ+型カソード領域１５の形成に用いたレジストマスクを除去した後、レーザーアニールによりｐ+型コレクタ領域１４およびｎ+型カソード領域１５を活性化させる（ステップＳ１８）。次に、基板おもて面全体を例えばポリイミド膜などのパッシベーション膜（不図示）で覆った後、パッシベーション膜をパターニングしておもて面電極１３や各電極パッドを露出させる（ステップＳ１９）。半導体基板の裏面研削後、ｐ+型コレクタ領域１４の形成前に、パッシベーション膜の形成およびパターニングを行ってもよい。半導体基板の裏面研削後に基板おもて面のパッシベーション膜を形成することで、パッシベーション膜による基板おもて面の段差の悪影響を受けずに半導体基板の裏面研削を行うことができる。また、おもて面電極１３の形成後、半導体基板の裏面研削前に、パッシベーション膜の形成およびパターニングを行ってもよい。
次に、半導体基板のおもて面側または裏面側からヘリウム（Ｈｅ）または電子線を照射し、ｎ-型ドリフト層１にライフタイムキラーとなる格子欠陥を導入することで、ｎ-型ドリフト層１におけるキャリアのライフタイムを低減させる（ステップＳ２０）。このライフタイム制御により、メサ部にも格子欠陥が発生する。メサ部に発生した格子欠陥がメサ部のＭＯＳゲートに沿った部分に存在する場合、ゲート閾値電圧が低下してしまう。メサ部のＭＯＳゲートに沿った部分とは、ｐ型ベース領域５の、ｎ+型エミッタ領域６とｎ-型ドリフト層１とに挟まれた部分、すなわちオン時にｎ型の反転層（チャネル）が形成される部分である。このため、次に、水素（Ｈ2）雰囲気で例えば３５０℃程度の温度の熱処理（水素アニール）を行い、メサ部の格子欠陥を回復させる（ステップＳ２１）。
上述したように、ステップＳ２１の水素アニール時、層間絶縁膜８の上面８ｅおよび側面８ｃの上端角部８ｄ上にバリアメタル９は存在しない。このため、水素雰囲気中の水素原子の拡散がバリアメタル９に抑制されず、おもて面電極１３および層間絶縁膜８を通過してメサ部の格子欠陥にまで水素原子が到達する。これにより、メサ部の格子欠陥が回復されるため、ゲート閾値電圧をヘリウムや電子線の照射前と同程度に回復させることができる。次に、半導体基板の裏面全体に、ｐ+型コレクタ領域１４およびｎ+型カソード領域１５に接する裏面電極１６を形成する（ステップＳ２２）。その後、半導体ウエハをチップ状に切断（ダイシング）して個片化することで、図１〜４に示すトレンチゲート構造のＲＣ−ＩＧＢＴが完成する。
以上、説明したように、実施の形態１によれば、プラグ電極のエッチバックに続けて、バリアメタルをエッチバックすることにより、層間絶縁膜の上面を容易に露出させることができる。これにより、ゲート電極上には層間絶縁膜を挟んでおもて面電極が積層され、ゲート電極上の層間絶縁膜とおもて面電極との間にバリアメタルは存在しない。このため、水素アニール時に、おもて面電極側から層間絶縁膜を通過してメサ部にまで水素原子を到達させることができる。したがって、ライフタイム制御のためのヘリウムまたは電子線の照射によりメサ部に格子欠陥が発生してゲート閾値電圧が低下したとしても、水素アニールによるゲート閾値電圧回復効果を安定して容易に得ることができる。また、実施の形態１によれば、層間絶縁膜の上面上にバリアメタルが存在しないことで、層間絶縁膜の上面部分がゲート絶縁膜に蓄積された電荷の逃げ道となる。これにより、ゲート絶縁膜に電荷が残ったままにならないため、層間絶縁膜の表面全体がバリアメタルに覆われた第１従来構造よりもゲート絶縁膜の耐久性を向上させることができる。
また、従来のようにバリアメタルのパターニング工程や、バリアメタルのＣＭＰプロセスを必要としない。このため、バリアメタルのパターニングのばらつきによる信頼性低下や、工程数やコストの増加を防止することができる。また、実施の形態１によれば、一般的な組成の層間絶縁膜よりもボロン濃度およびリン濃度が高いＢＰＳＧ膜を層間絶縁膜とすることで、層間絶縁膜の堆積時およびリフロー時の流動性を向上させることができる。このため、トレンチピッチを狭くして微細化を図ったとしても、基板おもて面の凹凸によらず、リフロー後に、層間絶縁膜の上面をほぼ平坦にすることができる。これにより、バリアメタルのエッチバック時にほぼ同時に層間絶縁膜の上面が露出され、層間絶縁膜の上面に余分なバリアメタルが残ることを防止することができる。これにより、水素アニールによるゲート閾値電圧回復効果をより向上させることができる。また、バリアメタルのエッチバック時にほぼ同時に層間絶縁膜の上面が露出されるため、一般的な組成で層間絶縁膜を形成した場合に比べてバリアメタルのエッチバック時間を短くすることができる。
（実施例１）
次に、層間絶縁膜８の上面８ｅの平坦性について検証した。図１８は、実施例１にかかる半導体装置の層間絶縁膜のリフロー後の断面状態を模式的に示す断面図である。図１９は、比較となる半導体装置の層間絶縁膜のリフロー後の断面状態を模式的に示す断面図である。まず、上述した実施の形態１にかかる半導体装置の製造方法にしたがい、ＭＯＳゲートの形成（ステップＳ１）からおもて面電極１３の形成（ステップＳ１４）までを行った試料を用意した（以下、実施例１とする）。すなわち、実施例１では、層間絶縁膜８として、一般的な組成の層間絶縁膜よりもボロン濃度およびリン濃度が高いＢＰＳＧ膜を形成している。なお、メサ部の各半導体領域の形成（上述したステップＳ２〜Ｓ４，Ｓ６）は省略した。トレンチ２は、開口部側から底部に向うにしたがって幅が狭くなっており、開口部側の幅ｗ１を１．３４μｍとし、中間の深さ付近における幅ｗ４を１．１３μｍとした。トレンチ２の深さｄ４を５．２６μｍとした。また、メサ幅ｗ２を１．０６μｍとした。
比較として、一般的な組成で層間絶縁膜１０８を形成した試料を用意した（以下、比較例とする）。比較例の製造方法は、層間絶縁膜１０８の組成が異なる以外は実施例１と同様である。比較例では、実施例１よりもトレンチ１０２の深さｄ１０４が若干深いが、その他の寸法は実施例１とほぼ同様である。具体的には、トレンチ１０２は、開口部側から底部に向うにしたがって幅が狭くなっており、開口部側の幅ｗ１０１を１．３５μｍとし、中間の深さ付近における幅ｗ１０４を１．１２μｍとし、底部の幅ｗ１０５を０．９２μｍとした。トレンチ１０２の深さｄ１０４を６．２４μｍとした。メサ幅ｗ１０２を、トレンチ１０２の中間の深さ付近において１．３２μｍとした。図１９において、符号１０１，１０３，１０４，１０８ａ、１０８ｂ，１０９，１１２，１１３は、それぞれｎ-型ドリフト層、ゲート絶縁膜、ゲート電極、コンタクトホール、メサ部の溝、バリアメタル、プラグ電極およびおもて面電極である。
これら実施例１の層間絶縁膜８および比較例の層間絶縁膜１０８のリフロー後の状態を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察した結果をそれぞれ図１８，１９に模式的に示す。図１９に示す結果より、比較例では、基板おもて面にゲート電極１０４の上面の凹み１０４ａなどにより生じた凹凸に応じて層間絶縁膜１０８の上面１０８ｅに大きな凹凸が生じていることが確認された。それに対して、図１８に示す結果より、実施例１においては、基板おもて面にゲート電極４の上面の凹み４ａなどにより凹凸が生じていたとしても、層間絶縁膜８の上面８ｅを平坦にすることができることが確認された。
（実施例２）
次に、実施の形態１にかかる半導体装置のゲート閾値電圧について検証した。図２０は、実施例２にかかる半導体装置のゲート閾値電圧特性を示す特性図である。上述した実施の形態１にかかる半導体装置の製造方法にしたがい、上記諸条件でＲＣ−ＩＧＢＴを作製した（以下、実施例２とする）。すなわち、実施例２では、層間絶縁膜８として一般的な組成の層間絶縁膜よりもボロン濃度およびリン濃度が高いＢＰＳＧ膜を形成し、層間絶縁膜８の上面８ｅを平坦化した。また、実施例２では、層間絶縁膜８の上面８ｅ上のバリアメタル９がエッチバックにより除去され、層間絶縁膜８の上面とおもて面電極１３とが接する構成となっている。ライフタイム制御は、ヘリウムを照射することで行った（ステップＳ２０の処理）。
比較として、層間絶縁膜として一般的な組成のＢＰＳＧ膜を形成し、コンタクトホールの内壁から層間絶縁膜の上面上に延在するバリアメタルを除去せずに、層間絶縁膜上にバリアメタルを介しておもて面電極を形成した第１従来構造を備えたＲＣ−ＩＧＢＴを作製した（以下、従来例とする）。従来例の層間絶縁膜の組成およびバリアメタルの配置以外の構成および製造条件は、実施例２と同様である。これら実施例２および従来例について、ヘリウム照射前、ヘリウム照射後、およびその後の水素アニール後におけるゲート閾値電圧を測定した結果を図２０に示す。ゲート閾値電圧測定時のドレイン電流を２００ｍＡとした。
図２０に示すように、従来例では、ヘリウム照射によりゲート閾値電圧が大きく低下し、その後、水素アニールを行ってもゲート閾値電圧を回復させることができないことが確認された。その理由は、層間絶縁膜の上面上のバリアメタルによりおもて面電極側から層間絶縁膜側への水素原子の拡散が抑制され、半導体基板のおもて面にまで水素原子が到達しないことで、メサ部の格子欠陥を回復させることができないからである。一方、実施例２においては、従来例よりもヘリウム照射によるゲート閾値電圧の変動（低下）が小さいことが確認された。その理由は、層間絶縁膜８の上面８ｅおよび側面８ｃの上端角部８ｄ上にバリアメタル９は存在しないことで、おもて面電極１３および層間絶縁膜８を通過してメサ部の格子欠陥にまで水素原子が到達するからである。そして、実施例２においては、ライフタイム制御のためのヘリウム照射により低下したゲート閾値電圧を、その後の水素アニールによりヘリウム照射前と同程度に回復させることができることが確認された。すなわち、本発明のように層間絶縁膜８の上面８ｅ上のバリアメタル９をエッチバックにより除去した場合においても、水素アニール時に半導体基板の内部にまで水素原子を到達させることができ、メサ部の格子欠陥を回復させることができることがわかる。
（実施例３）
次に、実施の形態１にかかる半導体装置の実装後の状態について検証した。実施の形態１にかかる半導体装置の実装した半導体モジュールの構造については後述する実施の形態３で説明する。図２１は、実施例３にかかる半導体装置の配線後の表面電極の正常な状態を模式的に示す断面図である。図２２は、実施例３にかかる半導体装置の配線後の表面電極の欠損が生じた状態を模式的に示す断面図である。上述した実施の形態１にかかる半導体装置の製造方法にしたがい、ＩＧＢＴを作製した（以下、実施例３とする）。実施例３のおもて面電極１３は、アルミニウム膜（アルミニウム‐シリコンなどのアルミニウム合金膜でもよい、以下単にアルミニウム膜（最下層の金属電極膜）という）１７およびニッケル膜（ニッケル‐リンなどのニッケル合金膜でもよい、以下単にニッケル膜（上層の金属電極膜）という）１８を順に積層した積層構造とした。実施例３の正常な状態を図２１に示し、正常でない状態を図２２に示す。
実施例３の正常な状態とは、おもて面電極１３を配置する領域（例えば活性領域）内すべてで層間絶縁膜８およびプラグ電極１２がアルミニウム膜１７に覆われている状態である。実施例３の正常でない状態とは、おもて面電極１３を配置する領域でアルミニウム膜１７に欠損４１が生じており、アルミニウム膜１７の欠損４１の箇所で層間絶縁膜８やプラグ電極１２がニッケル膜１８に接している状態である。アルミニウム膜１７の欠損４１とは、層間絶縁膜８およびプラグ電極１２と、ニッケル膜１８と、の間において部分的にアルミニウム膜１７が存在しない箇所である。
アルミニウム膜１７に欠損４１が生じる一例として、例えば、アルミニウム膜１７の成膜前に、層間絶縁膜８上に残渣（パーティクル）などの異物が残っていることが挙げられる。この場合、アルミニウム膜１７は、異物を覆う部分で異物に沿って凸状に盛り上がった状態で成膜される。この異物により盛り上がった部分と、異物が存在しないほぼ平坦な部分と、の境界でアルミニウム膜１７の厚さが薄くなる。このため、アルミニウム膜１７の表面にニッケル膜１８をめっきする前にアルミニウム膜１７をエッチングすると、アルミニウム膜１７の、異物により盛り上がった部分が異物とともに除去され、図２２に示すように欠損４１となりやすい。
上述した第１従来構造（図２３参照）では、アルミニウム膜２１４に欠損２２１が生じた場合、ニッケル膜２１５の温度上昇による熱応力により、上述したように層間絶縁膜２１０に亀裂２２３が生じたり、バリアメタル２１１や層間絶縁膜２１０が剥離することが確認された。また、層間絶縁膜２１０を超えて半導体基板に亀裂が生じることが確認された。これによって、リーク電流が大きくなったり、リーク電流が常時流れてオフできない状態などの素子破壊に至ることが確認された。すなわち、第１従来構造では、実装時やその後のヒートサイクル等で経年劣化が早く進んでしまい、プラグ電極を用いない第２従来構造よりも寿命が短いことが確認された。
それに対して、実施例３においては、正常な状態（図２１）および正常でない状態（図２２）のいずれにおいても、第２従来構造と同程度に所定特性や寿命（経年劣化の進行）を維持することができることが確認された。その理由は、次の通りである。層間絶縁膜８の上面８ｅおよび側面８ｃの上端角部８ｄ上にニッケル膜１８との密着性の高いバリアメタル９は存在しないため、ニッケル膜１８は、層間絶縁膜８の上面８ｅおよび側面８ｃの上端角部８ｄで層間絶縁膜８に接触する（符号４２で示す破線で囲んだ部分）。これにより、ニッケル膜１８と層間絶縁膜８との密着力は、層間絶縁膜２１０の表面全体がバリアメタル２１１に覆われた第１従来構造と比べて低くなっている。したがって、実装時やその後のヒートサイクル等でニッケル膜１８の温度上昇による熱応力を層間絶縁膜８が受けにくく、層間絶縁膜８に亀裂が生じないからである。また、層間絶縁膜８が剥離しないため、層間絶縁膜８による絶縁性を第２従来構造と同程度に維持することができるからである。また、プラグ電極１２の機械的強度が高いため、ニッケル膜１８とプラグ電極１２との密着力が高くても、ニッケル膜１８の温度上昇による熱応力でプラグ電極１２に亀裂は生じない。また、ニッケル膜１８の温度上昇による熱応力により仮にプラグ電極１２がコンタクトホール８ａから引き抜かれたとしても、層間絶縁膜８による絶縁性を確保することができ、素子が正常に動作することが発明者により確認されている。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図２５は、実施の形態２にかかる半導体装置の構造を示す断面図である。図２５には、図１の切断線Ａ−Ａ’における断面構造を示す。実施の形態２にかかる半導体装置の図１の切断線Ｂ−Ｂ’に相当する断面構造は図示省略するが、図３の断面図において図２５と同様にバリアメタル１９および後述するスリット１９ａを設けた構成となっている。
図２６は、図２５のバリアメタルのスリットを半導体基板のおもて面側から見たレイアウトを示す平面図である。図２７，２８は、図２５のバリアメタルのスリットを半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。図２６〜２８では、おもて面電極１３を図示省略し、バリアメタル１９のスリット１９ａに層間絶縁膜８の上面８ｅが露出した状態を示す。
実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、層間絶縁膜８の側面８ｃおよびメサ部の溝８ｂの内壁だけでなく、層間絶縁膜８の側面８ｃの上端角部８ｄおよび上面８ｅもバリアメタル１９で覆われており、かつ当該バリアメタル１９の一部にスリット１９ａが設けられている点である。スリット１９ａとは、バリアメタル１９を厚さ方向に貫通して層間絶縁膜８に達する溝（第２溝）である。
すなわち、バリアメタル１９のスリット１９ａには、層間絶縁膜８の一部が露出される。バリアメタル１９のスリット１９ａには、おもて面電極１３が埋め込まれている。図２５には、例えばアルミニウム膜１７およびニッケル膜１８を順に積層した２層構造のおもて面電極１３を示し、バリアメタル１９のスリット１９ａにおもて面電極１３の最下層のアルミニウム膜１７が埋め込まれている場合を示す。
バリアメタル１９のスリット１９ａは、例えば、層間絶縁膜８の上面８ｅを露出する位置に配置されることが好ましい。その理由は、例えば、次の通りである。１つ目の理由は、実施の形態１（バリアメタル１９にスリット１９ａを設けない）と同様の効果が得られるからである。２つ目の理由は、水素アニール時にバリアメタル１９がないスリット１９ａの領域を介して水素が半導体基板内部に到達しメサ部の格子欠陥を回復させることができるからである。３つ目の理由は、バリアメタル１９の厚さのばらつきが生じることを抑制することができるため、バリアメタル１９と層間絶縁膜８との密着性を安定的に確保しやすいからである。
また、バリアメタル１９に、複数のスリット１９ａが設けられていてもよい。バリアメタル１９に複数のスリット１９ａを設ける場合にも、すべてのスリット１９ａは、例えば、層間絶縁膜８の上面８ｅを露出する位置に配置される。これにより、水素アニール時にバリアメタル１９がないスリット１９ａの領域を介して水素が半導体基板内部に到達しメサ部の格子欠陥を回復させることができる。また、複数のスリット１９ａの一部（またはすべて）を層間絶縁膜８の側面８ｃに設ける場合と比べて、層間絶縁膜８とアルミニウム膜１７との密着性を確保することができる。
バリアメタル１９は、スリット１９ａを設けた箇所以外において層間絶縁膜８の上面８ｅを覆っている。このため、アルミニウム膜１７に欠損（図２２の符号４１参照）が生じると、層間絶縁膜８の上面８ｅで、バリアメタル１９と、アルミニウム膜１７の上層のニッケル膜１８と、が接触する場合があるが、上述した第１従来構造（図２３参照）のような問題は生じない。その理由は、スリット１９ａを設けることでバリアメタル１９を介して層間絶縁膜８とニッケル膜１８が接触する面積が減少し層間絶縁膜８への熱応力が低減されるためである。
また、バリアメタル１９で層間絶縁膜８の上面８ｅおよび側面８ｃの上端角部８ｄが部分的に覆われていたとしても、ステップＳ２１の水素アニールによるゲート閾値電圧回復効果を確保することができる。その理由は、層間絶縁膜８の上面８ｅ上においてバリアメタル１９が残っている幅（以下、バリアメタル１９の、層間絶縁膜８の上面８ｅ上の部分１９ｂの残し幅とする）ｗ６よりも水素のＳｉ（半導体基板）中の拡散距離が十分大きいためである。バリアメタル１９の、層間絶縁膜８の上面８ｅ上の部分１９ｂの残し幅ｗ６とは、層間絶縁膜８の上面８ｅ上におけるバリアメタル１９の、スリット１９ａを挟んで対向する部分のそれぞれの第２方向ｙの幅である。
また、バリアメタル１９のスリット１９ａは、例えば半導体基板のおもて面側からみて、コンタクトホール８ａと同じ略第１方向ｘに延びるストライプ状のレイアウトに設けられていてもよい（図２６参照）。これにより、水素アニール時にバリアメタル１９がないスリット１９ａの領域を介して水素が半導体基板内部に到達しメサ部の格子欠陥を回復させることができる。また、バリアメタル１９のスリット１９ａの側壁は、層間絶縁膜８の表面に対して斜度を有していてもよい。すなわち、スリット１９ａの断面形状が略台形状であってもよい。
また、バリアメタル１９のスリット１９ａは、半導体基板のおもて面側から見て、例えば、略第１方向ｘに延びる直線と、略第２方向ｙに延びる直線と、が交差した格子状のレイアウトに設けられていてもよい（図２７参照）。この場合、隣り合うコンタクトホール８ａ間の中心付近に、略第１方向ｘに延びる直線状のレイアウトにスリット１９ａが配置される。かつ、隣り合うコンタクトホール８ａ間のコンタクトホール８ａ寄りに、バリアメタル１９の、層間絶縁膜８の上面８ｅ上の部分１９ｂと、スリット１９ａと、が第１方向ｘに交互に繰り返し配置される。
また、バリアメタル１９’のスリット１９ａ’は、半導体基板のおもて面側から見て、例えば、略第２方向ｙに延びるストライプ状のレイアウトに設けられていてもよい（図２８参照）。この場合、バリアメタル１９’の、層間絶縁膜８の上面８ｅ上の部分１９ｂ’およびスリット１９ａ’ともに、隣り合うコンタクトホール８ａ間にわたって設けられる。かつ、バリアメタル１９’の、層間絶縁膜８の上面８ｅ上の部分１９ｂ’と、スリット１９ａ’と、が第１方向ｘに交互に繰り返し配置される。なお、図２６〜２８では、バリアメタル１９の、層間絶縁膜８の側面８ｃ上の部分を図示省略する。
バリアメタル１９のスリット１９ａの幅（第２方向ｙの幅）ｗ５は、例えば、ゲート電極４と、ゲート絶縁膜３のトレンチ２の側壁の部分と、の界面間の幅（すなわちゲート電極４の幅（第２方向ｙの幅）ｗ１１）よりも狭いことが好ましい。その理由は、次の通りである。ゲート絶縁膜３の、ｐ型ベース領域とｎ+型エミッタ領域６と界面付近の部分３ａの状態がゲート閾値電圧に最も影響する。バリアメタル１９のスリット１９ａの幅ｗ５を、ゲート電極４の幅ｗ１１よりも狭くすることで、ゲート絶縁膜３の、ゲート閾値電圧に最も影響する部分３ａを層間絶縁膜８を介して深さ方向ｚにバリアメタル１９で覆うことができるからである。したがって、バリアメタル１９の、層間絶縁膜８の上面８ｅ上の部分１９ｂの残し幅ｗ６は、ゲート絶縁膜３のトレンチ２の側壁の部分を層間絶縁膜８を介して深さ方向ｚにバリアメタル１９で覆うことができる程度の幅であることが好ましい。
実施の形態２にかかる半導体装置の製造方法は、例えば、実施の形態１にかかる半導体装置の製造方法（図５Ａ，５Ｂ参照）において、ステップＳ１３（バリアメタルのエッチバック）の処理に代えて、スリット１９ａの形成領域に対応する部分が開口したエッチングマスクを用いてバリアメタル１９を選択的にエッチングすればよい。
以上、説明したように、実施の形態２によれば、バリアメタルにスリットを設けることで、層間絶縁膜の表面にバリアメタルで覆われない部分を選択的に設けることができるため、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３において、実施の形態１にかかる半導体装置を実装した半導体モジュールの構造について説明する。図２９は、実施の形態３にかかる半導体モジュールを半導体チップのおもて面側から見たレイアウトを示す平面図である。図３０は、図２９の切断線Ｈ−Ｈ’における断面構造を示す断面図である。図２９，３０に示す実施の形態３にかかる半導体モジュールは、実施の形態１にかかる半導体装置の構造を備えた半導体チップ５１を実装したパッケージ５０である。図２９，３０には、２つの半導体チップ５１を実装した場合を示す。
半導体チップ５１の裏面電極１６は、半導体チップ５１の裏面側に配置された第１ヒートシンク５２にはんだ層６１を介して接合されている。半導体チップ５１のおもて面電極１３は、半導体チップ５１のおもて面側に配置されたターミナル５３の一方の主面にはんだ層６２を介して接合されている。ターミナル５３は、半導体チップ５１と後述する第２ヒートシンク５４とを電気的かつ熱的に中継する機能を有する。ターミナル５３の他方の主面は、第２ヒートシンク５４にはんだ層６３を介して接合されている。
すなわち、半導体チップ５１は、第１，２ヒートシンク５２，５４間に挟まれるように配置され、両面（おもて面および裏面）からそれぞれ放熱可能である。２つの半導体チップ５１のうちの一方の半導体チップ５１が接合された第１ヒートシンク５２と、他方の半導体チップ５１が接合された第２ヒートシンク５４と、からそれぞれ延在する継ぎ手部５２ａ，５４ａは、はんだ層６４を介して接合されている。これによって、第１，２ヒートシンク５２，５４同士が電気的に接続されている。
２つの半導体チップ５１は、例えば、それぞれ、電力変換用ブリッジ回路の一相分（不図示）を構成する直列接続された２つのＩＧＢＴのうちの高電位側（上アーム）のＩＧＢＴおよびＦＷＤと、低電位側の（下アーム）のＩＧＢＴおよびＦＷＤと、を構成する。半導体チップ５１、主端子５６の一方の端部、および信号端子５７の一方の端部は、半導体チップ５１を挟んで対向する第１，２ヒートシンク５２，５４間、および、２つの半導体チップ５１間、に充填された封止樹脂５５により封止されている。
主端子５６として、少なくとも、パッケージ５０の図示省略する高電位電源ライン、低電位電源ラインおよび出力端子５６ｃにそれぞれ一方の端部が接続された高電位電源端子５６ａ、低電位電源端子５６ｂおよび出力端子５６ｃが設けられている。信号端子５７の一方の端部は、対応する半導体チップ５１の電極パッドに、ボンディングワイヤ（不図示）を介して電気的に接続されている。主端子５６の他方の端部および信号端子５７の他方の端部は、パッケージ５０から外側に引き出されている。
以上において本発明は、上述した各実施の形態に限らず、コンタクトホールの内部にバリアメタルを介して設けられたプラグ電極を備え、かつヘリウムや電子線の照射により半導体基板の内部に発生した格子欠陥に起因して問題が発生するさまざまな構成の半導体装置に適用可能である。例えば、上述した各実施の形態では、同一の半導体基板にトレンチゲート型ＩＧＢＴとＦＷＤとを設けたＲＣ−ＩＧＢＴを例に説明しているが、トレンチゲート構造に限らず、基板おもて面上に平板状にＭＯＳゲートを設けたプレーナゲート構造の半導体装置にも本発明を適用可能である。また、上述した各実施の形態では、複数のＭＯＳゲートを備える場合を例に説明しているが、１つのＭＯＳゲートを備える場合であっても同様の効果を奏する。また、上述した各実施の形態では、開口部側から底部に向って同一の幅を有するトレンチを備える場合を例に説明しているが、トレンチの幅は開口部側から底部に向うにしたがって狭くなっていてもよい。また、本発明において各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、デバイスを構成する各半導体領域をイオン注入により形成した拡散領域としているが、これに限らず、デバイスを構成するいずれか１つ以上の半導体領域をエピタキシャル成長により形成した堆積層としてもよい。また、ニッケル膜は無電解めっき法等によるめっき膜の他、スパッタ法によるスパッタ膜でもよい。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、トレンチゲート構造の半導体装置に有用であり、特にトレンチピッチの狭い微細構造の半導体装置に適している。
１ ｎ-型ドリフト層
２ トレンチ
３ ゲート絶縁膜
３ａ ゲート絶縁膜の、ゲート閾値電圧に最も影響する部分
４ ゲート電極
４ａ ゲート電極の上面の凹み
５ ｐ型ベース領域
６ ｎ+型エミッタ領域
７ａ ｐ+型コンタクト領域
７ｂ ｐ++型プラグ領域
８ 層間絶縁膜
８ａ コンタクトホール
８ｂ メサ部の溝
８ｃ 層間絶縁膜の側面
８ｄ 層間絶縁膜の側面の上端角部
８ｅ 層間絶縁膜の上面
９，１９，１９’ バリアメタル
１０ 第１金属膜
１１ 第２金属膜
１２ プラグ電極
１２ａ プラグ電極の上面の凹み
１３ おもて面電極
１４ ｐ+型コレクタ領域
１５ ｎ+型カソード領域
１６ 裏面電極
１７ アルミニウム膜
１８ ニッケル膜
１９ａ，１９ａ’ バリアメタルのスリット
１９ｂ，１９ｂ’ バリアメタルの、層間絶縁膜の上面上の部分
２１ ＩＧＢＴ領域
２２ ＦＷＤ領域
３１〜３３ レジストマスク
３４ 金属膜
３５ タングステン層
４１ アルミニウム膜の欠損
５０ パッケージ
５１ 半導体チップ
５２，５４ ヒートシンク
５２ａ，５４ａ ヒートシンクの継ぎ手部
５３ ターミナル
５５ 封止樹脂
５６ 主端子
５６ａ 高電位電源端子
５６ｂ 低電位電源端子
５６ｃ 出力端子
５７ 信号端子
６１〜６４ はんだ層
ｄ１ 基板おもて面からゲート電極の上面の凹みの底部までの深さ
ｄ２ メサ部の溝の深さ
ｄ３ プラグ電極の上面の凹みの深さ
ｄ４ トレンチの深さ
ｔ１ 層間絶縁膜のメサ部上の部分の厚さ
ｔ２ 層間絶縁膜のゲート電極上の最も厚い部分の厚さ
ｔ３ バリアメタルの厚さ
ｗ１ トレンチの幅
ｗ２ メサ幅（隣り合うトレンチ間の幅）
ｗ３ コンタクトホールの幅
ｗ４ トレンチの中間の深さ付近における幅
ｗ５ バリアメタルのスリットの幅
ｗ６ バリアメタルの、層間絶縁膜の上面上の部分の残し幅
ｗ１１ ゲート電極の幅
ｘ トレンチがストライプ状に延びる平面方向（第１方向）
ｙ ＩＧＢＴ領域とＦＷＤ領域とが並ぶ平面方向（第２方向）
ｚ 深さ方向

Claims (22)

  1. 半導体基板の第１主面上に絶縁膜を形成する第１形成工程と、
    前記絶縁膜を深さ方向に貫通して前記半導体基板に達するコンタクトホールを形成する第２形成工程と、
    前記絶縁膜の表面から前記半導体基板の前記コンタクトホールに露出する半導体部の表面にわたって、前記半導体部との密着性の高い金属膜を形成する第３形成工程と、
    前記コンタクトホールの内部の前記金属膜の内側に埋め込むように、前記金属膜の表面に金属層を形成する第４形成工程と、
    前記金属層をエッチバックして、前記金属層の、前記コンタクトホールの内部の部分以外の部分を除去し、前記金属膜を露出させる第１除去工程と、
    前記金属膜の、前記第１除去工程で露出された部分をエッチバックして、前記絶縁膜を露出させる第２除去工程と、
    前記半導体基板に軽イオンまたは電子線を照射する照射工程と、
    水素雰囲気での熱処理により、前記照射工程で前記半導体基板に生じた格子欠陥を回復させる熱処理工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１形成工程では、前記絶縁膜として、ボロンを２．６ｗｔ％以上３．８ｗｔ％以下の不純物濃度で含み、かつリンを３．６ｗｔ％以上４．４ｗｔ％以下の不純物濃度で含む酸化シリコン膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１除去工程では、前記金属層の表面が前記コンタクトホールの内部に位置するまで、前記金属層をエッチバックすることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第２除去工程では、前記絶縁膜の、前記コンタクトホールの側壁をなす側面の上端が露出されるように、前記金属膜をエッチバックすることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第２形成工程では、前記コンタクトホールを形成するとともに、前記半導体基板の前記コンタクトホールに露出された部分に第１溝を形成し、
    前記第３形成工程では、前記第１溝を埋め込むように前記金属膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第１形成工程では、前記絶縁膜の厚さを前記コンタクトホールの幅以上の厚さとすることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記第１形成工程の前に、前記半導体基板の第１主面から所定深さで形成したトレンチの内部にゲート絶縁膜を介してゲート電極を形成する第５形成工程をさらに含み、
    前記第５形成工程では、前記ゲート電極の表面が前記トレンチの内部に位置するように前記ゲート電極を形成し、
    前記第１形成工程では、
    前記ゲート電極を覆うように前記絶縁膜を形成し、
    前記絶縁膜の、前記ゲート電極上の部分以外の部分の厚さを前記コンタクトホールの幅以上の厚さとすることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記第５形成工程では、前記トレンチの幅よりも狭い間隔で、複数の前記トレンチを配置することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記熱処理工程では、前記半導体基板の、隣り合う前記トレンチの間に挟まれた部分に発生した前記格子欠陥を回復させることを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 前記第５形成工程は、
    第１導電型の前記半導体基板の、第１半導体素子が形成される第１形成領域および第２半導体素子が形成される第２形成領域に複数の前記トレンチを形成する工程と、
    前記トレンチの内部に前記ゲート絶縁膜を介して前記ゲート電極を形成する工程と、
    前記半導体基板の、隣り合う前記トレンチの間に挟まれた部分に、前記ゲート絶縁膜を挟んで前記ゲート電極に対向するように第２導電型の第１半導体領域を形成する工程と、
    前記第１形成領域の前記第１半導体領域の内部に、前記ゲート絶縁膜を挟んで前記ゲート電極に対向するように第１導電型の第２半導体領域を選択的に形成する工程と、を有し、
    前記第２除去工程の後、前記照射工程の前に、
    前記第１形成領域の前記第１半導体領域および前記第２半導体領域に接し、かつ前記第２形成領域の前記第１半導体領域に接する第１電極を形成する工程と、
    前記第１形成領域において前記半導体基板の第２主面の表面層に第２導電型の第３半導体領域を形成し、前記第２形成領域において前記半導体基板の第２主面の表面層に前記半導体基板よりも不純物濃度の高い第１導電型の第４半導体領域を形成する工程と、
    前記第３半導体領域および前記第４半導体領域に接する第２電極を形成する工程と、
    をさらに含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 前記第３形成工程では、前記金属膜として、チタン膜と窒化チタン膜とを順に積層することを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記第４形成工程では、前記金属層として、タングステン層を形成することを特徴とする請求項１〜１１のいずれか一つに記載の半導体装置の製造方法。
  13. 半導体基板の第１主面から所定深さで設けられた複数のトレンチと、
    前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記半導体基板の第１主面上に設けられ、前記ゲート電極を覆う絶縁膜と、
    前記絶縁膜を深さ方向に貫通して前記半導体基板に達するコンタクトホールと、
    前記コンタクトホールの側壁から前記半導体基板の前記コンタクトホールに露出する半導体部の表面にわたって設けられた、前記半導体部との密着性の高い金属膜と、
    前記コンタクトホールの内部の前記金属膜の内側に埋め込まれた金属層と、
    前記絶縁膜および前記金属層の表面に設けられた第１電極と、
    を備え、
    前記ゲート電極の表面は、前記トレンチの内部に位置することを特徴とする半導体装置。
  14. 前記絶縁膜は、ボロンを２．６ｗｔ％以上３．８ｗｔ％以下の不純物濃度で含み、かつリンを３．６ｗｔ％以上４．４ｗｔ％以下の不純物濃度で含む酸化シリコン膜であることを特徴とする請求項１３に記載の半導体装置。
  15. 前記絶縁膜の前記ゲート電極上の部分の厚さは、前記絶縁膜の前記ゲート電極上の部分以外の部分の厚さと、前記半導体基板の第１主面から前記ゲート電極の表面までの深さとの総和に等しいことを特徴とする請求項１３に記載の半導体装置。
  16. 前記半導体基板の、隣り合う前記トレンチの間に挟まれた部分以外の部分には、軽イオンまたは電子線の照射による格子欠陥が導入されていることを特徴とする請求項１３に記載の半導体装置。
  17. 前記金属膜は、前記絶縁膜の前記第１電極側の表面と、前記絶縁膜の前記コンタクトホールに露出する側面と、の交線である角部よりも前記半導体部側に位置することを特徴とする請求項１３に記載の半導体装置。
  18. 前記金属膜の一部に、前記金属膜を厚さ方向に貫通するスリット状の第２溝を有することを特徴とする請求項１３に記載の半導体装置。
  19. 前記第２溝は、前記金属膜を厚さ方向に貫通して、前記絶縁膜の前記第１電極側の表面に達することを特徴とする請求項１８に記載の半導体装置。
  20. 前記第１電極は、前記絶縁膜および前記金属層の全面を覆うことを特徴とする請求項１３〜１９のいずれか一つに記載の半導体装置。
  21. 前記第１電極は、成分の異なる２層以上の金属電極膜を順に積層した積層構造を有し、
    最下層の前記金属電極膜は、アルミニウム膜またはアルミニウム合金膜であり、前記絶縁膜および前記金属層の少なくとも一部を覆うことを特徴とする請求項１７に記載の半導体装置。
  22. 前記第１電極は、最下層の前記金属電極膜上に上層の前記金属電極膜としてニッケル膜またはニッケル合金膜を積層した前記積層構造を有することを特徴とする請求項２１に記載の半導体装置。
JP2018541055A 2016-09-20 2017-09-15 半導体装置および半導体装置の製造方法 Active JP6704057B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016183126 2016-09-20
JP2016183126 2016-09-20
PCT/JP2017/033604 WO2018056233A1 (ja) 2016-09-20 2017-09-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018056233A1 true JPWO2018056233A1 (ja) 2019-06-24
JP6704057B2 JP6704057B2 (ja) 2020-06-03

Family

ID=61689481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541055A Active JP6704057B2 (ja) 2016-09-20 2017-09-15 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US11264490B2 (ja)
JP (1) JP6704057B2 (ja)
CN (1) CN109314139B (ja)
WO (1) WO2018056233A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6830390B2 (ja) * 2017-03-28 2021-02-17 エイブリック株式会社 半導体装置
JP7081087B2 (ja) * 2017-06-02 2022-06-07 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
CN111418072B (zh) * 2018-06-22 2023-11-21 富士电机株式会社 半导体装置的制造方法及半导体装置
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
CN112823414A (zh) * 2019-04-16 2021-05-18 富士电机株式会社 半导体装置及制造方法
JP7346889B2 (ja) * 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
JP7246287B2 (ja) * 2019-09-13 2023-03-27 株式会社東芝 半導体装置およびその製造方法
DE112021000466T5 (de) * 2020-09-11 2022-10-27 Fuji Electric Co., Ltd. Halbleitervorrichtung
KR102261571B1 (ko) * 2020-11-25 2021-06-07 주식회사 유니테스트 페로브스카이트 태양 전지 모듈 및 이의 제조 방법
WO2023157395A1 (ja) * 2022-02-18 2023-08-24 ローム株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164854A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置およびその製造方法
JP2013122982A (ja) * 2011-12-12 2013-06-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013232560A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
JP2016115735A (ja) * 2014-12-12 2016-06-23 三菱電機株式会社 半導体装置及びその製造方法
WO2016125490A1 (ja) * 2015-02-03 2016-08-11 富士電機株式会社 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131624A (en) 1980-03-21 1981-10-15 Toray Ind Inc Production of copolymer polyester
JP2787921B2 (ja) * 1989-01-06 1998-08-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH06310729A (ja) 1993-04-23 1994-11-04 Toshiba Corp Ｍｏｓゲートを備える半導体装置
JPH07249629A (ja) 1994-03-11 1995-09-26 Nippon Steel Corp 半導体素子の製造方法
CN1332442C (zh) * 2003-11-21 2007-08-15 株式会社电装 具有一对散热片的半导体装置
US7407875B2 (en) 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof
JP5672719B2 (ja) 2010-03-03 2015-02-18 株式会社デンソー パワー素子を備えた半導体装置の製造方法
KR101660782B1 (ko) * 2010-07-29 2016-09-29 삼성전자주식회사 메모리 소자 및 이의 제조방법
JP2012069861A (ja) 2010-09-27 2012-04-05 Renesas Electronics Corp 半導体装置の製造方法
DE102012200056A1 (de) * 2011-01-12 2012-07-12 Denso Corporation Halbleitervorrichtung und Verfahren zur Herstellung hiervon
US9082812B2 (en) * 2011-03-16 2015-07-14 Fuji Electric Co., Ltd. Semiconductor device including a counter layer, for power conversion and method of manufacturing the same
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5577478B1 (ja) * 2012-10-30 2014-08-20 パナソニック株式会社 半導体装置
JP6291981B2 (ja) * 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
DE102014106825B4 (de) * 2014-05-14 2019-06-27 Infineon Technologies Ag Halbleitervorrichtung
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2016111084A (ja) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 半導体装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164854A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置およびその製造方法
JP2013122982A (ja) * 2011-12-12 2013-06-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013232560A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
JP2016115735A (ja) * 2014-12-12 2016-06-23 三菱電機株式会社 半導体装置及びその製造方法
WO2016125490A1 (ja) * 2015-02-03 2016-08-11 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN109314139A (zh) 2019-02-05
US11869961B2 (en) 2024-01-09
US11264490B2 (en) 2022-03-01
US20220140121A1 (en) 2022-05-05
CN109314139B (zh) 2022-04-15
JP6704057B2 (ja) 2020-06-03
WO2018056233A1 (ja) 2018-03-29
US20190097030A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP6704057B2 (ja) 半導体装置および半導体装置の製造方法
US7635892B2 (en) Semiconductor device
JP3705919B2 (ja) 半導体装置及びその製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
WO2016080269A1 (ja) 半導体装置および半導体装置の製造方法
US10403554B2 (en) Method for manufacturing semiconductor device
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4986420B2 (ja) トランジスタ
CN108574000B (zh) 半导体装置和半导体装置的制造方法
JP2005079462A (ja) 半導体装置およびその製造方法
JP6736902B2 (ja) 半導体装置の製造方法
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP7288969B2 (ja) 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス
US10224237B2 (en) Semiconductor devices and methods for forming a semiconductor device
JP7415413B2 (ja) 半導体装置
US20230261094A1 (en) Semiconductor device and method of manufacturing the same
US10998418B2 (en) Power semiconductor devices having reflowed inter-metal dielectric layers
JP2024040114A (ja) 半導体装置および半導体装置の製造方法
JP2022166265A (ja) ＳｉＣ半導体装置
JP2023066526A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体チップ
JP2020074495A (ja) ＳｉＣ半導体装置
JP2020036047A (ja) ＳｉＣ半導体装置
JP2020027854A (ja) ＳｉＣ半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181203

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190129

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200511

R150 Certificate of patent or registration of utility model

Ref document number: 6704057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250