JPWO2015194244A1 - Light emitting device and manufacturing method thereof - Google Patents

Light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JPWO2015194244A1
JPWO2015194244A1 JP2016529131A JP2016529131A JPWO2015194244A1 JP WO2015194244 A1 JPWO2015194244 A1 JP WO2015194244A1 JP 2016529131 A JP2016529131 A JP 2016529131A JP 2016529131 A JP2016529131 A JP 2016529131A JP WO2015194244 A1 JPWO2015194244 A1 JP WO2015194244A1
Authority
JP
Japan
Prior art keywords
layer
selective growth
growth mask
light
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016529131A
Other languages
Japanese (ja)
Other versions
JP6555261B2 (en
Inventor
将一郎 泉
将一郎 泉
統之 風田川
統之 風田川
達史 濱口
達史 濱口
大 倉本
大 倉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2015194244A1 publication Critical patent/JPWO2015194244A1/en
Application granted granted Critical
Publication of JP6555261B2 publication Critical patent/JP6555261B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/173The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/04MOCVD or MOVPE
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/12Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394Apertures, e.g. defined by the shape of the upper electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004Confining in the direction perpendicular to the layer structure
    • H01S5/2009Confining in the direction perpendicular to the layer structure by using electron barrier layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

発光素子は、GaN基板11、複数の選択成長用マスク層43、複数の選択成長用マスク層43の内の1つから成る第1光反射層41、複数の選択成長用マスク層上に亙り形成された積層構造体20、第2電極32及び第2光反射層42を少なくとも備えており、選択成長用マスク層43の間に位置する選択成長用マスク層開口領域51の底部には、GaN基板11の露出表面の一部から構成された種結晶層成長領域52が設けられており、種結晶層成長領域52上には種結晶層61が形成されており、積層構造体20の下層21は種結晶層61から横方向エピタキシャル成長に基づき形成されており、種結晶層61の厚さは選択成長用マスク層43の厚さよりも薄い。The light emitting element is formed over the GaN substrate 11, the plurality of selective growth mask layers 43, the first light reflecting layer 41 including one of the plurality of selective growth mask layers 43, and the plurality of selective growth mask layers. The laminated structure 20, the second electrode 32, and the second light reflecting layer 42 are provided, and a GaN substrate is provided at the bottom of the selective growth mask layer opening region 51 located between the selective growth mask layers 43. 11 is provided with a seed crystal layer growth region 52 composed of a part of the exposed surface, a seed crystal layer 61 is formed on the seed crystal layer growth region 52, and the lower layer 21 of the laminated structure 20 is The seed crystal layer 61 is formed based on lateral epitaxial growth, and the thickness of the seed crystal layer 61 is smaller than the thickness of the selective growth mask layer 43.

Description

本開示は、発光素子(具体的には、垂直共振器レーザ、VCSELとも呼ばれる面発光レーザ素子)及びその製造方法に関する。   The present disclosure relates to a light emitting device (specifically, a vertical cavity laser, a surface emitting laser device also called a VCSEL) and a manufacturing method thereof.

面発光レーザ素子においては、一般に、2つの光反射層(Distributed Bragg Reflector 層、DBR層)の間で光を共振させることによりレーザ発振が生じる。従って、DBR層を形成するための半導体表面をサブ・ナノメートルオーダーで平滑にする必要がある。適切な平滑度が得られないと各DBR層の光反射率が低下し、特性(発振閾値等)のバラツキが大きくなり、しいては、レーザ発振を得ることすら困難となる。   In a surface emitting laser element, laser oscillation generally occurs by resonating light between two light reflecting layers (Distributed Bragg Reflector layer, DBR layer). Therefore, it is necessary to smooth the semiconductor surface for forming the DBR layer on the sub-nanometer order. If an appropriate smoothness cannot be obtained, the light reflectivity of each DBR layer is lowered, and variations in characteristics (e.g., oscillation threshold) are increased, and it is difficult to obtain laser oscillation.

選択成長法を用いた窒化物面発光レーザを製造する方法が、特開平10−308558から周知である。即ち、この特許公開公報に開示された窒化物半導体レーザ素子の製造方法は、
基板表面に誘電体から成る多層膜を選択的に形成する工程と、
多層膜上部に窒化物半導体層を成長させる工程と、
多層膜上部に形成された窒化物半導体層上部に活性層を含む窒化物半導体層を成長させる工程と、
多層膜を活性層の発光の少なくとも一方の反射鏡とする工程、
とを含む。
A method of manufacturing a nitride surface emitting laser using a selective growth method is known from Japanese Patent Laid-Open No. 10-308558. That is, the manufacturing method of the nitride semiconductor laser element disclosed in this patent publication is as follows:
Selectively forming a multilayer film made of a dielectric on the substrate surface;
Growing a nitride semiconductor layer on top of the multilayer film;
Growing a nitride semiconductor layer including an active layer on top of the nitride semiconductor layer formed on the multilayer film;
A step of making the multilayer film a reflecting mirror of at least one of the light emission of the active layer,
Including.

そして、多層膜上部に窒化物半導体層を成長させるために、多層膜と多層膜との間に位置する基板の部分の表面に種結晶層を形成し、この種結晶層から横方向エピタキシャル成長に基づき窒化物半導体層を成長させる方法が、屡々、採用されている。   Then, in order to grow the nitride semiconductor layer on the multilayer film, a seed crystal layer is formed on the surface of the portion of the substrate located between the multilayer film and based on the lateral epitaxial growth from the seed crystal layer. A method of growing a nitride semiconductor layer is often employed.

特開平10−308558JP-A-10-308558

ところで、種結晶層が厚い場合、多層膜(選択成長用マスク層)の上に形成された窒化物半導体層(化合物半導体層)が厚くなり(図16参照)、窒化物半導体レーザ素子(発光素子)全体が厚くなる結果、発光素子に悪影響が生じる。即ち、化合物半導体層が厚すぎると、化合物半導体層自体が光を吸収してしまうといった問題、導波路を伝搬する光に回折が発生するといった問題が生じる。研磨法やドライエッチング法によって化合物半導体層を薄くすることは可能であるが、このようなエピタキシャル成長後の加工は、エピタキシャル成長の精密な膜厚制御性を損ねるだけでなく、研磨やエッチングによるダメージを化合物半導体層に与えるという新たな問題を発生させる。また、種結晶層が厚い場合、この種結晶層から横方向エピタキシャル成長に基づき化合物半導体層を成長させたとき、種結晶層からの転位が選択成長用マスク層の上の化合物半導体層の水平方向の深部まで延びる結果(図16参照)、発光素子の特性に悪影響を与える。選択成長用マスク層と選択成長用マスク層との間に位置する基板の部分を狭くすることで種結晶層を薄くすることも考えられるが、この場合、選択成長用マスク層と選択成長用マスク層との間に位置する基板の部分が狭い選択成長用マスク層の形成は困難であるし、種結晶層の形成も困難となる。   When the seed crystal layer is thick, the nitride semiconductor layer (compound semiconductor layer) formed on the multilayer film (selective growth mask layer) becomes thick (see FIG. 16), and the nitride semiconductor laser element (light emitting element) ) As a result, the light emitting element is adversely affected. That is, if the compound semiconductor layer is too thick, there are problems that the compound semiconductor layer itself absorbs light and that light that propagates through the waveguide is diffracted. Although it is possible to thin the compound semiconductor layer by polishing or dry etching, such post-epitaxial growth processing not only impairs precise film thickness controllability of epitaxial growth, but also damage caused by polishing and etching. A new problem of giving to the semiconductor layer is generated. Further, when the seed crystal layer is thick, when a compound semiconductor layer is grown from this seed crystal layer based on lateral epitaxial growth, dislocations from the seed crystal layer are aligned in the horizontal direction of the compound semiconductor layer on the selective growth mask layer. As a result of extending to the deep part (see FIG. 16), the characteristics of the light emitting element are adversely affected. The seed crystal layer can be made thinner by narrowing the portion of the substrate located between the selective growth mask layer and the selective growth mask layer. In this case, however, the selective growth mask layer and the selective growth mask are considered. It is difficult to form a selective growth mask layer having a narrow substrate portion located between the layers and a seed crystal layer.

従って、本開示の目的は、活性層を含む化合物半導体層全体の厚さを薄くすることができ、しかも、選択成長用マスク層と選択成長用マスク層との間に位置する基板の部分において確実に種結晶層を形成し得る構成、構造を有する発光素子、及び、その製造方法を提供することにある。   Accordingly, it is an object of the present disclosure to reduce the thickness of the entire compound semiconductor layer including the active layer, and to reliably ensure the portion of the substrate located between the selective growth mask layer and the selective growth mask layer. It is another object of the present invention to provide a light emitting device having a structure and structure capable of forming a seed crystal layer, and a method for manufacturing the same.

上記の目的を達成するための本開示の発光素子は、
GaN基板、
GaN基板上に形成され、それぞれが離間して設けられた複数の選択成長用マスク層、
複数の選択成長用マスク層の内の1つから成る第1光反射層、
複数の選択成長用マスク層上に亙り形成された第1化合物半導体層、活性層及び第2化合物半導体層から成る積層構造体、並びに、
第2化合物半導体層上に形成された第2電極及び第2光反射層、
を少なくとも備えており、
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部には、GaN基板の露出表面の一部から構成された種結晶層成長領域が設けられており、
種結晶層成長領域上には、種結晶層が形成されており、
第1化合物半導体層は、種結晶層から横方向エピタキシャル成長に基づき形成されており、
種結晶層の厚さは、選択成長用マスク層の厚さよりも薄い。尚、種結晶層の厚さとは、選択成長用マスク層とGaN基板との界面を基準として、この界面から種結晶層の頂面(あるいは頂点)までの距離を指す。また、選択成長用マスク層の厚さとは、この界面から選択成長用マスク層の頂面までの距離を指す。以下の説明においても同様である。
In order to achieve the above object, a light-emitting element of the present disclosure is provided.
GaN substrate,
A plurality of selective growth mask layers formed on a GaN substrate, each of which is provided apart from each other;
A first light reflecting layer comprising one of a plurality of selective growth mask layers;
A stacked structure including a first compound semiconductor layer, an active layer, and a second compound semiconductor layer formed over a plurality of selective growth mask layers; and
A second electrode and a second light reflecting layer formed on the second compound semiconductor layer;
At least,
At the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer, a seed crystal layer growth region composed of a part of the exposed surface of the GaN substrate is provided. And
A seed crystal layer is formed on the seed crystal layer growth region,
The first compound semiconductor layer is formed based on lateral epitaxial growth from the seed crystal layer,
The seed crystal layer is thinner than the selective growth mask layer. The thickness of the seed crystal layer refers to the distance from this interface to the top surface (or apex) of the seed crystal layer with reference to the interface between the selective growth mask layer and the GaN substrate. The thickness of the selective growth mask layer refers to the distance from this interface to the top surface of the selective growth mask layer. The same applies to the following description.

上記の目的を達成するための本開示の発光素子の製造方法は、
GaN基板上にそれぞれが離間して設けられ、その内の1つが第1光反射層として機能する複数の選択成長用マスク層を形成し、併せて、選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に露出したGaN基板の部分の一部の表面に種結晶層成長領域を形成した後、
種結晶層成長領域上に、選択成長用マスク層の厚さよりも薄い種結晶層を形成し、次いで、
種結晶層から横方向エピタキシャル成長に基づき第1化合物半導体層を形成し、更に、
第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を順次形成する、
各工程を少なくとも有する。尚、第1化合物半導体層で、選択成長用マスク層を全て被覆してもよいし、選択成長用マスク層の一部を被覆してもよい。また、選択成長用マスク層を被覆した第1化合物半導体層の頂面は、平坦であってもよいし、一部に凹部を有していてもよい。
In order to achieve the above object, a method for manufacturing a light-emitting element of the present disclosure includes:
A plurality of selective growth mask layers, each of which is provided on the GaN substrate so as to be separated from each other and function as a first light reflecting layer, are formed together with the selective growth mask layer and the selective growth mask layer. After forming the seed crystal layer growth region on the surface of a part of the portion of the GaN substrate exposed at the bottom of the selective growth mask layer opening region located between
Forming a seed crystal layer thinner than the thickness of the selective growth mask layer on the seed crystal layer growth region;
Forming a first compound semiconductor layer from the seed crystal layer based on lateral epitaxial growth;
An active layer, a second compound semiconductor layer, a second electrode, and a second light reflecting layer are sequentially formed on the first compound semiconductor layer;
At least each step is included. The first compound semiconductor layer may be entirely covered with the selective growth mask layer, or a part of the selective growth mask layer may be covered. In addition, the top surface of the first compound semiconductor layer covering the selective growth mask layer may be flat or may have a recess in part.

本開示の発光素子及びその製造方法にあっては、種結晶層成長領域が設けられており、種結晶層成長領域上には種結晶層が形成されており、種結晶層の厚さは選択成長用マスク層の厚さよりも薄い。従って、種結晶層から横方向エピタキシャル成長に基づき形成された第1化合物半導体層の厚さを薄くすることができる結果、活性層を含む化合物半導体層全体の厚さを薄くすることができる。しかも、選択成長用マスク層と選択成長用マスク層との間に位置する基板の部分において確実に種結晶層を形成することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。   In the light emitting device and the manufacturing method thereof of the present disclosure, a seed crystal layer growth region is provided, and a seed crystal layer is formed on the seed crystal layer growth region, and the thickness of the seed crystal layer is selected. It is thinner than the thickness of the growth mask layer. Therefore, the thickness of the first compound semiconductor layer formed from the seed crystal layer based on the lateral epitaxial growth can be reduced. As a result, the entire thickness of the compound semiconductor layer including the active layer can be reduced. In addition, the seed crystal layer can be reliably formed in the portion of the substrate located between the selective growth mask layer and the selective growth mask layer. Note that the effects described in the present specification are merely examples and are not limited, and may have additional effects.

図1A及び図1Bは、それぞれ、実施例1の発光素子の模式的な一部断面図、及び、実施例1の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図である。1A and 1B are a schematic partial cross-sectional view of the light-emitting element of Example 1, and a schematic partial end face in which a selective growth mask layer opening region and the like in the light-emitting element of Example 1 are enlarged. FIG. 図2A、図2B及び図2Cは、実施例1の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。2A, 2 </ b> B, and 2 </ b> C are schematic partial end views of a laminated structure and the like for describing the method for manufacturing the light-emitting element of Example 1. FIG. 図3A及び図3Bは、図2Cに引き続き、実施例1の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。3A and 3B are schematic partial end views of the laminated structure and the like for explaining the method for manufacturing the light-emitting element of Example 1, following FIG. 2C. 図4A及び図4Bは、図3Bに引き続き、実施例1の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。4A and 4B are schematic partial end views of a laminated structure and the like for explaining the method for manufacturing the light-emitting element of Example 1, following FIG. 3B. 図5A及び図5Bは、それぞれ、実施例2の発光素子の模式的な一部断面図、及び、実施例2の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図である。5A and 5B are a schematic partial cross-sectional view of the light-emitting element of Example 2, and a schematic partial end face in which a selective growth mask layer opening region and the like in the light-emitting element of Example 2 are enlarged. FIG. 図6A及び図6Bは、それぞれ、実施例3の発光素子の模式的な一部断面図、及び、実施例3の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図である。6A and 6B are a schematic partial cross-sectional view of the light-emitting element of Example 3, and a schematic partial end face in which a selective growth mask layer opening region and the like in the light-emitting element of Example 3 are enlarged. FIG. 図7A及び図7Bは、それぞれ、実施例4の発光素子の模式的な一部断面図、及び、実施例4の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図である。7A and 7B are a schematic partial cross-sectional view of the light-emitting element of Example 4, and a schematic partial end face in which the selective growth mask layer opening region and the like in the light-emitting element of Example 4 are enlarged. FIG. 図8は、実施例5の発光素子の模式的な一部断面図である。FIG. 8 is a schematic partial cross-sectional view of the light-emitting element of Example 5. 図9A及び図9Bは、それぞれ、実施例6の発光素子及びその変形例の模式的な一部断面図である。9A and 9B are schematic partial cross-sectional views of the light-emitting element of Example 6 and its modification, respectively. 図10A及び図10Bは、実施例6の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。10A and 10B are schematic partial end views of a laminated structure and the like for describing the method for manufacturing the light-emitting element of Example 6. FIG. 図11A及び図11Bは、それぞれ、実施例7の発光素子の模式的な一部断面図、及び、実施例1の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図である。11A and 11B are a schematic partial cross-sectional view of the light-emitting element of Example 7, and a schematic partial end face in which the selective growth mask layer opening region and the like in the light-emitting element of Example 1 are enlarged. FIG. 図12A及び図12Bは、実施例1の発光素子の変形例の模式的な一部断面図である。12A and 12B are schematic partial cross-sectional views of modifications of the light emitting element of Example 1. FIG. 図13A及び図13Bは、実施例1の発光素子の別の変形例の模式的な一部端面図である。13A and 13B are schematic partial end views of another modification of the light-emitting element of Example 1. FIG. 図14A及び図14Bは、実施例1の発光素子の更に別の変形例の模式的な一部断面図である。14A and 14B are schematic partial cross-sectional views of still another modification example of the light-emitting element of Example 1. FIG. 図15は、選択成長用マスク層の模式的な平面図である。FIG. 15 is a schematic plan view of the selective growth mask layer. 図16は、従来の技術における問題点を説明するための発光素子の模式的な一部端面図である。FIG. 16 is a schematic partial end view of a light-emitting element for explaining problems in the conventional technology.

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本開示の発光素子及びその製造方法、全般に関する説明
2.実施例1(本開示の発光素子及びその製造方法)
3.実施例2(実施例1の変形)
4.実施例3(実施例1の別の変形)
5.実施例4(実施例1の更に別の変形)
6.実施例5(実施例1〜実施例4の変形)
7.実施例6(実施例1〜実施例5の変形)
8.実施例7(実施例1〜実施例6の変形)、その他
Hereinafter, although this indication is explained based on an example with reference to drawings, this indication is not limited to an example and various numerical values and materials in an example are illustrations. The description will be given in the following order.
1. 1. General description of the light emitting device of the present disclosure and the manufacturing method thereof. Example 1 (Light Emitting Element of the Present Disclosure and Method for Producing the Same)
3. Example 2 (Modification of Example 1)
4). Example 3 (another modification of Example 1)
5). Example 4 (another modification of Example 1)
6). Example 5 (Modification of Examples 1 to 4)
7). Example 6 (Modification of Examples 1 to 5)
8). Example 7 (modification of Example 1 to Example 6), others

[本開示の発光素子及びその製造方法、全般に関する説明]
本開示の発光素子、あるいは、本開示の発光素子の製造方法によって得られる発光素子を、以下、総称して、『本開示の発光素子等』と呼ぶ場合がある。活性層と対向する第1化合物半導体層の面を第1化合物半導体層の第2面と呼び、第1化合物半導体層の第2面と対向する第1化合物半導体層の面を第1化合物半導体層の第1面と呼ぶ場合がある。活性層と対向する第2化合物半導体層の面を第2化合物半導体層の第1面と呼び、第2化合物半導体層の第1面と対向する第2化合物半導体層の面を第2化合物半導体層の第2面と呼ぶ場合がある。
[Description of Light-Emitting Element of the Present Disclosure and Method for Manufacturing the Same]
Hereinafter, the light-emitting element of the present disclosure or the light-emitting element obtained by the method for manufacturing the light-emitting element of the present disclosure may be collectively referred to as “light-emitting element of the present disclosure”. The surface of the first compound semiconductor layer facing the active layer is called the second surface of the first compound semiconductor layer, and the surface of the first compound semiconductor layer facing the second surface of the first compound semiconductor layer is the first compound semiconductor layer. May be referred to as the first surface. The surface of the second compound semiconductor layer facing the active layer is called the first surface of the second compound semiconductor layer, and the surface of the second compound semiconductor layer facing the first surface of the second compound semiconductor layer is the second compound semiconductor layer. May be referred to as the second surface.

本開示の発光素子等において、種結晶層の厚さをTseed、選択成長用マスク層の厚さをT1としたとき、
0.1≦Tseed/T1<1
を満足することが好ましい。
In the light emitting device of the present disclosure, when the thickness of the seed crystal layer is T seed and the thickness of the selective growth mask layer is T 1 ,
0.1 ≦ T seed / T 1 <1
Is preferably satisfied.

そして、上記の好ましい形態を含む本開示の発光素子等にあっては、
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面には凹凸部が形成されており、
凸部によって種結晶層成長領域が構成されている構成とすることができる。即ち、この凸部が、GaN基板の露出表面の一部に該当する。尚、このような形態の本開示の発光素子等を、便宜上、『本開示の第1の構成に係る発光素子等』と呼ぶ。本開示の第1の構成に係る発光素子等においては、
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹部、凸部及び凹部がこの順に並んだ形状であり、
凸部頂面によって種結晶層成長領域が構成されている構成とすることができ、更には、この場合、仮想垂直面内における、凸部の長さをLcv、凹部の合計長さをLccとしたとき、
0.2≦Lcv/(Lcv+Lcc)≦0.9
を満足する構成とすることができる。選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面部分に形成された凸部の数は、2以上であってもよい。仮想垂直面で凹部を切断したときの凹部の断面形状として、矩形、三角形、台形(上辺が凹部の底面となる)、これらの形状においてコーナー部が丸みを帯びた形状、細かい凹凸形状を挙げることができる。凹部の深さとして、0.1μm以上、好ましくは0.5μm以上を例示することができる。
And in the light emitting element of the present disclosure including the above preferred form,
An uneven portion is formed on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer,
It can be set as the structure by which the seed crystal layer growth area | region is comprised by the convex part. That is, this convex portion corresponds to a part of the exposed surface of the GaN substrate. In addition, the light emitting element of this indication of such a form is called "the light emitting element etc. which concern on the 1st structure of this indication" for convenience. In the light emitting element according to the first configuration of the present disclosure,
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which concave portions, convex portions and concave portions are arranged in this order,
The seed crystal layer growth region can be configured by the top surface of the convex portion. Further, in this case, the length of the convex portion in the virtual vertical plane is L cv , and the total length of the concave portions is L When cc
0.2 ≦ L cv / (L cv + L cc ) ≦ 0.9
It can be set as the structure which satisfies these. The number of convex portions formed on the exposed surface portion of the GaN substrate located at the bottom of the selective growth mask layer opening region may be two or more. Examples of the cross-sectional shape of the recess when the recess is cut in the virtual vertical plane include a rectangle, a triangle, a trapezoid (the upper side is the bottom surface of the recess), a shape with rounded corners, and a fine uneven shape in these shapes Can do. Examples of the depth of the recess include 0.1 μm or more, preferably 0.5 μm or more.

あるいは又、上記の好ましい形態を含む本開示の発光素子等にあっては、
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面には凹凸部が形成されており、
凹部によって種結晶層成長領域が構成されている構成とすることができる。即ち、この凹部が、GaN基板の露出表面の一部に該当する。尚、このような形態の本開示の発光素子等を、便宜上、『本開示の第2の構成に係る発光素子等』と呼ぶ。本開示の第2の構成に係る発光素子等においては、
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凸部、凹部及び凸部がこの順に並んだ形状であり、
凹部底面によって種結晶層成長領域が構成されている構成とすることができ、更には、この場合、仮想垂直面内における、凹部の長さをLcc、凸部の合計長さをLcvとしたとき、
0.2≦Lcc/(Lcv+Lcc)≦0.9
を満足する構成とすることができる。選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面部分に形成された凹部の数は、2以上であってもよい。仮想垂直面で凸部を切断したときの凸部の頂面の形状として、平坦、上に向かって湾曲した形状、下に向かって湾曲した形状、細かい凹凸形状を挙げることができる。凹部の深さとして、0.1μm以上、好ましくは0.5μm以上を例示することができる。
Alternatively, in the light-emitting element of the present disclosure including the above preferred form,
An uneven portion is formed on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer,
It can be set as the structure by which the seed crystal layer growth area | region is comprised by the recessed part. That is, this recess corresponds to a part of the exposed surface of the GaN substrate. In addition, the light emitting element of this indication of such a form is called "the light emitting element etc. which concern on the 2nd structure of this indication" for convenience. In the light emitting element according to the second configuration of the present disclosure,
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which convex portions, concave portions and convex portions are arranged in this order,
The seed crystal layer growth region may be constituted by the bottom surface of the concave portion. In this case, the length of the concave portion in the virtual vertical plane is L cc , and the total length of the convex portions is L cv . When
0.2 ≦ L cc / (L cv + L cc ) ≦ 0.9
It can be set as the structure which satisfies these. The number of recesses formed in the exposed surface portion of the GaN substrate located at the bottom of the selective growth mask layer opening region may be two or more. Examples of the shape of the top surface of the convex portion when the convex portion is cut on the virtual vertical plane include a flat shape, a shape curved upward, a shape curved downward, and a fine uneven shape. Examples of the depth of the recess include 0.1 μm or more, preferably 0.5 μm or more.

あるいは又、上記の好ましい形態を含む本開示の発光素子等にあっては、
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、非結晶成長層、平坦部及び非結晶成長層がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている構成とすることができる。即ち、この平坦部が、GaN基板の露出表面の一部に該当する。尚、このような形態の本開示の発光素子等を、便宜上、『本開示の第3の構成に係る発光素子等』と呼ぶ。本開示の第3の構成に係る発光素子等においては、仮想垂直面内における、平坦部の長さをLflat、非結晶成長層の合計長さをLnovとしたとき、
0.2≦Lflat/(Lflat+Lno)≦0.9
を満足する構成とすることができる。選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面部分における平坦部の数は、2以上であってもよい。
Alternatively, in the light-emitting element of the present disclosure including the above preferred form,
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which an amorphous growth layer, a flat portion, and an amorphous growth layer are arranged in this order,
It can be set as the structure by which the seed crystal layer growth area | region is comprised by the flat part. That is, this flat portion corresponds to a part of the exposed surface of the GaN substrate. In addition, the light emitting element of this indication of such a form is called "the light emitting element etc. which concern on the 3rd structure of this indication" for convenience. In the light emitting element and the like according to the third configuration of the present disclosure, when the length of the flat portion in the virtual vertical plane is L flat and the total length of the amorphous growth layer is L nov ,
0.2 ≦ L flat / (L flat + L no ) ≦ 0.9
It can be set as the structure which satisfies these. The number of flat portions in the exposed surface portion of the GaN substrate located at the bottom of the selective growth mask layer opening region may be two or more.

あるいは又、上記の好ましい形態を含む本開示の発光素子等にあっては、
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹凸部、平坦部及び凹凸部がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている構成とすることができる。即ち、この平坦部が、GaN基板の露出表面の一部に該当する。尚、このような形態の本開示の発光素子等を、便宜上、『本開示の第4の構成に係る発光素子等』と呼ぶ。本開示の第4の構成に係る発光素子等においては、仮想垂直面内における、平坦部の長さをLflat、凹凸部の合計長さをLcc-cvとしたとき、
0.2≦Lflat/(Lflat+Lcc-cv)≦0.9
を満足する構成とすることができる。選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面部分における平坦部の数は、2以上であってもよい。
Alternatively, in the light-emitting element of the present disclosure including the above preferred form,
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which uneven portions, flat portions and uneven portions are arranged in this order,
It can be set as the structure by which the seed crystal layer growth area | region is comprised by the flat part. That is, this flat portion corresponds to a part of the exposed surface of the GaN substrate. In addition, the light emitting element of this indication of such a form is called "the light emitting element etc. which concern on the 4th structure of this indication" for convenience. In the light emitting element and the like according to the fourth configuration of the present disclosure, when the length of the flat portion in the virtual vertical plane is L flat and the total length of the uneven portions is L cc-cv ,
0.2 ≦ L flat / (L flat + L cc-cv ) ≦ 0.9
It can be set as the structure which satisfies these. The number of flat portions in the exposed surface portion of the GaN substrate located at the bottom of the selective growth mask layer opening region may be two or more.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、種結晶層の断面形状(具体的には、上記の仮想垂直面内における種結晶層の断面形状)は、二等辺三角形、等脚台形又は矩形である形態とすることができる。   Furthermore, in the light emitting device of the present disclosure including the various preferable forms and configurations described above, the cross-sectional shape of the seed crystal layer (specifically, the cross-sectional shape of the seed crystal layer in the virtual vertical plane) is , Isosceles triangles, isosceles trapezoids or rectangles.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の長さをL0
該仮想垂直面内において、選択成長用マスク層開口領域の上方に位置する第1化合物半導体層の領域における転位密度をD0
該仮想垂直面内において、選択成長用マスク層の縁から距離L0までの第1化合物半導体層の領域における転位密度をD1
としたとき、
1/D0≦0.2
を満足する形態とすることができる。尚、
0=Lcv+Lcc
であるし、
0=Lflat+Lcc-cv
である。
Furthermore, in the light-emitting element of the present disclosure including the various preferable modes and configurations described above,
L 0 , the length of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers.
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer located above the selective growth mask layer opening region is represented by D 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer from the edge of the selective growth mask layer to the distance L 0 is D 1 ,
When
D 1 / D 0 ≦ 0.2
Can be obtained. still,
L 0 = L cv + L cc
And
L 0 = L flat + L cc-cv
It is.

ところで、上記の特許公開公報に開示された窒化物半導体レーザ素子の製造方法にあっては、窒化物半導体と異なる基板を用いる。しかしながら、このような基板を用いると、具体的には、例えばサファイア基板を用いると、GaN系化合物半導体層とサファイア基板の格子不整合に起因する転位が多数発生し、発光素子の信頼性に大きな悪影響を及ぼす。また、サファイア基板は通常の半導体基板に比べ熱伝導性が悪く、発光素子の熱抵抗が非常に大きくなってしまい、発振閾値電流の増加、光出力の低下、素子寿命の悪化等の要因となる。加えて、サファイア基板は電気伝導性を有していないため、n側電極を基板裏面に設けることができず、p側電極と同じ側にn側電極を設ける必要があるため、素子面積が増大し、生産性に乏しいといった問題もある。更には、基板の線熱膨張係数と多層膜(選択成長用マスク層)の線熱膨張係数の差に起因した基板からの多層膜(選択成長用マスク層)の剥がれといった問題、活性層を含む窒化物半導体層を成長させたときの窒化物半導体層の表面の粗さに起因した特性バラツキ(例えば、光反射率のバラツキ)といった問題は、上記の特許公開公報には、何ら言及されていない。   By the way, in the method for manufacturing a nitride semiconductor laser element disclosed in the above patent publication, a substrate different from the nitride semiconductor is used. However, when such a substrate is used, specifically, for example, when a sapphire substrate is used, many dislocations are generated due to lattice mismatch between the GaN-based compound semiconductor layer and the sapphire substrate, which greatly increases the reliability of the light-emitting element. Adversely affect. In addition, the sapphire substrate has a lower thermal conductivity than a normal semiconductor substrate, and the thermal resistance of the light emitting element becomes very large, causing an increase in oscillation threshold current, a decrease in light output, a deterioration in element life, and the like. . In addition, since the sapphire substrate does not have electrical conductivity, the n-side electrode cannot be provided on the back surface of the substrate, and the n-side electrode needs to be provided on the same side as the p-side electrode, thereby increasing the element area. However, there is a problem that productivity is poor. Furthermore, the problem of peeling of the multilayer film (selective growth mask layer) from the substrate due to the difference between the linear thermal expansion coefficient of the substrate and the linear thermal expansion coefficient of the multilayer film (selective growth mask layer), and the active layer are included. The above-mentioned patent publication does not mention any problem such as characteristic variation (for example, light reflectance variation) due to the surface roughness of the nitride semiconductor layer when the nitride semiconductor layer is grown. .

以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、
GaN基板表面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、
GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であり、
選択成長用マスク層の最下層として熱膨張緩和膜がGaN基板上に形成されており(このような形態の本開示の発光素子等を、便宜上、『本開示の第5の構成に係る発光素子等』と呼ぶ)、あるいは又、GaN基板と接する選択成長用マスク層の最下層の線熱膨張係数CTEは、
1×10-6/K≦CTE≦1×10-5/K
好ましくは、
1×10-6/K<CTE≦1×10-5/K
を満足することが好ましい(このような形態の本開示の発光素子等を、便宜上、『本開示の第6の構成に係る発光素子等』と呼ぶ)。また、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子の製造方法にあっては、
GaN基板表面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、
GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であり、
選択成長用マスク層の最下層として、GaN基板上に熱膨張緩和膜を形成し、あるいは又、GaN基板と接する選択成長用マスク層の最下層の線熱膨張係数CTEは、
1×10-6/K≦CTE≦1×10-5/K
好ましくは、
1×10-6/K<CTE≦1×10-5/K
を満足する。
In the light-emitting element of the present disclosure including various preferable modes and configurations described above,
The off angle of the surface orientation of the GaN substrate surface is within 0.4 degrees, preferably within 0.40 degrees.
When the area of the GaN substrate is S 0 , the area of the selective growth mask layer is 0.8 S 0 or less,
A thermal expansion relaxation film is formed on the GaN substrate as the lowermost layer of the selective growth mask layer (for the sake of convenience, the light-emitting element according to the fifth configuration of the present disclosure is referred to as the light-emitting element of the present disclosure having such a form) The linear thermal expansion coefficient CTE of the bottom layer of the selective growth mask layer in contact with the GaN substrate is
1 × 10 −6 / K ≦ CTE ≦ 1 × 10 −5 / K
Preferably,
1 × 10 −6 / K <CTE ≦ 1 × 10 −5 / K
(The light-emitting element of the present disclosure having such a configuration is preferably referred to as “light-emitting element according to the sixth configuration of the present disclosure” for convenience). Moreover, in the manufacturing method of the light-emitting element of the present disclosure including the various preferable modes and configurations described above,
The off angle of the surface orientation of the GaN substrate surface is within 0.4 degrees, preferably within 0.40 degrees.
When the area of the GaN substrate is S 0 , the area of the selective growth mask layer is 0.8 S 0 or less,
As the lowermost layer of the selective growth mask layer, a thermal expansion relaxation film is formed on the GaN substrate, or the linear thermal expansion coefficient CTE of the lowermost layer of the selective growth mask layer in contact with the GaN substrate is:
1 × 10 −6 / K ≦ CTE ≦ 1 × 10 −5 / K
Preferably,
1 × 10 −6 / K <CTE ≦ 1 × 10 −5 / K
Satisfied.

このように、GaN基板表面の結晶面の面方位のオフ角、及び、選択成長用マスク層の面積割合を規定することで、第2化合物半導体層の表面粗さを小さくすることができる。即ち、優れた表面モホロジーを有する第2化合物半導体層を形成することができる。それ故、平滑性に優れた第2光反射層を得ることができ、即ち、所望の光反射率を得ることができ、特性バラツキが生じ難い。しかも、熱膨張緩和膜を形成し、あるいは又、CTEの値を規定することで、GaN基板の線熱膨張係数と選択成長用マスク層の線熱膨張係数の差に起因してGaN基板から選択成長用マスク層が剥がれるといった問題の発生を回避することができ、高い信頼性を有する発光素子を提供することができる。更には、GaN基板を用いるので、化合物半導体層に転位が発生し難いし、発光素子の熱抵抗が大きくなるといった問題を回避することができ、高い信頼性を発光素子に付与することができるし、GaN基板を基準としてp側電極と異なる側にn側電極を設けることができる。   Thus, the surface roughness of the second compound semiconductor layer can be reduced by defining the off-angle of the crystal plane orientation of the GaN substrate surface and the area ratio of the selective growth mask layer. That is, a second compound semiconductor layer having an excellent surface morphology can be formed. Therefore, the second light reflecting layer having excellent smoothness can be obtained, that is, a desired light reflectance can be obtained, and the characteristic variation hardly occurs. In addition, by forming a thermal expansion mitigating film or defining the CTE value, it is selected from the GaN substrate due to the difference between the linear thermal expansion coefficient of the GaN substrate and the linear thermal expansion coefficient of the mask layer for selective growth. Occurrence of problems such as peeling of the growth mask layer can be avoided, and a light-emitting element with high reliability can be provided. Furthermore, since a GaN substrate is used, the problem that dislocation does not easily occur in the compound semiconductor layer and the thermal resistance of the light emitting element increases can be avoided, and high reliability can be imparted to the light emitting element. The n-side electrode can be provided on a different side from the p-side electrode with respect to the GaN substrate.

GaN基板表面の面方位のオフ角とは、GaN基板表面の結晶面の面方位と、巨視的に見たGaN基板表面の法線との成す角度を指す。また、本開示の第5の構成〜第6の構成に係る発光素子等において、GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であると規定されているが、「GaN基板の面積S0」とは、最終的に発光素子が得られたときに残されたGaN基板の面積を指す。本開示の第5の構成〜第6の構成に係る発光素子等において、第1光反射層の最下層は、光反射層としての機能は有していない。The off-angle of the surface orientation of the GaN substrate surface refers to the angle formed by the crystal surface orientation of the GaN substrate surface and the normal of the GaN substrate surface viewed macroscopically. Further, in the light emitting elements and the like according to the fifth configuration to the sixth configuration of the present disclosure, when the area of the GaN substrate is S 0 , the area of the selective growth mask layer is defined as 0.8 S 0 or less. However, the “area S 0 of the GaN substrate” refers to the area of the GaN substrate left when the light emitting element is finally obtained. In the light emitting elements and the like according to the fifth configuration to the sixth configuration of the present disclosure, the lowermost layer of the first light reflecting layer does not have a function as the light reflecting layer.

本開示の第5の構成に係る発光素子等において、熱膨張緩和膜は、窒化ケイ素(SiNX)、酸化アルミニウム(AlOX)、酸化ニオブ(NbOX)、酸化タンタル(TaOX)、酸化チタン(TiOX)、酸化マグネシウム(MgOX)、酸化ジルコニウム(ZrOX)及び窒化アルミニウム(AlNX)から成る群から選択された少なくとも1種類の材料から成る形態とすることができる。尚、各物質の化学式に付した添え字「X」あるいは後述する添え字「Y」、添え字「Z」の値は、各物質における化学量論に基づく値だけでなく、化学量論に基づく値から外れた値も包含する。以下においても同様である。そして、このような好ましい形態を含む本開示の第5の構成に係る発光素子等において、熱膨張緩和膜の厚さをt1、発光素子の発光波長をλ0、熱膨張緩和膜の屈折率をn1としたとき、
1=λ0/(4n1
好ましくは、
1=λ0/(2n1
を満足することが望ましい。但し、熱膨張緩和膜の厚さt1の値は本質的に任意とすることができ、例えば、1×10-7m以下とすることができる。
In the light emitting element and the like according to the fifth configuration of the present disclosure, the thermal expansion relaxation film includes silicon nitride (SiN x ), aluminum oxide (AlO x ), niobium oxide (NbO x ), tantalum oxide (TaO x ), and titanium oxide. (TiO x ), magnesium oxide (MgO x ), zirconium oxide (ZrO x ), and aluminum nitride (AlN x ) may be used to form at least one material. In addition, the value of the subscript “X” attached to the chemical formula of each substance, the subscript “Y”, and the subscript “Z”, which will be described later, is based not only on the stoichiometry but also on the stoichiometry. Includes values that deviate from the value. The same applies to the following. In the light emitting element according to the fifth configuration of the present disclosure including such a preferable form, the thickness of the thermal expansion relaxation film is t 1 , the emission wavelength of the light emission element is λ 0 , and the refractive index of the thermal expansion relaxation film is Is n 1 ,
t 1 = λ 0 / (4n 1 )
Preferably,
t 1 = λ 0 / (2n 1 )
It is desirable to satisfy However, the value of the thickness t 1 of the thermal expansion relaxation film can be essentially arbitrary, for example, 1 × 10 −7 m or less.

本開示の第6の構成に係る発光素子等において、選択成長用マスク層(第1光反射層)の最下層は、窒化ケイ素(SiNX)、酸化アルミニウム(AlOX)、酸化ニオブ(NbOX)、酸化タンタル(TaOX)、酸化チタン(TiOX)、酸化マグネシウム(MgOX)、酸化ジルコニウム(ZrOX)及び窒化アルミニウム(AlNX)から成る群から選択された少なくとも1種類の材料から成る形態とすることができる。そして、このような好ましい形態を含む本開示の第6の構成に係る発光素子等において、選択成長用マスク層(第1光反射層)の最下層の厚さをt1、発光素子の発光波長をλ0、選択成長用マスク層(第1光反射層)の最下層の屈折率をn1としたとき、
1=λ0/(4n1
好ましくは、
1=λ0/(2n1
を満足することが望ましい。但し、選択成長用マスク層(第1光反射層)の最下層の厚さt1の値は本質的に任意とすることができ、例えば、1×10-7m以下とすることができる。
In the light emitting element and the like according to the sixth configuration of the present disclosure, the lowermost layer of the selective growth mask layer (first light reflecting layer) is silicon nitride (SiN x ), aluminum oxide (AlO x ), niobium oxide (NbO x ). ), Tantalum oxide (TaO x ), titanium oxide (TiO x ), magnesium oxide (MgO x ), zirconium oxide (ZrO x ), and aluminum nitride (AlN x ). It can be in the form. In the light emitting element according to the sixth configuration of the present disclosure including such a preferable form, the thickness of the lowermost layer of the selective growth mask layer (first light reflecting layer) is t 1 , and the emission wavelength of the light emitting element Is λ 0 , and the refractive index of the lowermost layer of the selective growth mask layer (first light reflecting layer) is n 1 ,
t 1 = λ 0 / (4n 1 )
Preferably,
t 1 = λ 0 / (2n 1 )
It is desirable to satisfy However, the value of the thickness t 1 of the lowermost layer of the selective growth mask layer (first light reflection layer) can be essentially arbitrary, for example, 1 × 10 −7 m or less.

以上に説明した各種の好ましい形態を含む本開示の発光素子の製造方法においては、GaN基板を残したままとしてもよいし、第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を順次形成した後、選択成長用マスク層をストッパ層として、GaN基板を除去してもよい。具体的には、第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を順次形成し、次いで、第2光反射層を支持基板に固定した後、選択成長用マスク層をストッパ層としてGaN基板を除去して、第1化合物半導体層(第1化合物半導体層の第1面)及び選択成長用マスク層を露出させればよい。更には、第1化合物半導体層(第1化合物半導体層の第1面)の上に第1電極を形成すればよい。   In the manufacturing method of the light emitting element of the present disclosure including the various preferable modes described above, the GaN substrate may be left or the active layer, the second compound semiconductor layer, the second compound semiconductor layer may be left on the first compound semiconductor layer. After sequentially forming the electrode and the second light reflecting layer, the GaN substrate may be removed using the selective growth mask layer as a stopper layer. Specifically, an active layer, a second compound semiconductor layer, a second electrode, and a second light reflection layer are sequentially formed on the first compound semiconductor layer, and then the second light reflection layer is fixed to the support substrate. The GaN substrate may be removed using the selective growth mask layer as a stopper layer to expose the first compound semiconductor layer (the first surface of the first compound semiconductor layer) and the selective growth mask layer. Furthermore, the first electrode may be formed on the first compound semiconductor layer (the first surface of the first compound semiconductor layer).

GaN基板の除去は、化学的/機械的研磨法(CMP法)に基づき行う形態とすることができる。尚、先ず、水酸化ナトリウム水溶液や水酸化カリウム水溶液等のアルカリ水溶液、アンモニア溶液+過酸化水素水、硫酸溶液+過酸化水素水、塩酸溶液+過酸化水素水、リン酸溶液+過酸化水素水等を用いたウェットエッチング法や、ドライエッチング法、レーザを用いたリフトオフ法、機械研磨法等によって、あるいは、これらの組合せによって、GaN基板の一部の除去を行い、あるいは、GaN基板の厚さを薄くし、次いで、化学的/機械的研磨法を実行することで、第1化合物半導体層(第1化合物半導体層の第1面)及び選択成長用マスク層を露出させればよい。   The removal of the GaN substrate can be performed based on a chemical / mechanical polishing method (CMP method). First, alkaline aqueous solution such as sodium hydroxide aqueous solution or potassium hydroxide aqueous solution, ammonia solution + hydrogen peroxide solution, sulfuric acid solution + hydrogen peroxide solution, hydrochloric acid solution + hydrogen peroxide solution, phosphoric acid solution + hydrogen peroxide solution A part of the GaN substrate is removed by a wet etching method using a dry etching method, a dry etching method, a lift-off method using a laser, a mechanical polishing method, or a combination thereof, or the thickness of the GaN substrate. Then, the first compound semiconductor layer (the first surface of the first compound semiconductor layer) and the selective growth mask layer may be exposed by executing a chemical / mechanical polishing method.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、第2化合物半導体層(第2化合物半導体層の第2面)の表面粗さRaは、1.0nm以下であることが好ましい。表面粗さRaは、JIS B−610:2001に規定されており、具体的には、AFMや断面TEMに基づく観察に基づき測定することができる。   Furthermore, in the light emitting device of the present disclosure including the various preferable modes and configurations described above, the surface roughness Ra of the second compound semiconductor layer (the second surface of the second compound semiconductor layer) is 1.0 nm or less. It is preferable that The surface roughness Ra is defined in JIS B-610: 2001, and can be specifically measured based on observation based on AFM or cross-section TEM.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、選択成長用マスク層の平面形状は、正六角形を含む各種の多角形、円形、楕円形、格子状(矩形)、島状形状又はストライプ状である形態とすることができる。選択成長用マスク層の断面形状は、矩形とすることもできるが、台形であることが、即ち、選択成長用マスク層の側面は順テーパー状であることが、より好ましい。選択成長用マスク層の形成方法として、スパッタリング法等の物理的気相成長法(PVD法)や化学的気相成長法(CVD法)、塗布法と、リソグラフィ技術やエッチング技術との組合せを挙げることができる。   Furthermore, in the light-emitting element of the present disclosure including the various preferable forms and configurations described above, the planar shape of the selective growth mask layer may be various polygons including regular hexagons, circles, ellipses, and lattices ( A rectangular shape), an island shape, or a stripe shape. Although the cross-sectional shape of the selective growth mask layer may be rectangular, it is more preferable that the selective growth mask layer has a trapezoidal shape, that is, the side surface of the selective growth mask layer has a forward tapered shape. Examples of a method for forming a mask layer for selective growth include a combination of a physical vapor deposition method (PVD method) such as a sputtering method, a chemical vapor deposition method (CVD method), a coating method, and a lithography technique or an etching technique. be able to.

選択成長用マスク層の最上層の厚さをt2、選択成長用マスク層の最上層の屈折率をn2としたとき、
2=λ0/(4n2
を満足することが好ましく、更には、
2=λ0/(2n2
を満足することで、第1光反射層の最上層は、波長λ0の光に対して不在層となる。選択成長用マスク層の最上層(第1化合物半導体層と接する層)を窒化シリコン膜から構成する形態とすることができる。
When the thickness of the top layer of the selective growth mask layer is t 2 and the refractive index of the top layer of the selective growth mask layer is n 2 ,
t 2 = λ 0 / (4n 2 )
It is preferable to satisfy
t 2 = λ 0 / (2n 2 )
By satisfying the above, the uppermost layer of the first light reflecting layer becomes an absent layer with respect to light having the wavelength λ 0 . The uppermost layer (the layer in contact with the first compound semiconductor layer) of the selective growth mask layer may be formed of a silicon nitride film.

以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、第1光反射層から第2光反射層まで距離は、0.15μm以上、50μm以下であることが好ましい。   In the light emitting element of the present disclosure including the various preferable modes and configurations described above, the distance from the first light reflecting layer to the second light reflecting layer is preferably 0.15 μm or more and 50 μm or less.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等にあっては、第1光反射層の面積重心点を通る第1光反射層に対する法線上に、第2光反射層の面積重心点は存在しない形態とすることができる。   Furthermore, in the light emitting device of the present disclosure including the various preferable modes and configurations described above, the second light is on the normal line to the first light reflecting layer passing through the center of gravity of the area of the first light reflecting layer. The center of gravity of the area of the reflective layer may be absent.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等にあっては、第1光反射層の面積重心点を通る第1光反射層に対する法線上に、活性層の面積重心点は存在しない形態とすることができる。   Furthermore, in the light-emitting element of the present disclosure including the various preferable modes and configurations described above, the active layer has a normal line on the normal to the first light reflecting layer passing through the center of gravity of the area of the first light reflecting layer. The area centroid point may not exist.

選択成長用マスク層が形成されたGaN基板上に、第1化合物半導体層を、ELO(Epitaxial Lateral Overgrowth)法等の横方向にエピタキシャル成長させる方法を用いて、横方向成長により形成したとき、選択成長用マスク層の縁部から選択成長用マスク層の中心部に向かってエピタキシャル成長する第1化合物半導体層が会合すると、会合部分に結晶欠陥が多く発生する場合がある。この結晶欠陥が多く存在する会合部分が素子領域(後述する)の中心部に位置すると、発光素子の特性に悪影響が生じる虞がある。上記のとおり、第1光反射層の面積重心点を通る第1光反射層に対する法線上に第2光反射層の面積重心点が存在しない形態、第1光反射層の面積重心点を通る第1光反射層に対する法線上に活性層の面積重心点が存在しない形態とすることで、発光素子の特性への悪影響の発生を確実に抑制することができる。   When the first compound semiconductor layer is formed on the GaN substrate on which the selective growth mask layer is formed by lateral growth using a lateral epitaxial growth method such as the ELO (Epitaxial Lateral Overgrowth) method, the selective growth is performed. When the first compound semiconductor layer epitaxially grows from the edge of the mask layer for etching toward the center of the mask layer for selective growth, many crystal defects may occur in the associated portion. If the meeting part where many crystal defects exist is located at the center of the element region (described later), there is a possibility that the characteristics of the light emitting element are adversely affected. As described above, the form in which the area centroid of the second light reflecting layer does not exist on the normal to the first light reflecting layer passing through the area centroid of the first light reflecting layer, and the first passing through the area centroid of the first light reflecting layer. By adopting a configuration in which the area centroid of the active layer does not exist on the normal line to the one light reflecting layer, it is possible to reliably suppress the adverse effect on the characteristics of the light emitting element.

以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等にあっては、活性層において生成した光は、第2光反射層を介して外部に出射される形態(以下、便宜上、『第2光反射層出射タイプの発光素子』と呼ぶ)とすることができるし、第1光反射層を介して外部に出射される形態(以下、便宜上、『第1光反射層出射タイプの発光素子』と呼ぶ)とすることもできる。尚、第1光反射層出射タイプの発光素子にあっては、場合によっては、前述したとおり、GaN基板を除去してもよい。   In the light emitting element of the present disclosure including the various preferable forms and configurations described above, the light generated in the active layer is emitted to the outside through the second light reflection layer (hereinafter, for convenience, A second light reflecting layer emitting type light-emitting element), and a form that is emitted to the outside through the first light reflecting layer (hereinafter referred to as “first light reflecting layer emitting type” for convenience). It may also be referred to as a “light emitting element”. In the first light reflection layer emission type light emitting element, the GaN substrate may be removed as described above in some cases.

そして、第1化合物半導体層の第1面と接する第1光反射層の部分(第2光反射層と対向する第1光反射層の部分)の面積をS1、第2化合物半導体層の第2面に対向する第2光反射層の部分(第1光反射層と対向する第2光反射層の部分)の面積をS2としたとき、第1光反射層出射タイプの発光素子の場合、
1>S2
を満足することが望ましいし、第2光反射層出射タイプの発光素子の場合、
1<S2
を満足することが望ましいが、これに限定するものではない。
The area of the portion of the first light reflecting layer (the portion of the first light reflecting layer facing the second light reflecting layer) in contact with the first surface of the first compound semiconductor layer is defined as S 1 , when the area of the portion of the second light reflecting layer opposite (part of the first light reflecting layer facing the second light reflecting layer) was S 2 in two surfaces, when the first light reflection layer emitting type light-emitting element ,
S 1 > S 2
In the case of the light emitting element of the second light reflecting layer emission type,
S 1 <S 2
However, the present invention is not limited to this.

また、第1光反射層の面積重心点を通る第1光反射層に対する法線上に第2光反射層の面積重心点が存在しない形態、第1光反射層の面積重心点を通る第1光反射層に対する法線上に活性層の面積重心点が存在しない形態において、第1化合物半導体層の第1面と接する第1光反射層の部分(第2光反射層と対向する第1光反射層の部分)であって、素子領域(後述する)を構成する部分の面積をS3、第2化合物半導体層の第2面に対向する第2光反射層の部分(第1光反射層と対向する第2光反射層の部分)であって、素子領域を構成する部分の面積をS4としたとき、第1光反射層出射タイプの発光素子の場合、
3>S4
を満足することが望ましいし、第2光反射層出射タイプの発光素子の場合、
3<S4
を満足することが望ましいが、これに限定するものではない。
In addition, a form in which the area centroid of the second light reflecting layer does not exist on the normal to the first light reflecting layer passing through the area centroid of the first light reflecting layer, the first light passing through the area centroid of the first light reflecting layer The portion of the first light reflecting layer that is in contact with the first surface of the first compound semiconductor layer (the first light reflecting layer facing the second light reflecting layer) in a form in which the area centroid of the active layer does not exist on the normal line to the reflecting layer And the area of the portion constituting the element region (described later) is S 3 , and the portion of the second light reflecting layer facing the second surface of the second compound semiconductor layer (facing the first light reflecting layer) In the case of a light emitting element of the first light reflecting layer emission type, where the area of the portion constituting the element region is S 4 ,
S 3 > S 4
In the case of the light emitting element of the second light reflecting layer emission type,
S 3 <S 4
However, the present invention is not limited to this.

第1光反射層出射タイプの発光素子において、GaN基板を除去する場合、第2光反射層は支持基板に固定されている形態とすることができる。第1光反射層出射タイプの発光素子において、GaN基板を除去する場合、第1化合物半導体層の第1面における第1光反射層と第1電極の配置状態として、第1光反射層と第1電極とが接している状態を挙げることができるし、あるいは又、第1光反射層と第1電極とが離間している状態を挙げることができるし、場合によっては、第1光反射層の縁部の上にまで第1電極が形成されている状態、第1電極の縁部の上にまで第1光反射層が形成されている状態を挙げることもできる。ここで、第1電極の縁部の上にまで第1光反射層が形成されている状態とする場合、第1電極は、レーザ発振の基本モード光を出来る限り吸収しないように、或る程度の大きさの開口部を有する必要がある。開口部の大きさは、基本モードの波長や横方向(第1化合物半導体層の面内方向)の光閉じ込め構造によって変化するので、限定するものではないが、おおよそ発光波長λ0の数倍のオーダーであることが好ましい。あるいは又、第1光反射層と第1電極とは離間しており、即ち、オフセットを有しており、離間距離は1mm以内である構成とすることができる。In the first light reflection layer emission type light emitting element, when the GaN substrate is removed, the second light reflection layer may be fixed to the support substrate. When the GaN substrate is removed in the light emitting element of the first light reflecting layer emission type, the first light reflecting layer and the first electrode are arranged as the arrangement state of the first light reflecting layer and the first electrode on the first surface of the first compound semiconductor layer. A state in which one electrode is in contact with each other can be given, or a state in which the first light reflecting layer and the first electrode are separated from each other can be mentioned. A state where the first electrode is formed up to the edge of the first electrode and a state where the first light reflecting layer is formed up to the edge of the first electrode can also be mentioned. Here, when the first light reflecting layer is formed even on the edge of the first electrode, the first electrode has a certain degree so as not to absorb the fundamental mode light of laser oscillation as much as possible. It is necessary to have an opening having a size of. The size of the opening varies depending on the wavelength of the fundamental mode and the light confinement structure in the lateral direction (the in-plane direction of the first compound semiconductor layer), but is not limited, but is approximately several times the emission wavelength λ 0 . An order is preferred. Alternatively, the first light reflection layer and the first electrode may be separated from each other, that is, have an offset, and the separation distance may be within 1 mm.

更には、以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、第1電極は金属又は合金から成る形態とすることができるし、第2電極は透明導電性材料から成る形態とすることができる。第2電極を透明導電性材料から構成することで、電流を横方向(第2化合物半導体層の面内方向)に広げることができ、効率良く、素子領域(次に述べる)に電流を供給することができる。   Furthermore, in the light emitting device of the present disclosure including the various preferable modes and configurations described above, the first electrode can be made of a metal or an alloy, and the second electrode can be made of a transparent conductive material. It can be in the form. By constituting the second electrode from a transparent conductive material, the current can be expanded in the lateral direction (in-plane direction of the second compound semiconductor layer), and the current is efficiently supplied to the element region (described below). be able to.

「素子領域」とは、狭窄された電流が注入される領域、あるいは又、屈折率差等により光が閉じ込められる領域、あるいは又、第1光反射層と第2光反射層で挟まれた領域の内、レーザ発振が生じる領域、あるいは又、第1光反射層と第2光反射層で挟まれた領域の内、実際にレーザ発振に寄与する領域を指す。   The “element region” is a region where a confined current is injected, a region where light is confined due to a difference in refractive index, or a region sandwiched between the first light reflection layer and the second light reflection layer. Of these, the region where laser oscillation occurs or the region between the first light reflection layer and the second light reflection layer that actually contributes to laser oscillation is indicated.

発光素子は、上述したとおり、第1化合物半導体層の頂面から第1光反射層を介して光を出射する面発光レーザ素子(垂直共振器レーザ、VCSEL)から成る構成とすることができるし、あるいは又、第2化合物半導体層の頂面から第2光反射層を介して光を出射する面発光レーザ素子から成る構成とすることもできる。   As described above, the light emitting element can be configured by a surface emitting laser element (vertical cavity laser, VCSEL) that emits light from the top surface of the first compound semiconductor layer through the first light reflecting layer. Alternatively, it may be configured by a surface emitting laser element that emits light from the top surface of the second compound semiconductor layer through the second light reflecting layer.

以上に説明した各種の好ましい形態、構成を含む本開示の発光素子等において、第1化合物半導体層、活性層及び第2化合物半導体層から成る積層構造体は、具体的には、GaN系化合物半導体から成る構成とすることができる。また、種結晶層は、第1化合物半導体層を構成する化合物半導体と同じ化合物半導体から構成することができる。ここで、GaN系化合物半導体として、より具体的には、GaN、AlGaN、InGaN、AlInGaNを挙げることができる。更には、これらの化合物半導体に、所望に応じて、ホウ素(B)原子やタリウム(Tl)原子、ヒ素(As)原子、リン(P)原子、アンチモン(Sb)原子が含まれていてもよい。活性層は、量子井戸構造を有することが望ましい。具体的には、単一量子井戸構造(QW構造)を有していてもよいし、多重量子井戸構造(MQW構造)を有していてもよい。量子井戸構造を有する活性層は、井戸層及び障壁層が、少なくとも1層、積層された構造を有するが、(井戸層を構成する化合物半導体,障壁層を構成する化合物半導体)の組合せとして、(InyGa(1-y)N,GaN)、(InyGa(1-y)N,InzGa(1-z)N)[但し、y>z]、(InyGa(1-y)N,AlGaN)を例示することができる。第1化合物半導体層を第1導電型(例えば、n型)の化合物半導体から構成し、第2化合物半導体層を第1導電型とは異なる第2導電型(例えば、p型)の化合物半導体から構成することができる。第1化合物半導体層、第2化合物半導体層は、第1クラッド層、第2クラッド層とも呼ばれる。第2電極と第2化合物半導体層との間に、電流狭窄構造が形成されていることが好ましい。第1化合物半導体層、第2化合物半導体層は、単一構造の層であってもよいし、多層構造の層であってもよいし、超格子構造の層であってもよい。更には、組成傾斜層、濃度傾斜層を備えた層とすることもできる。In the light emitting device of the present disclosure including the various preferable modes and configurations described above, the stacked structure including the first compound semiconductor layer, the active layer, and the second compound semiconductor layer is specifically a GaN-based compound semiconductor. It can be set as the structure which consists of. The seed crystal layer can be composed of the same compound semiconductor as the compound semiconductor composing the first compound semiconductor layer. Here, more specifically, examples of the GaN compound semiconductor include GaN, AlGaN, InGaN, and AlInGaN. Furthermore, these compound semiconductors may contain boron (B) atoms, thallium (Tl) atoms, arsenic (As) atoms, phosphorus (P) atoms, and antimony (Sb) atoms as desired. . The active layer desirably has a quantum well structure. Specifically, it may have a single quantum well structure (QW structure) or a multiple quantum well structure (MQW structure). An active layer having a quantum well structure has a structure in which at least one well layer and a barrier layer are stacked. However, as a combination of (a compound semiconductor constituting a well layer, a compound semiconductor constituting a barrier layer), In y Ga (1-y) N, GaN), (In y Ga (1-y) N, In z Ga (1-z) N) [where y> z], (In y Ga (1-y ) N, AlGaN). The first compound semiconductor layer is composed of a compound semiconductor of a first conductivity type (for example, n-type), and the second compound semiconductor layer is composed of a compound semiconductor of a second conductivity type (for example, p-type) different from the first conductivity type. Can be configured. The first compound semiconductor layer and the second compound semiconductor layer are also called a first cladding layer and a second cladding layer. A current confinement structure is preferably formed between the second electrode and the second compound semiconductor layer. The first compound semiconductor layer and the second compound semiconductor layer may be a layer having a single structure, a layer having a multilayer structure, or a layer having a superlattice structure. Furthermore, it can also be set as the layer provided with the composition gradient layer and the density | concentration gradient layer.

電流狭窄構造を得るためには、第2電極と第2化合物半導体層との間に絶縁材料(例えば、SiOXやSiNX、AlOX)から成る電流狭窄層を形成してもよいし、あるいは又、第2化合物半導体層をRIE法等によりエッチングしてメサ構造を形成してもよいし、あるいは又、積層された第2化合物半導体層の一部の層を横方向から部分的に酸化して電流狭窄領域を形成してもよいし、第2化合物半導体層に不純物をイオン注入して導電性が低下した領域を形成してもよいし、あるいは、これらを、適宜、組み合わせてもよい。但し、第2電極は、電流狭窄により電流が流れる第2化合物半導体層の部分と電気的に接続されている必要がある。In order to obtain a current confinement structure, a current confinement layer made of an insulating material (for example, SiO x , SiN x , AlO x ) may be formed between the second electrode and the second compound semiconductor layer, or Alternatively, the mesa structure may be formed by etching the second compound semiconductor layer by the RIE method or the like, or a part of the laminated second compound semiconductor layer is partially oxidized from the lateral direction. Thus, a current confinement region may be formed, a region with reduced conductivity may be formed by ion implantation of impurities into the second compound semiconductor layer, or these may be combined as appropriate. However, the second electrode needs to be electrically connected to the portion of the second compound semiconductor layer through which current flows due to current confinement.

GaN基板は成長面によって、極性/無極性/半極性と特性が変わることが知られているが、GaN基板のいずれの主面も化合物半導体層の形成に使用することができる。また、GaN基板の主面に関して、結晶構造(例えば、立方晶型や六方晶型等)によっては、所謂A面、B面、C面、R面、M面、N面、S面等の名称で呼ばれる結晶面の面方位を特定方向にオフさせた面(オフ角が0度の場合を含む)を用いる。発光素子を構成する各種の化合物半導体層の形成方法として、有機金属化学的気相成長法(MOCVD法,MOVPE法)や分子線エピタキシー法(MBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法等を挙げることができる。尚、種結晶層の形成条件と第1化合物半導体層の形成条件を変えることで、同じ化合物半導体材料から成る種結晶層及び第1化合物半導体層を形成することができる。   Although it is known that the characteristics of a GaN substrate vary depending on the growth surface, that is, polarity / nonpolarity / semipolarity, any main surface of the GaN substrate can be used for forming a compound semiconductor layer. Further, regarding the main surface of the GaN substrate, depending on the crystal structure (for example, cubic type, hexagonal type, etc.), names such as so-called A plane, B plane, C plane, R plane, M plane, N plane, S plane, etc. A plane (including the case where the off angle is 0 degree) in which the plane orientation of the crystal plane is called off in a specific direction is used. As a method for forming various compound semiconductor layers constituting the light emitting element, metal organic chemical vapor deposition (MOCVD method, MOVPE method), molecular beam epitaxy method (MBE method), hydride gas in which halogen contributes to transport or reaction. Examples include a phase growth method. The seed crystal layer and the first compound semiconductor layer made of the same compound semiconductor material can be formed by changing the formation conditions of the seed crystal layer and the formation conditions of the first compound semiconductor layer.

ここで、MOCVD法における有機ガリウム源として、トリメチルガリウム(TMG)やトリエチルガリウム(TEG)を挙げることができるし、窒素源ガスとして、アンモニアガスやヒドラジンを挙げることができる。n型の導電型を有するGaN系化合物半導体層の形成においては、例えば、n型不純物(n型ドーパント)としてケイ素(Si)を添加すればよいし、p型の導電型を有するGaN系化合物半導体層の形成においては、例えば、p型不純物(p型ドーパント)としてマグネシウム(Mg)を添加すればよい。GaN系化合物半導体層の構成原子としてアルミニウム(Al)あるいはインジウム(In)が含まれる場合、Al源としてトリメチルアルミニウム(TMA)を用いればよいし、In源としてトリメチルインジウム(TMI)を用いればよい。更には、Si源としてモノシランガス(SiH4ガス)を用いればよいし、Mg源としてビスシクロペンタジエニルマグネシウムやメチルシクロペンタジエニルマグネシウム、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いればよい。尚、n型不純物(n型ドーパント)として、Si以外に、Ge、Se、Sn、C、Te、S、O、Pd、Poを挙げることができるし、p型不純物(p型ドーパント)として、Mg以外に、Zn、Cd、Be、Ca、Ba、C、Hg、Srを挙げることができる。Here, trimethylgallium (TMG) and triethylgallium (TEG) can be mentioned as the organic gallium source in the MOCVD method, and ammonia gas and hydrazine can be mentioned as the nitrogen source gas. In forming a GaN-based compound semiconductor layer having n-type conductivity, for example, silicon (Si) may be added as an n-type impurity (n-type dopant), or a GaN-based compound semiconductor having p-type conductivity. In forming the layer, for example, magnesium (Mg) may be added as a p-type impurity (p-type dopant). When aluminum (Al) or indium (In) is contained as a constituent atom of the GaN-based compound semiconductor layer, trimethylaluminum (TMA) may be used as the Al source, and trimethylindium (TMI) may be used as the In source. Furthermore, monosilane gas (SiH 4 gas) may be used as the Si source, and biscyclopentadienyl magnesium, methylcyclopentadienyl magnesium, or biscyclopentadienyl magnesium (Cp 2 Mg) may be used as the Mg source. . In addition to Si, examples of n-type impurities (n-type dopants) include Ge, Se, Sn, C, Te, S, O, Pd, and Po. As p-type impurities (p-type dopants), In addition to Mg, Zn, Cd, Be, Ca, Ba, C, Hg, and Sr can be mentioned.

支持基板は、例えば、GaN基板、サファイア基板、GaAs基板、SiC基板、アルミナ基板、ZnS基板、ZnO基板、LiMgO基板、LiGaO2基板、MgAl24基板、InP基板といった各種の基板から構成すればよいし、あるいは又、AlN等から成る絶縁性基板、Si、SiC、Ge等から成る半導体基板、金属製基板や合金製基板から構成することもできるが、導電性を有する基板を用いることが好ましく、あるいは又、機械的特性、弾性変形、塑性変形性、放熱性等の観点から金属製基板や合金製基板を用いることが好ましい。支持基板の厚さとして、例えば、0.05mm乃至0.5mmを例示することができる。第2光反射層の支持基板への固定方法として、半田接合法、常温接合法、粘着テープを用いた接合法、ワックス接合を用いた接合法等、既知の方法を用いることができるが、導電性の確保という観点からは半田接合法あるいは常温接合法を採用することが望ましい。例えば導電性基板であるシリコン半導体基板を支持基板として使用する場合、熱膨張係数の違いによる反りを抑制するために、400゜C以下の低温で接合可能な方法を採用することが望ましい。支持基板としてGaN基板を使用する場合、接合温度が400゜C以上であってもよい。The support substrate may be composed of various substrates such as a GaN substrate, a sapphire substrate, a GaAs substrate, a SiC substrate, an alumina substrate, a ZnS substrate, a ZnO substrate, a LiMgO substrate, a LiGaO 2 substrate, a MgAl 2 O 4 substrate, and an InP substrate. Alternatively, an insulating substrate made of AlN or the like, a semiconductor substrate made of Si, SiC, Ge or the like, a metal substrate, or an alloy substrate can be used, but it is preferable to use a conductive substrate. Alternatively, it is preferable to use a metal substrate or an alloy substrate from the viewpoints of mechanical properties, elastic deformation, plastic deformability, heat dissipation, and the like. Examples of the thickness of the support substrate include 0.05 mm to 0.5 mm. As a method for fixing the second light reflecting layer to the support substrate, a known method such as a solder bonding method, a room temperature bonding method, a bonding method using an adhesive tape, or a bonding method using wax bonding can be used. From the viewpoint of securing the property, it is desirable to employ a solder bonding method or a room temperature bonding method. For example, when a silicon semiconductor substrate which is a conductive substrate is used as a support substrate, it is desirable to employ a method capable of bonding at a low temperature of 400 ° C. or lower in order to suppress warping due to a difference in thermal expansion coefficient. When a GaN substrate is used as the support substrate, the bonding temperature may be 400 ° C. or higher.

第1電極は、例えば、金(Au)、銀(Ag)、パラジウム(Pd)、白金(Pt)、ニッケル(Ni)、Ti(チタン)、バナジウム(V)、タングステン(W)、クロム(Cr)、Al(アルミニウム)、Cu(銅)、Zn(亜鉛)、錫(Sn)及びインジウム(In)から成る群から選択された少なくとも1種類の金属(合金を含む)を含む、単層構成又は多層構成を有することが望ましく、具体的には、例えば、Ti/Au、Ti/Al、Ti/Al/Au、Ti/Pt/Au、Ni/Au、Ni/Au/Pt、Ni/Pt、Pd/Pt、Ag/Pdを例示することができる。尚、多層構成における「/」の前の層ほど、より活性層側に位置する。以下の説明においても同様である。第1電極は、例えば、真空蒸着法やスパッタリング法等のPVD法にて成膜することができる。   The first electrode is, for example, gold (Au), silver (Ag), palladium (Pd), platinum (Pt), nickel (Ni), Ti (titanium), vanadium (V), tungsten (W), chromium (Cr ), Al (aluminum), Cu (copper), Zn (zinc), tin (Sn) and at least one metal selected from the group consisting of indium (In) (including alloys) or It is desirable to have a multilayer structure, specifically, for example, Ti / Au, Ti / Al, Ti / Al / Au, Ti / Pt / Au, Ni / Au, Ni / Au / Pt, Ni / Pt, Pd / Pt and Ag / Pd can be exemplified. In addition, the layer before “/” in the multilayer structure is located closer to the active layer side. The same applies to the following description. The first electrode can be formed by, for example, a PVD method such as a vacuum evaporation method or a sputtering method.

第2電極を構成する透明導電性材料として、インジウム−錫酸化物(ITO,Indium Tin Oxide,SnドープのIn23、結晶性ITO及びアモルファスITOを含む)、インジウム−亜鉛酸化物(IZO,Indium Zinc Oxide)、IFO(FドープのIn23)、酸化錫(SnO2)、ATO(SbドープのSnO2)、FTO(FドープのSnO2)、酸化亜鉛(ZnO、AlドープのZnOやBドープのZnOを含む)を例示することができる。あるいは又、第2電極として、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明導電膜を挙げることができる。但し、第2電極を構成する材料として、第2光反射層と第2電極との配置状態に依存するが、透明導電性材料に限定するものではなく、パラジウム(Pd)、白金(Pt)、ニッケル(Ni)、金(Au)、コバルト(Co)、ロジウム(Rh)等の金属を用いることもできる。第2電極は、これらの材料の少なくとも1種類から構成すればよい。第2電極は、例えば、真空蒸着法やスパッタリング法等のPVD法にて成膜することができる。As the transparent conductive material constituting the second electrode, indium-tin oxide (including ITO, Indium Tin Oxide, Sn-doped In 2 O 3 , crystalline ITO, and amorphous ITO), indium-zinc oxide (IZO, Indium Zinc Oxide), IFO (F-doped In 2 O 3 ), tin oxide (SnO 2 ), ATO (Sb-doped SnO 2 ), FTO (F-doped SnO 2 ), zinc oxide (ZnO, Al-doped ZnO) And B-doped ZnO). Alternatively, as the second electrode, a transparent conductive film having a base layer of gallium oxide, titanium oxide, niobium oxide, nickel oxide, or the like can be given. However, the material constituting the second electrode depends on the arrangement state of the second light reflecting layer and the second electrode, but is not limited to the transparent conductive material, and palladium (Pd), platinum (Pt), Metals such as nickel (Ni), gold (Au), cobalt (Co), and rhodium (Rh) can also be used. The second electrode may be composed of at least one of these materials. The second electrode can be formed by, for example, a PVD method such as a vacuum evaporation method or a sputtering method.

第1電極や第2電極上に、外部の電極あるいは回路と電気的に接続するために、パッド電極を設けてもよい。パッド電極は、Ti(チタン)、アルミニウム(Al)、Pt(白金)、Au(金)、Ni(ニッケル)、Pd(パラジウム)から成る群から選択された少なくとも1種類の金属を含む、単層構成又は多層構成を有することが望ましい。あるいは又、パッド電極を、Ti/Pt/Auの多層構成、Ti/Auの多層構成、Ti/Pd/Auの多層構成、Ti/Pd/Auの多層構成、Ti/Ni/Auの多層構成、Ti/Ni/Au/Cr/Auの多層構成に例示される多層構成とすることもできる。第1電極をAg層あるいはAg/Pd層から構成する場合、第1電極の表面に、例えば、Ni/TiW/Pd/TiW/Niから成るカバーメタル層を形成し、カバーメタル層の上に、例えば、Ti/Ni/Auの多層構成あるいはTi/Ni/Au/Cr/Auの多層構成から成るパッド電極を形成することが好ましい。   A pad electrode may be provided on the first electrode or the second electrode for electrical connection with an external electrode or circuit. The pad electrode includes a single layer containing at least one metal selected from the group consisting of Ti (titanium), aluminum (Al), Pt (platinum), Au (gold), Ni (nickel), and Pd (palladium). It is desirable to have a configuration or a multi-layer configuration. Alternatively, the pad electrode may be a Ti / Pt / Au multilayer structure, a Ti / Au multilayer structure, a Ti / Pd / Au multilayer structure, a Ti / Pd / Au multilayer structure, a Ti / Ni / Au multilayer structure, A multi-layer structure exemplified by a multi-layer structure of Ti / Ni / Au / Cr / Au can also be used. When the first electrode is composed of an Ag layer or an Ag / Pd layer, for example, a cover metal layer made of Ni / TiW / Pd / TiW / Ni is formed on the surface of the first electrode, and on the cover metal layer, For example, it is preferable to form a pad electrode having a multilayer structure of Ti / Ni / Au or a multilayer structure of Ti / Ni / Au / Cr / Au.

光反射層(分布ブラッグ反射鏡層、Distributed Bragg Reflector 層、DBR層)や選択成長用マスク層は、例えば、半導体多層膜や誘電体多層膜から構成される。誘電体材料としては、例えば、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、B、Ti等の酸化物、窒化物(例えば、SiNX、AlNX、AlGaN、GaNX、BNX等)、又は、フッ化物等を挙げることができる。具体的には、SiOX、TiOX、NbOX、ZrOX、TaOX、ZnOX、AlOX、HfOX、SiNX、AlNX等を例示することができる。そして、これらの誘電体材料の内、屈折率が異なる誘電体材料から成る2種類以上の誘電体膜を交互に積層することにより、光反射層や選択成長用マスク層を得ることができる。例えば、SiOX/SiNY、SiOX/NbOY、SiOX/ZrOY、SiOX/AlNY等の多層膜が好ましい。所望の光反射率を得るために、各誘電体膜を構成する材料、膜厚、積層数等を、適宜、選択すればよい。各誘電体膜の厚さは、用いる材料等により、適宜、調整することができ、発光波長λ0、用いる材料の発光波長λ0での屈折率nによって決定される。具体的には、λ0/(4n)の奇数倍とすることが好ましい。例えば、発光波長λ0が410nmの発光素子において、光反射層や選択成長用マスク層をSiOX/NbOYから構成する場合、40nm乃至70nm程度を例示することができる。積層数は、2以上、好ましくは5乃至20程度を例示することができる。光反射層や選択成長用マスク層の全体の厚さとして、例えば、0.6μm乃至1.7μm程度を例示することができる。非結晶成長層を構成する材料は、光反射層を構成する材料から、適宜、選択すればよい。The light reflecting layer (distributed Bragg reflector layer, distributed Bragg reflector layer, DBR layer) and selective growth mask layer are composed of, for example, a semiconductor multilayer film or a dielectric multilayer film. Examples of the dielectric material include oxides and nitrides such as Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, and Ti (for example, SiN x , AlN x , and AlGaN). GaN x , BN x etc.) or fluorides. Specifically, there can be mentioned SiO X, TiO X, NbO X , ZrO X, TaO X, ZnO X, AlO X, HfO X, SiN X, the AlN X, and the like. Of these dielectric materials, two or more types of dielectric films made of dielectric materials having different refractive indexes are alternately laminated, whereby a light reflecting layer and a selective growth mask layer can be obtained. For example, a multilayer film such as SiO x / SiN y , SiO x / NbO y , SiO x / ZrO y , SiO x / AlN y is preferable. In order to obtain a desired light reflectance, the material, the film thickness, the number of stacked layers, and the like constituting each dielectric film may be appropriately selected. The thickness of each dielectric film, a material or the like to be used, as appropriate, can be adjusted, the light emission wavelength lambda 0, is determined by the refractive index n of the light-emitting wavelength lambda 0 of the material used. Specifically, an odd multiple of λ 0 / (4n) is preferable. For example, in a light emitting device having an emission wavelength λ 0 of 410 nm, when the light reflecting layer and the selective growth mask layer are made of SiO x / NbO Y, about 40 nm to 70 nm can be exemplified. The number of stacked layers is 2 or more, preferably about 5 to 20. Examples of the total thickness of the light reflection layer and the selective growth mask layer include about 0.6 μm to 1.7 μm. What is necessary is just to select the material which comprises an amorphous growth layer suitably from the material which comprises a light reflection layer.

あるいは又、選択成長用マスク層は、少なくともN(窒素)原子を含んだ誘電体膜を備えていることが望ましく、更には、このN原子を含んだ誘電体膜は、誘電体多層膜の最上層であることが一層望ましい。あるいは又、選択成長用マスク層は、少なくともN(窒素)原子を含んだ誘電体材料層によって被覆されていることが望ましい。あるいは又、選択成長用マスク層の表面に対して窒化処理を施すことで、選択成長用マスク層の表面を、少なくともN(窒素)原子を含んだ層(以下、便宜上、『表面層』と呼ぶ)とすることが望ましい。少なくともN原子を含んだ誘電体膜あるいは誘電体材料層、表面層の厚さは、λ0/(4n)の奇数倍とすることが好ましい。少なくともN原子を含んだ誘電体膜あるいは誘電体材料層を構成する材料として、具体的には、SiNX、SiOXZを挙げることができる。このように、少なくともN原子を含んだ誘電体膜あるいは誘電体材料層、表面層を形成することで、選択成長用マスク層を覆う化合物半導体層を形成したとき、選択成長用マスク層を覆う化合物半導体層の結晶軸とGaN基板の結晶軸のずれを改善することが可能となり、共振器となる積層構造体の品質を高めることが可能となる。Alternatively, the selective growth mask layer preferably includes a dielectric film containing at least N (nitrogen) atoms. Further, the dielectric film containing N atoms is the outermost layer of the dielectric multilayer film. The upper layer is more desirable. Alternatively, the selective growth mask layer is preferably covered with a dielectric material layer containing at least N (nitrogen) atoms. Alternatively, the surface of the selective growth mask layer is subjected to nitriding treatment, whereby the surface of the selective growth mask layer is referred to as a layer containing at least N (nitrogen) atoms (hereinafter referred to as “surface layer” for convenience). ) Is desirable. The thickness of the dielectric film or dielectric material layer containing at least N atoms, or the surface layer is preferably an odd multiple of λ 0 / (4n). Specific examples of the material constituting the dielectric film or the dielectric material layer containing at least N atoms include SiN x and SiO x NZ . Thus, when the compound semiconductor layer that covers the selective growth mask layer is formed by forming the dielectric film or dielectric material layer containing at least N atoms, or the surface layer, the compound that covers the selective growth mask layer. The deviation between the crystal axis of the semiconductor layer and the crystal axis of the GaN substrate can be improved, and the quality of the laminated structure serving as a resonator can be improved.

選択成長用マスク層は、周知の方法に基づき形成することができ、具体的には、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ECRプラズマスパッタリング法、マグネトロンスパッタリング法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法等のPVD法;各種CVD法;スプレー法、スピンコート法、ディップ法等の塗布法;これらの方法の2種以上を組み合わせる方法;これらの方法と、全体又は部分的な前処理、不活性ガス(Ar、He、Xe等)又はプラズマの照射、酸素ガスやオゾンガス、プラズマの照射、酸化処理(熱処理)、露光処理のいずれか1種以上とを組み合わせる方法等を挙げることができる。   The selective growth mask layer can be formed based on a known method. Specifically, for example, a vacuum deposition method, a sputtering method, a reactive sputtering method, an ECR plasma sputtering method, a magnetron sputtering method, an ion beam assisted deposition. PVD methods such as ion method, ion plating method, laser ablation method, etc .; various CVD methods; coating methods such as spray method, spin coating method, dipping method; method combining two or more of these methods; Or a method of combining any one or more of partial pretreatment, inert gas (Ar, He, Xe, etc.) or plasma irradiation, oxygen gas or ozone gas, plasma irradiation, oxidation treatment (heat treatment), and exposure treatment Etc.

また、積層構造体の側面や露出面を絶縁膜で被覆してもよい。絶縁膜の形成は、周知の方法に基づき行うことができる。絶縁膜を構成する材料の屈折率は、積層構造体を構成する材料の屈折率よりも小さいことが好ましい。絶縁膜を構成する材料として、SiO2を含むSiOX系材料、SiNX系材料、SiOXZ系材料、TaOX、ZrOX、AlNX、AlOX、GaOXを例示することができるし、あるいは又、ポリイミド樹脂等の有機材料を挙げることもできる。絶縁膜の形成方法として、例えば真空蒸着法やスパッタリング法といったPVD法、あるいは、CVD法を挙げることができるし、塗布法に基づき形成することもできる。Moreover, you may coat | cover the side surface and exposed surface of a laminated structure with an insulating film. The insulating film can be formed based on a known method. The refractive index of the material constituting the insulating film is preferably smaller than the refractive index of the material constituting the laminated structure. Examples of the material constituting the insulating film include SiO x -based materials containing SiO 2 , SiN x -based materials, SiO x N z -based materials, TaO x , ZrO x , AlN x , AlO x , and GaO x. Alternatively, organic materials such as polyimide resin can also be mentioned. As a method for forming the insulating film, for example, a PVD method such as a vacuum vapor deposition method or a sputtering method, or a CVD method can be given, and it can also be formed based on a coating method.

実施例1は、本開示の発光素子及びその製造方法に関し、より具体的には、本開示の第1の構成に係る発光素子等に関する。実施例1の発光素子の模式的な一部断面図を図1Aに示し、実施例1の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図を図1Bに示す。   Example 1 relates to the light-emitting element of the present disclosure and a method for manufacturing the light-emitting element, and more specifically to a light-emitting element according to the first configuration of the present disclosure. FIG. 1A shows a schematic partial cross-sectional view of the light-emitting element of Example 1, and FIG. 1B shows a schematic partial end view in which the selective growth mask layer opening region and the like in the light-emitting element of Example 1 are enlarged. .

実施例1あるいは後述する実施例2〜実施例7の発光素子は、具体的には、面発光レーザ素子(垂直共振器レーザ、VCSEL)であり、
GaN基板11、
GaN基板11上に形成され、それぞれが離間して設けられた複数の選択成長用マスク層43、
複数の選択成長用マスク層43の内の1つから成る第1光反射層41、
複数の選択成長用マスク層43上に亙り形成された第1化合物半導体層21、活性層23及び第2化合物半導体層22から成る積層構造体20、並びに、
第2化合物半導体層22上に形成された第2電極32及び第2光反射層42、
を少なくとも備えている。
The light-emitting elements of Example 1 or Examples 2 to 7 described later are specifically surface-emitting laser elements (vertical cavity lasers, VCSELs),
GaN substrate 11,
A plurality of selective growth mask layers 43 formed on the GaN substrate 11 and provided separately from each other;
A first light reflection layer 41 made of one of a plurality of selective growth mask layers 43;
A stacked structure 20 composed of a first compound semiconductor layer 21, an active layer 23, and a second compound semiconductor layer 22 formed over a plurality of selective growth mask layers 43, and
A second electrode 32 and a second light reflecting layer 42 formed on the second compound semiconductor layer 22;
At least.

そして、実施例1あるいは後述する実施例2〜実施例7の発光素子において、
選択成長用マスク層43と選択成長用マスク層43との間に位置する選択成長用マスク層開口領域51の底部には、GaN基板11の露出表面の一部から構成された種結晶層成長領域52が設けられており、
種結晶層成長領域52上には、種結晶層61が形成されており、
第1化合物半導体層21は、種結晶層61から横方向エピタキシャル成長に基づき形成されており、
種結晶層61の厚さは、選択成長用マスク層43の厚さよりも薄い。
And in Example 1 or the light emitting element of Example 2-Example 7 mentioned later,
At the bottom of the selective growth mask layer opening region 51 located between the selective growth mask layer 43 and the selective growth mask layer 43, a seed crystal layer growth region composed of a part of the exposed surface of the GaN substrate 11. 52 is provided,
A seed crystal layer 61 is formed on the seed crystal layer growth region 52.
The first compound semiconductor layer 21 is formed from the seed crystal layer 61 based on lateral epitaxial growth,
The seed crystal layer 61 is thinner than the selective growth mask layer 43.

ここで、種結晶層61の厚さをTseed、選択成長用マスク層43の厚さをT1としたとき、
0.1≦Tseed/T1<1
を満足している。具体的には、
seed/T1=0.67
としたが、この値に限定するものではない。
Here, when the thickness of the seed crystal layer 61 is T seed and the thickness of the selective growth mask layer 43 is T 1 ,
0.1 ≦ T seed / T 1 <1
Is satisfied. In particular,
T seed / T 1 = 0.67
However, it is not limited to this value.

尚、GaN基板11の表面11aの結晶面の面方位を[0001]とした。即ち、GaN基板11の(0001)面(C面)上に、選択成長用マスク層43や積層構造体20を形成する。また、選択成長用マスク層43の平面形状は、正六角形である。正六角形は、化合物半導体層が[11−20]方向若しくはこれと結晶学的に等価な方向に横方向にエピタキシャル成長するように、配置あるいは配列されている。   The plane orientation of the crystal plane of the surface 11a of the GaN substrate 11 was [0001]. That is, the selective growth mask layer 43 and the laminated structure 20 are formed on the (0001) plane (C plane) of the GaN substrate 11. The planar shape of the selective growth mask layer 43 is a regular hexagon. The regular hexagons are arranged or arranged so that the compound semiconductor layer epitaxially grows laterally in the [11-20] direction or a crystallographically equivalent direction.

実施例1の発光素子にあっては、選択成長用マスク層43と選択成長用マスク層43との間に位置する選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面には凹凸部53が形成されており、凸部53Aによって種結晶層成長領域52が構成されている。即ち、この凸部53Aが、GaN基板11の露出表面の一部に該当する。そして、隣接する2つの選択成長用マスク層43の中心点を通過する2本の法線を含む仮想垂直面(以下、単に、『仮想垂直面』と呼ぶ)で発光素子を切断したときの選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面の断面形状は、凹部53B、凸部53A及び凹部53Bがこの順に並んだ形状である。更には、凸部53Aの頂面によって種結晶層成長領域52が構成されており、仮想垂直面内における、凸部53Aの長さをLcv、凹部53Bの合計長さをLccとしたとき、
0.2≦Lcv/(Lcv+Lcc)≦0.9
を満足する。具体的には、
cv/(Lcv+Lcc)=0.7
とした。
In the light emitting device of Example 1, on the exposed surface of the GaN substrate 11 located at the bottom of the selective growth mask layer opening region 51 located between the selective growth mask layer 43 and the selective growth mask layer 43. Has a concavo-convex portion 53, and a seed crystal layer growth region 52 is constituted by the convex portion 53A. That is, the convex portion 53 </ b> A corresponds to a part of the exposed surface of the GaN substrate 11. Then, selection when the light emitting element is cut at a virtual vertical plane (hereinafter simply referred to as “virtual vertical plane”) including two normal lines passing through the center point of two adjacent selective growth mask layers 43. The cross-sectional shape of the exposed surface of the GaN substrate 11 located at the bottom of the growth mask layer opening region 51 is such that the concave portion 53B, the convex portion 53A, and the concave portion 53B are arranged in this order. Furthermore, the seed crystal layer growth region 52 is configured by the top surface of the convex portion 53A. When the length of the convex portion 53A is L cv and the total length of the concave portion 53B is L cc in the virtual vertical plane. ,
0.2 ≦ L cv / (L cv + L cc ) ≦ 0.9
Satisfied. In particular,
L cv / (L cv + L cc ) = 0.7
It was.

また、実施例1あるいは後述する実施例2〜実施例7の発光素子において、種結晶層61の断面形状(具体的には、仮想垂直面内における種結晶層61の断面形状)は、等脚台形[脚部(傾斜面)の傾斜角:58度]である。尚、等脚台形の脚部(傾斜面)の結晶面は{11−22}面である。更には、実施例1あるいは後述する実施例2〜実施例7の発光素子において、
仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域51の長さをL0
該仮想垂直面内において、選択成長用マスク層開口領域51の上方に位置する第1化合物半導体層21の領域における転位密度をD0
該仮想垂直面内において、選択成長用マスク層43の縁から距離L0までの第1化合物半導体層21の領域における転位密度をD1
としたとき、
1/D0≦0.2
を満足する。
In the light-emitting elements of Example 1 or Examples 2 to 7 described later, the cross-sectional shape of the seed crystal layer 61 (specifically, the cross-sectional shape of the seed crystal layer 61 in the virtual vertical plane) It is a trapezoid [inclination angle of leg (inclined surface): 58 degrees]. The crystal plane of the isosceles trapezoidal leg portion (inclined surface) is the {11-22} plane. Furthermore, in the light emitting device of Example 1 or Example 2 to Example 7 described later,
The length of the selective growth mask layer opening region 51 when the light emitting element is cut at the virtual vertical plane is set to L 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer 21 located above the selective growth mask layer opening region 51 is represented by D 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer 21 from the edge of the selective growth mask layer 43 to the distance L 0 is represented by D 1 ,
When
D 1 / D 0 ≦ 0.2
Satisfied.

尚、積層構造体20は、第1化合物半導体層21、活性層23及び第2化合物半導体層22から成るが、より具体的には、
GaN系化合物半導体から成り、第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
GaN系化合物半導体から成り、第1化合物半導体層21の第2面21bと接する活性層(発光層)23、及び、
GaN系化合物半導体から成り、第1面22a、及び、第1面22aと対向する第2面22bを有し、第1面22aが活性層23と接する第2化合物半導体層22、
が積層されて成る。そして、第2化合物半導体層22の第2面22b上には、第2電極32及び多層膜から成る第2光反射層42が形成されており、積層構造体20が形成されたGaN基板11の表面11aと対向するGaN基板11の他方の面11bに第1電極31が形成されている。多層膜から成る第1光反射層41は、GaN基板11の表面11aに形成されているし、第1化合物半導体層21の第1面21aと接して形成されている。
The laminated structure 20 includes a first compound semiconductor layer 21, an active layer 23, and a second compound semiconductor layer 22. More specifically,
A first compound semiconductor layer 21 made of a GaN-based compound semiconductor and having a first surface 21a and a second surface 21b facing the first surface 21a;
An active layer (light emitting layer) 23 made of a GaN-based compound semiconductor and in contact with the second surface 21b of the first compound semiconductor layer 21, and
A second compound semiconductor layer 22 made of a GaN-based compound semiconductor, having a first surface 22a and a second surface 22b opposite to the first surface 22a, the first surface 22a being in contact with the active layer 23;
Are laminated. A second light reflecting layer 42 including a second electrode 32 and a multilayer film is formed on the second surface 22b of the second compound semiconductor layer 22, and the GaN substrate 11 on which the multilayer structure 20 is formed. A first electrode 31 is formed on the other surface 11b of the GaN substrate 11 facing the surface 11a. The first light reflecting layer 41 made of a multilayer film is formed on the surface 11 a of the GaN substrate 11 and is in contact with the first surface 21 a of the first compound semiconductor layer 21.

ここで、実施例1にあっては、第2化合物半導体層22の第2面22bから第2光反射層42を介して光を出射する、第2光反射層出射タイプの発光素子である。GaN基板11は残されたままである。   Here, Example 1 is a light emitting element of a second light reflecting layer emission type that emits light from the second surface 22 b of the second compound semiconductor layer 22 through the second light reflecting layer 42. The GaN substrate 11 remains.

実施例1あるいは後述する実施例2〜実施例7の発光素子においては、第2電極32と第2化合物半導体層22との間に、SiOX、SiNX、AlOXといった絶縁材料から成る電流狭窄層24が形成されている。電流狭窄層24には開口24Aが形成されており、この開口24Aの底部に第2化合物半導体層22が露出している。第2電極32は、第2化合物半導体層22の第2面22b上から電流狭窄層24上に亙り形成されており、第2光反射層42は第2電極32上に形成されている。更には、第2電極32の縁部の上には、外部の電極あるいは回路と電気的に接続するためのパッド電極33が接続されている。実施例1あるいは後述する実施例2〜実施例7の発光素子において、素子領域の平面形状は正六角形であり、第1光反射層41、第2光反射層42、電流狭窄層24に設けられた開口24Aの平面形状は円形である。尚、第1光反射層41及び第2光反射層42は多層構造を有するが、図面の簡素化のため、1層で表している。尚、電流狭窄層24の形成は、必須ではない。In the light-emitting elements of Example 1 or Examples 2 to 7 described later, a current constriction made of an insulating material such as SiO x , SiN x , and AlO x is provided between the second electrode 32 and the second compound semiconductor layer 22. Layer 24 is formed. An opening 24A is formed in the current confinement layer 24, and the second compound semiconductor layer 22 is exposed at the bottom of the opening 24A. The second electrode 32 is formed over the current confinement layer 24 from the second surface 22 b of the second compound semiconductor layer 22, and the second light reflecting layer 42 is formed on the second electrode 32. Further, a pad electrode 33 for electrically connecting to an external electrode or a circuit is connected on the edge of the second electrode 32. In the light-emitting elements of Example 1 or Examples 2 to 7 described later, the planar shape of the element region is a regular hexagon, and is provided in the first light reflection layer 41, the second light reflection layer 42, and the current confinement layer 24. The planar shape of the opening 24A is circular. The first light reflection layer 41 and the second light reflection layer 42 have a multilayer structure, but are shown as one layer for the sake of simplicity of the drawing. The formation of the current confinement layer 24 is not essential.

そして、実施例1の発光素子において、第1光反射層41から第2光反射層42まで距離は、0.15μm以上、50μm以下であり、具体的には、例えば、10μmである。   In the light emitting device of Example 1, the distance from the first light reflecting layer 41 to the second light reflecting layer 42 is not less than 0.15 μm and not more than 50 μm, and specifically, for example, 10 μm.

第1化合物半導体層21は厚さ5μmのn型GaN層から成り、総厚さ180nmの活性層23はIn0.04Ga0.96N層(障壁層)とIn0.16Ga0.84N層(井戸層)とが積層された5重の多重量子井戸構造から成り、第2化合物半導体層22は、p型AlGaN電子障壁層(厚さ10nm)及びp型GaN層の2層構成を有する。尚、電子障壁層が活性層側に位置する。第1電極31はTi/Pt/Auから成り、第2電極32は、透明導電性材料、具体的には、ITOから成り、パッド電極33はTi/Pd/Au又はTi/Pt/Auから成り、第1光反射層41及び第2光反射層42は、SiNX層とSiOY層の積層構造(誘電体膜の積層総数:20層)から成る。各層の厚さは、λ0/(4n)である。種結晶層61もn型GaNから成る。The first compound semiconductor layer 21 is composed of an n-type GaN layer having a thickness of 5 μm, and the active layer 23 having a total thickness of 180 nm includes an In 0.04 Ga 0.96 N layer (barrier layer) and an In 0.16 Ga 0.84 N layer (well layer). The second compound semiconductor layer 22 has a two-layer structure of a p-type AlGaN electron barrier layer (thickness 10 nm) and a p-type GaN layer. The electron barrier layer is located on the active layer side. The first electrode 31 is made of Ti / Pt / Au, the second electrode 32 is made of a transparent conductive material, specifically, ITO, and the pad electrode 33 is made of Ti / Pd / Au or Ti / Pt / Au. The first light reflection layer 41 and the second light reflection layer 42 have a stacked structure of SiN X layers and SiO Y layers (total number of stacked dielectric films: 20 layers). The thickness of each layer is λ 0 / (4n). The seed crystal layer 61 is also made of n-type GaN.

以下、積層構造体等の模式的な一部端面図である図2A、図2B、図2C、図3A、図3B、図4A、図4Bを参照して、実施例1の発光素子の製造方法を説明する。   Hereinafter, with reference to FIGS. 2A, 2B, 2C, 3A, 3B, 4A, and 4B, which are schematic partial end views of a laminated structure and the like, a method for manufacturing the light-emitting element of Example 1 will be described below. Will be explained.

[工程−100]
先ず、GaN基板11上にそれぞれが離間して設けられ、その内の1つが第1光反射層41として機能する複数の選択成長用マスク層43を形成し、併せて、選択成長用マスク層43と選択成長用マスク層43との間に位置する選択成長用マスク層開口領域51の底部に露出したGaN基板11の部分の一部の表面に種結晶層成長領域52を形成する。
[Step-100]
First, a plurality of selective growth mask layers 43 each of which is provided on the GaN substrate 11 so as to function as the first light reflecting layer 41 are formed, and the selective growth mask layer 43 is also formed. A seed crystal layer growth region 52 is formed on the surface of a part of the portion of the GaN substrate 11 exposed at the bottom of the selective growth mask layer opening region 51 located between the selective growth mask layer 43 and the selective growth mask layer 43.

[工程−100A]
即ち、具体的には、先ず、GaN基板11上に、多層膜から成る複数の選択成長用マスク層43を形成する。複数の選択成長用マスク層43の内の1つが、第1光反射層41として機能する。そして、選択成長用マスク層43をパターニングする。こうして、図2Aに示す構造を得ることができる。図15に模式的な平面図を示すように、選択成長用マスク層43の形状は正六角形である。但し、選択成長用マスク層43の形状はこれに限定するものではなく、例えば、円形、格子状又はストライプ状とすることもできる。尚、図15において、選択成長用マスク層43を明確に表示するために、選択成長用マスク層43に斜線を付した。選択成長用マスク層43と選択成長用マスク層43との間には、GaN基板11が露出しており、この領域が選択成長用マスク層開口領域51に該当する。
[Step-100A]
Specifically, first, a plurality of selective growth mask layers 43 made of a multilayer film are formed on the GaN substrate 11. One of the plurality of selective growth mask layers 43 functions as the first light reflection layer 41. Then, the selective growth mask layer 43 is patterned. In this way, the structure shown in FIG. 2A can be obtained. As shown in a schematic plan view in FIG. 15, the shape of the selective growth mask layer 43 is a regular hexagon. However, the shape of the selective growth mask layer 43 is not limited to this, and may be, for example, a circular shape, a lattice shape, or a stripe shape. In FIG. 15, the selective growth mask layer 43 is hatched in order to clearly display the selective growth mask layer 43. The GaN substrate 11 is exposed between the selective growth mask layer 43 and the selective growth mask layer 43, and this region corresponds to the selective growth mask layer opening region 51.

[工程−100B]
次いで、周知の方法に基づき、選択成長用マスク層開口領域51にエッチング用マスクを形成し、選択成長用マスク層開口領域51における凸部53Aを形成すべき部分をエッチング用マスクで覆う。凹部53Bを形成すべきGaN基板11の部分は露出した状態にある。そして、周知の方法に基づき、凹部53Bを形成すべきGaN基板11の部分をエッチングした後、エッチング用マスクを除去する。こうして、図2Bに示す状態を得ることができる。即ち、選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面には凹凸部53が形成され、凸部53Aによって種結晶層成長領域52が構成される。
[Step-100B]
Next, based on a well-known method, an etching mask is formed in the selective growth mask layer opening region 51, and a portion where the convex portion 53A in the selective growth mask layer opening region 51 is to be formed is covered with the etching mask. The portion of the GaN substrate 11 where the recess 53B is to be formed is exposed. Then, based on a well-known method, after etching the portion of the GaN substrate 11 where the recess 53B is to be formed, the etching mask is removed. In this way, the state shown in FIG. 2B can be obtained. That is, the concavo-convex portion 53 is formed on the exposed surface of the GaN substrate 11 located at the bottom of the selective growth mask layer opening region 51, and the seed crystal layer growth region 52 is constituted by the convex portion 53A.

尚、[工程−100B]と[工程−100A]の実行順序を逆にしてもよい。   The execution order of [Step-100B] and [Step-100A] may be reversed.

[工程−110]
次に、種結晶層成長領域52上に、選択成長用マスク層43の厚さよりも薄い種結晶層61を形成する。具体的には、MOCVD装置を用いて、TMGガス及びSiH4ガスを用いたMOCVD法に基づき、種結晶層成長領域52上に種結晶層61を形成する。MOCVD法における成膜条件にも依るが、仮想垂直面内における種結晶層61の断面形状は、等脚台形[脚部(傾斜面)の傾斜角:58度]となる。こうして、図2Cに示す状態を得ることができる。尚、凹部53Bの底面にも、断面形状が等脚台形の種結晶62が生成する。また、[工程−100B]において、GaN基板11の部分をエッチングして凹部53Bを形成した後、凹部53Bの底面を更に荒らすことによって凹部53Bの底面に細かい凹凸部を形成すれば、このような凹部53Bの底面には種結晶は生成し難くなる。
[Step-110]
Next, a seed crystal layer 61 thinner than the thickness of the selective growth mask layer 43 is formed on the seed crystal layer growth region 52. Specifically, the seed crystal layer 61 is formed on the seed crystal layer growth region 52 based on the MOCVD method using TMG gas and SiH 4 gas using an MOCVD apparatus. Although depending on the film formation conditions in the MOCVD method, the cross-sectional shape of the seed crystal layer 61 in the virtual vertical plane is an isosceles trapezoid [the inclination angle of the leg (inclined surface): 58 degrees]. In this way, the state shown in FIG. 2C can be obtained. Note that a seed crystal 62 having an isosceles trapezoidal cross section is also generated on the bottom surface of the recess 53B. Further, in [Step-100B], after etching the portion of the GaN substrate 11 to form the recess 53B, the bottom surface of the recess 53B is further roughened to form a fine uneven portion on the bottom surface of the recess 53B. It is difficult to produce a seed crystal on the bottom surface of the recess 53B.

[工程−120]
引き続き、MOCVD法における成膜条件を変更して、種結晶層61から横方向エピタキシャル成長に基づき第1化合物半導体層21を形成する。第1化合物半導体層21の成膜途中の状態を図3Aに示し、第1化合物半導体層21の成膜完了後の状態を図3Bに示す。図3Aにおいて、第1化合物半導体層21に斜線を付すことは省略した。参照番号63は、種結晶層61から略水平方向に延びる転位を示す。種結晶層61の厚さが選択成長用マスク層43の厚さよりも薄いが故に、転位63は、概ね、選択成長用マスク層43の側壁まで延び、そこで止まり、選択成長用マスク層43の上に形成される第1化合物半導体層21の部分にまでは延びない。
[Step-120]
Subsequently, the film formation conditions in the MOCVD method are changed, and the first compound semiconductor layer 21 is formed from the seed crystal layer 61 based on the lateral epitaxial growth. FIG. 3A shows a state during the film formation of the first compound semiconductor layer 21, and FIG. 3B shows a state after the film formation of the first compound semiconductor layer 21 is completed. In FIG. 3A, the hatching of the first compound semiconductor layer 21 is omitted. Reference numeral 63 indicates a dislocation extending from the seed crystal layer 61 in a substantially horizontal direction. Since the thickness of the seed crystal layer 61 is thinner than the thickness of the selective growth mask layer 43, the dislocation 63 generally extends to the side wall of the selective growth mask layer 43 and stops there, and above the selective growth mask layer 43. It does not extend to the portion of the first compound semiconductor layer 21 that is formed.

[工程−130]
引き続き、MOCVD法における成膜条件を変更して、第1化合物半導体層21上に活性層23、第2化合物半導体層22を形成し、更に、第2電極32、第2光反射層42を順次形成する。具体的には、エピタキシャル成長法に基づき、第1化合物半導体層21の上に、TMGガス及びTMIガスを用いて活性層23を形成した後、TMGガス、TMAガス、Cp2Mgガスを用いて電子障壁層を形成し、TMGガス、Cp2Mgガスを用いてp型GaN層を形成することで、第2化合物半導体層22を得る。以上の工程によって積層構造体20を得ることができる。即ち、選択成長用マスク層43を含むGaN基板11上に、
GaN系化合物半導体から成り、第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
GaN系化合物半導体から成り、第1化合物半導体層21の第2面21bと接する活性層23、及び、
GaN系化合物半導体から成り、第1面22a、及び、第1面22aと対向する第2面22bを有し、第1面22aが活性層23と接する第2化合物半導体層22、
が積層されて成る積層構造体20をエピタキシャル成長させる。次いで、第2化合物半導体層22の第2面22b上に、周知の方法に基づき、厚さ0.2μmの絶縁材料から成り、開口24Aを有する電流狭窄層24を形成する。こうして、図4Aに示す構造を得ることができる。
[Step-130]
Subsequently, the film forming conditions in the MOCVD method are changed to form the active layer 23 and the second compound semiconductor layer 22 on the first compound semiconductor layer 21, and the second electrode 32 and the second light reflecting layer 42 are sequentially formed. Form. Specifically, based on an epitaxial growth method, an active layer 23 is formed on the first compound semiconductor layer 21 using TMG gas and TMI gas, and then electrons are generated using TMG gas, TMA gas, and Cp 2 Mg gas. The second compound semiconductor layer 22 is obtained by forming a barrier layer and forming a p-type GaN layer using TMG gas and Cp 2 Mg gas. The laminated structure 20 can be obtained through the above steps. That is, on the GaN substrate 11 including the selective growth mask layer 43,
A first compound semiconductor layer 21 made of a GaN-based compound semiconductor and having a first surface 21a and a second surface 21b facing the first surface 21a;
An active layer 23 made of a GaN-based compound semiconductor and in contact with the second surface 21b of the first compound semiconductor layer 21, and
A second compound semiconductor layer 22 made of a GaN-based compound semiconductor, having a first surface 22a and a second surface 22b opposite to the first surface 22a, the first surface 22a being in contact with the active layer 23;
The laminated structure 20 formed by laminating is epitaxially grown. Next, a current confinement layer 24 made of an insulating material having a thickness of 0.2 μm and having an opening 24A is formed on the second surface 22b of the second compound semiconductor layer 22 based on a known method. In this way, the structure shown in FIG. 4A can be obtained.

その後、第2化合物半導体層22の第2面22b上に第2電極32及び多層膜から成る第2光反射層42を形成する。具体的には、例えば、リフトオフ法に基づき、第2化合物半導体層22の第2面22bの上から電流狭窄層24の上に亙り、厚さ50nmのITOから成る第2電極32を形成し、更に、第2電極32の上から電流狭窄層24の上に亙り、周知の方法に基づきパッド電極33を形成する。こうして、図4Bに示す構造を得ることができる。その後、第2電極32の上からパッド電極33の上に亙り、周知の方法に基づき第2光反射層42を形成する。一方、GaN基板11の他方の面11bに、周知の方法に基づき第1電極31を形成する。こうして、図1Aに示す構造を得ることができる。   Thereafter, the second light reflecting layer 42 including the second electrode 32 and the multilayer film is formed on the second surface 22 b of the second compound semiconductor layer 22. Specifically, for example, based on the lift-off method, the second electrode 32 made of ITO having a thickness of 50 nm is formed on the current confinement layer 24 from the second surface 22b of the second compound semiconductor layer 22; Further, the pad electrode 33 is formed over the current confinement layer 24 from the second electrode 32 based on a known method. In this way, the structure shown in FIG. 4B can be obtained. Thereafter, the second light reflection layer 42 is formed on the pad electrode 33 from the second electrode 32 based on a known method. On the other hand, the first electrode 31 is formed on the other surface 11b of the GaN substrate 11 based on a known method. Thus, the structure shown in FIG. 1A can be obtained.

[工程−140]
その後、所謂素子分離を行うことで発光素子を分離し、積層構造体の側面や露出面を、例えば、SiOXから成る絶縁膜で被覆する。そして、第1電極31やパッド電極33を外部の回路等に接続するために端子等を周知の方法に基づき形成し、パッケージや封止することで、実施例1の発光素子を完成させる。
[Step-140]
Thereafter, the light emitting element is separated by performing so-called element separation, and the side surface and the exposed surface of the laminated structure are covered with an insulating film made of, for example, SiO x . Then, in order to connect the first electrode 31 and the pad electrode 33 to an external circuit or the like, a terminal or the like is formed based on a well-known method, and packaged or sealed, whereby the light emitting element of Example 1 is completed.

以上のとおり、実施例1の発光素子及びその製造方法にあっては、種結晶層成長領域が設けられており、種結晶層成長領域上には種結晶層が形成されており、種結晶層の厚さは選択成長用マスク層43の厚さよりも薄い。それ故、種結晶層から横方向エピタキシャル成長に基づき形成された第1化合物半導体層の厚さを薄くすることができる結果、積層構造体の厚さを薄くすることができる。しかも、種結晶層の厚さが選択成長用マスク層43の厚さよりも薄いので、種結晶層から横方向エピタキシャル成長に基づき化合物半導体層を成長させたとき、種結晶層からの転位が選択成長用マスク層の上の化合物半導体層にまで延びることが無く、発光素子の特性に悪影響を与えることが無い。また、選択成長用マスク層と選択成長用マスク層との間に位置する基板の部分である種結晶層成長領域において確実に種結晶層を形成することができる。更には、選択成長用マスク層の面積が広い場合であっても、種結晶層の大きさを小さくすることができるので、薄い第1化合物半導体層で選択成長用マスク層を確実に覆うことができる。   As described above, in the light-emitting element of Example 1 and the manufacturing method thereof, the seed crystal layer growth region is provided, and the seed crystal layer is formed on the seed crystal layer growth region. Is smaller than the thickness of the selective growth mask layer 43. Therefore, the thickness of the first compound semiconductor layer formed from the seed crystal layer based on the lateral epitaxial growth can be reduced. As a result, the thickness of the stacked structure can be reduced. In addition, since the thickness of the seed crystal layer is thinner than the thickness of the selective growth mask layer 43, when the compound semiconductor layer is grown from the seed crystal layer based on the lateral epitaxial growth, dislocations from the seed crystal layer are for selective growth. It does not extend to the compound semiconductor layer above the mask layer, and does not adversely affect the characteristics of the light emitting element. In addition, the seed crystal layer can be reliably formed in the seed crystal layer growth region, which is the portion of the substrate located between the selective growth mask layer and the selective growth mask layer. Furthermore, since the size of the seed crystal layer can be reduced even when the area of the selective growth mask layer is large, it is possible to reliably cover the selective growth mask layer with the thin first compound semiconductor layer. it can.

実施例2は実施例1の変形であり、本開示の第2の構成に係る発光素子等に関する。模式的な一部断面図を図5Aに示し、選択成長用マスク層開口領域等を拡大した模式的な一部端面図を図5Bに示すように、実施例2の発光素子にあっては、選択成長用マスク層43と選択成長用マスク層43との間に位置する選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面には凹凸部54が形成されており、凹部54Bによって種結晶層成長領域52が構成されている。即ち、この凹部54Bが、GaN基板11の露出表面の一部に該当する。そして、仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面の断面形状は、凸部54A、凹部54B及び凸部54Aがこの順に並んだ形状である。更には、凹部54Bの底面によって種結晶層成長領域52が構成されており、仮想垂直面内における、凹部54Bの長さをLcc、凸部54Aの合計長さをLcvとしたとき、
0.2≦Lcc/(Lcv+Lcc)≦0.9
を満足する。具体的には、
cc/(Lcv+Lcc)=0.7
とした。
Example 2 is a modification of Example 1, and relates to a light-emitting element and the like according to the second configuration of the present disclosure. In the light emitting device of Example 2, as shown in FIG. 5A, a schematic partial cross-sectional view is shown in FIG. 5A, and a schematic partial end view in which the selective growth mask layer opening region and the like are enlarged is shown in FIG. An uneven portion 54 is formed on the exposed surface of the GaN substrate 11 located at the bottom of the selective growth mask layer opening region 51 located between the selective growth mask layer 43 and the selective growth mask layer 43. The seed crystal layer growth region 52 is configured by 54B. That is, the recess 54 </ b> B corresponds to a part of the exposed surface of the GaN substrate 11. The cross-sectional shape of the exposed surface of the GaN substrate 11 located at the bottom of the selective growth mask layer opening region 51 when the light emitting element is cut along the virtual vertical plane is as follows: the convex portion 54A, the concave portion 54B, and the convex portion 54A It is a side-by-side shape. Furthermore, the seed crystal layer growth region 52 is configured by the bottom surface of the recess 54B, and when the length of the recess 54B is L cc and the total length of the projection 54A is L cv in the virtual vertical plane,
0.2 ≦ L cc / (L cv + L cc ) ≦ 0.9
Satisfied. In particular,
L cc / (L cv + L cc ) = 0.7
It was.

以上の点を除き、実施例2の発光素子の構成、構造は、実施例1の発光素子の構成、構造と同様とすることができるし、実施例2の発光素子の製造方法も、実質的に、実施例1の発光素子の製造方法と同様とすることができるので、詳細な説明は省略する。   Except for the above points, the configuration and structure of the light-emitting element of Example 2 can be the same as the configuration and structure of the light-emitting element of Example 1, and the method for manufacturing the light-emitting element of Example 2 is substantially the same. Since it can be the same as that of the manufacturing method of the light emitting element of Example 1, detailed description is abbreviate | omitted.

尚、実施例1の[工程−100A]と同様の工程において、選択成長用マスク層43をパターニングして、GaN基板11を露出させた後、露出したGaN基板11の表面に細かい凹凸部を形成し、その後、実施例1の[工程−100B]と同様にして、凹部54Bを形成すれば、凹凸部が形成された凸部54Aの頂面には種結晶は生成し難くなる。   In the same step as [Step-100A] of Example 1, the selective growth mask layer 43 is patterned to expose the GaN substrate 11, and then fine irregularities are formed on the exposed surface of the GaN substrate 11. Then, if the concave portion 54B is formed in the same manner as in [Step-100B] of the first embodiment, it is difficult to produce a seed crystal on the top surface of the convex portion 54A where the concave and convex portions are formed.

実施例3も実施例1の変形であるが、本開示の第3の構成に係る発光素子等に関する。模式的な一部断面図を図6Aに示し、選択成長用マスク層開口領域等を拡大した模式的な一部端面図を図6Bに示すように、実施例3の発光素子にあっては、仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面の断面形状は、非結晶成長層55B、平坦部55A及び非結晶成長層55Bがこの順に並んだ形状であり、平坦部55Aによって種結晶層成長領域52が構成されている。即ち、この平坦部55Aが、GaN基板の露出表面の一部に該当する。そして、仮想垂直面内における、平坦部55Aの長さをLflat、非結晶成長層55Bの合計長さをLnovとしたとき、
0.2≦Lflat/(Lflat+Lno)≦0.9
を満足する。具体的には、
flat/(Lflat+Lno)=0.7
とした。また、非結晶成長層55Bを窒化シリコン(SiNX)から構成した。尚、非結晶成長層55Bを、選択成長用マスク層43の最上層(第1化合物半導体層21と接する層)にも形成する場合、非結晶成長層55B(選択成長用マスク層43の最上層)の厚さをt2、非結晶成長層55Bの屈折率をn2としたとき、
2=λ0/(4n2
を満足することが好ましく、更には、
2=λ0/(2n2
を満足すれば、第1光反射層41の最上層41Bは、波長λ0の光に対して不在層となる。
Example 3 is also a modification of Example 1, but relates to a light emitting element and the like according to the third configuration of the present disclosure. In the light emitting device of Example 3, as shown in FIG. 6A, a schematic partial sectional view is shown in FIG. 6A, and a schematic partial end view in which the selective growth mask layer opening region and the like are enlarged is shown in FIG. 6B. The cross-sectional shapes of the exposed surface of the GaN substrate 11 located at the bottom of the selective growth mask layer opening region 51 when the light emitting element is cut along the virtual vertical plane are the amorphous growth layer 55B, the flat portion 55A, and the amorphous growth layer 55B. Are arranged in this order, and the seed crystal layer growth region 52 is configured by the flat portion 55A. That is, the flat portion 55A corresponds to a part of the exposed surface of the GaN substrate. In the virtual vertical plane, when the length of the flat portion 55A is L flat and the total length of the amorphous growth layer 55B is L nov ,
0.2 ≦ L flat / (L flat + L no ) ≦ 0.9
Satisfied. In particular,
L flat / (L flat + L no ) = 0.7
It was. The amorphous growth layer 55B is made of silicon nitride (SiN x ). When the amorphous growth layer 55B is also formed on the uppermost layer of the selective growth mask layer 43 (the layer in contact with the first compound semiconductor layer 21), the amorphous growth layer 55B (the uppermost layer of the selective growth mask layer 43). ) Is t 2 and the refractive index of the amorphous growth layer 55B is n 2 .
t 2 = λ 0 / (4n 2 )
It is preferable to satisfy
t 2 = λ 0 / (2n 2 )
If satisfied, the uppermost layer 41B of the first light reflecting layer 41 becomes an absent layer with respect to light having the wavelength λ 0 .

具体的には、実施例3にあっては、実施例1の[工程−100B]と同様の工程において、周知の方法に基づき、選択成長用マスク層開口領域51にリフトオフ用マスクを形成し、選択成長用マスク層開口領域51における平坦部55Aを形成すべき部分をリフトオフ用マスクで覆う。非結晶成長層55Bを形成すべきGaN基板11の部分は露出した状態にある。そして、周知の方法に基づき、全面に非結晶成長層55Bを形成した後、リフトオフ用マスク及びその上に形成された非結晶成長層55Bの部分を除去する。   Specifically, in Example 3, in a step similar to [Step-100B] of Example 1, a lift-off mask is formed in the selective growth mask layer opening region 51 based on a well-known method, A portion where the flat portion 55A is to be formed in the selective growth mask layer opening region 51 is covered with a lift-off mask. The portion of the GaN substrate 11 on which the amorphous growth layer 55B is to be formed is exposed. Then, after forming the amorphous growth layer 55B on the entire surface based on a known method, the lift-off mask and the portion of the amorphous growth layer 55B formed thereon are removed.

以上の点を除き、実施例3の発光素子の構成、構造は、実施例1の発光素子の構成、構造と同様とすることができるし、実施例3の発光素子の製造方法も、実質的に、実施例1の発光素子の製造方法と同様とすることができるので、詳細な説明は省略する。   Except for the above points, the configuration and structure of the light-emitting device of Example 3 can be the same as the configuration and structure of the light-emitting device of Example 1, and the method for manufacturing the light-emitting device of Example 3 is substantially the same. Since it can be the same as that of the manufacturing method of the light emitting element of Example 1, detailed description is abbreviate | omitted.

尚、実施例1の[工程−100A]と同様の工程において、選択成長用マスク層の最下層あるいは下層をGaN基板11の上に形成し、パターニングを行うことで、選択成長用マスク層の最下層あるいは下層から延在した非結晶成長層55B及び平坦部55Aを形成してもよい。そして、その後、選択成長用マスク層の最下層あるいは下層の上に、選択成長用マスク層の残部を形成すればよい。あるいは又、後述する実施例7において、選択成長用マスク層43の最下層を構成する熱膨張緩和膜44をGaN基板11の上に形成し、パターニングを行うことで、熱膨張緩和膜44の延在部から成る非結晶成長層55B、及び、平坦部55Aを形成してもよい。そして、その後、熱膨張緩和膜44の上に、選択成長用マスク層の残部を形成すればよい。   In the same step as [Step-100A] in Example 1, the lowermost layer or the lower layer of the selective growth mask layer is formed on the GaN substrate 11 and patterned to form the uppermost layer of the selective growth mask layer. An amorphous growth layer 55B and a flat portion 55A extending from the lower layer or the lower layer may be formed. Thereafter, the remaining portion of the selective growth mask layer may be formed on the lowermost layer or the lower layer of the selective growth mask layer. Alternatively, in Example 7 which will be described later, the thermal expansion relaxation film 44 constituting the lowermost layer of the selective growth mask layer 43 is formed on the GaN substrate 11 and patterned, whereby the expansion of the thermal expansion relaxation film 44 is achieved. A non-crystalline growth layer 55B composed of the existing portion and a flat portion 55A may be formed. Thereafter, the remaining portion of the selective growth mask layer may be formed on the thermal expansion relaxation film 44.

実施例4も実施例1の変形であるが、本開示の第4の構成に係る発光素子等に関する。模式的な一部断面図を図7Aに示し、選択成長用マスク層開口領域等を拡大した模式的な一部端面図を図7Bに示すように、実施例4の発光素子にあっては、仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域51の底部に位置するGaN基板11の露出表面の断面形状は、凹凸部56B、平坦部56A及び凹凸部56Bがこの順に並んだ形状であり、平坦部56Aによって種結晶層成長領域52が構成されている。即ち、この平坦部56Aが、GaN基板11の露出表面の一部に該当する。凹凸部56Bには種結晶は生成し難い。そして、仮想垂直面内における、平坦部56Aの長さをLflat、凹凸部56Bの合計長さをLcc-cvとしたとき、
0.2≦Lflat/(Lflat+Lcc-cv)≦0.9
を満足する。具体的には、
flat/(Lflat+Lcc-cv)=0.7
とした。
Example 4 is also a modification of Example 1, but relates to a light emitting element and the like according to the fourth configuration of the present disclosure. In the light emitting device of Example 4, as shown in FIG. 7A, a schematic partial sectional view is shown in FIG. 7A, and a schematic partial end view in which the selective growth mask layer opening region and the like are enlarged is shown in FIG. As for the cross-sectional shape of the exposed surface of the GaN substrate 11 located at the bottom of the selective growth mask layer opening region 51 when the light emitting element is cut along the virtual vertical plane, the uneven portion 56B, the flat portion 56A, and the uneven portion 56B are arranged in this order. The seed crystal layer growth region 52 is formed by the flat portion 56A. That is, the flat portion 56 </ b> A corresponds to a part of the exposed surface of the GaN substrate 11. A seed crystal is unlikely to be generated in the uneven portion 56B. When the length of the flat portion 56A in the virtual vertical plane is L flat and the total length of the concavo-convex portion 56B is L cc-cv ,
0.2 ≦ L flat / (L flat + L cc-cv ) ≦ 0.9
Satisfied. In particular,
L flat / (L flat + L cc-cv ) = 0.7
It was.

具体的には、実施例4にあっては、実施例1の[工程−100B]と同様の工程において、周知の方法に基づき、選択成長用マスク層開口領域51にエッチング用マスクを形成し、選択成長用マスク層開口領域51における平坦部56Aをエッチング用マスクで覆う。凹凸部56Bを形成すべきGaN基板11の部分は露出した状態にある。そして、周知の方法に基づき、凹凸部56Bを形成すべきGaN基板11の部分をエッチングした後、エッチング用マスクを除去する。   Specifically, in Example 4, in the same process as [Step-100B] of Example 1, an etching mask is formed in the selective growth mask layer opening region 51 based on a known method, The flat portion 56A in the selective growth mask layer opening region 51 is covered with an etching mask. The portion of the GaN substrate 11 where the uneven portion 56B is to be formed is in an exposed state. Then, based on a well-known method, after etching the portion of the GaN substrate 11 where the uneven portion 56B is to be formed, the etching mask is removed.

以上の点を除き、実施例4の発光素子の構成、構造は、実施例1の発光素子の構成、構造と同様とすることができるし、実施例4の発光素子の製造方法も、実質的に、実施例1の発光素子の製造方法と同様とすることができるので、詳細な説明は省略する。   Except for the above points, the configuration and structure of the light-emitting element of Example 4 can be the same as the configuration and structure of the light-emitting element of Example 1, and the method for manufacturing the light-emitting element of Example 4 is substantially the same. Since it can be the same as that of the manufacturing method of the light emitting element of Example 1, detailed description is abbreviate | omitted.

前述したとおり、選択成長用マスク層43(あるいは第1光反射層41)が形成されたGaN基板11の上に、第1化合物半導体層21を、ELO法等の横方向にエピタキシャル成長させる方法を用いて、横方向成長により形成したとき、選択成長用マスク層43の縁部から選択成長用マスク層43の中心部に向かってエピタキシャル成長する第1化合物半導体層21が会合すると、会合部分に結晶欠陥が多く発生する場合がある。   As described above, the first compound semiconductor layer 21 is epitaxially grown in the lateral direction such as the ELO method on the GaN substrate 11 on which the selective growth mask layer 43 (or the first light reflection layer 41) is formed. When the first compound semiconductor layer 21 epitaxially grows from the edge of the selective growth mask layer 43 toward the center of the selective growth mask layer 43 when formed by lateral growth, crystal defects are formed in the associated portion. May occur frequently.

実施例5の発光素子にあっては、図1Aに示した実施例1の発光素子の変形例を図8に示すように、第1光反射層41の面積重心点を通る第1光反射層41に対する法線LN1上に、第2光反射層42の面積重心点は存在しない。あるいは又、第1光反射層41の面積重心点を通る第1光反射層41に対する法線LN1上に、活性層23の面積重心点は存在しない。第2光反射層42の面積重心点を通る第2光反射層42に対する法線と、活性層23の面積重心点を通る活性層23に対する法線とは一致しており、この法線を「LN2」で示す。尚、図5A、図6A、図7Aに示した発光素子に対して、実施例5の発光素子の構成、構造を適用することができることは云うまでもない。以上の点を除き、実施例5の発光素子の構成、構造は、実施例1の発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。In the light emitting device of Example 5, as shown in FIG. 8 as a modification of the light emitting device of Example 1 shown in FIG. 1A, the first light reflecting layer passing through the center of gravity of the area of the first light reflecting layer 41. On the normal line LN 1 with respect to 41, the area center of gravity of the second light reflecting layer 42 does not exist. Alternatively, the area center of gravity of the active layer 23 does not exist on the normal LN 1 with respect to the first light reflecting layer 41 passing through the area center of gravity of the first light reflecting layer 41. The normal to the second light reflecting layer 42 passing through the area centroid of the second light reflecting layer 42 and the normal to the active layer 23 passing through the area centroid of the active layer 23 coincide with each other. LN 2 ". Needless to say, the configuration and structure of the light-emitting element of Example 5 can be applied to the light-emitting elements shown in FIGS. 5A, 6A, and 7A. Except for the above points, the configuration and structure of the light-emitting element of Example 5 can be the same as the configuration and structure of the light-emitting element of Example 1, and thus detailed description thereof is omitted.

実施例5にあっては、結晶欠陥が多く存在する会合部分(具体的には、法線LN1上あるいはその近傍に位置する)が素子領域の中心部に位置することが無くなり、発光素子の特性に悪影響が生じることが無くなり、あるいは又、発光素子の特性への悪影響が少なくなる。In Example 5, the meeting portion where there are many crystal defects (specifically, located on or near the normal line LN 1 ) is not located in the center of the device region, and the light emitting device The adverse effect on the characteristics is eliminated, or the adverse effect on the characteristics of the light emitting element is reduced.

実施例6は、実施例1〜実施例5の変形である。模式的な一部断面図を図9Aに示すように、実施例6の発光素子にあっては、具体的には、活性層23において生成した光は、第1化合物半導体層21の頂面から第1光反射層41を介して外部に出射される。即ち、面発光レーザ素子(垂直共振器レーザ、VCSEL)から成る実施例6の発光素子は、第1光反射層出射タイプの発光素子である。そして、実施例6の発光素子において、第2光反射層42は、金(Au)層あるいは錫(Sn)を含む半田層から成る接合層25を介して、シリコン半導体基板から構成された支持基板26に半田接合法に基づき固定されている。   The sixth embodiment is a modification of the first to fifth embodiments. As shown in a schematic partial cross-sectional view of FIG. 9A, in the light emitting device of Example 6, specifically, the light generated in the active layer 23 is emitted from the top surface of the first compound semiconductor layer 21. The light is emitted to the outside through the first light reflection layer 41. That is, the light emitting element of Example 6 composed of a surface emitting laser element (vertical cavity laser, VCSEL) is a first light reflecting layer emission type light emitting element. In the light emitting device of Example 6, the second light reflecting layer 42 is formed of a silicon semiconductor substrate through a bonding layer 25 made of a solder layer containing a gold (Au) layer or tin (Sn). 26 is fixed based on the solder bonding method.

実施例6にあっては、第1化合物半導体層21上に活性層23、第2化合物半導体層22、第2電極32、第2光反射層42を順次形成した後、第1光反射層41をストッパ層として、GaN基板11を除去する。具体的には、第1化合物半導体層21上に活性層23、第2化合物半導体層22、第2電極32、第2光反射層42を順次形成し、次いで、第2光反射層42を支持基板26に固定した後、第1光反射層41をストッパ層としてGaN基板11を除去して、第1化合物半導体層21(第1化合物半導体層21の第1面)及び第1光反射層41を露出させる。そして、第1化合物半導体層21(第1化合物半導体層21の第1面)の上に第1電極31を形成する。   In Example 6, the active layer 23, the second compound semiconductor layer 22, the second electrode 32, and the second light reflecting layer 42 are sequentially formed on the first compound semiconductor layer 21, and then the first light reflecting layer 41 is formed. Is used as a stopper layer to remove the GaN substrate 11. Specifically, the active layer 23, the second compound semiconductor layer 22, the second electrode 32, and the second light reflecting layer 42 are sequentially formed on the first compound semiconductor layer 21, and then the second light reflecting layer 42 is supported. After fixing to the substrate 26, the GaN substrate 11 is removed using the first light reflection layer 41 as a stopper layer, and the first compound semiconductor layer 21 (the first surface of the first compound semiconductor layer 21) and the first light reflection layer 41 are removed. To expose. Then, the first electrode 31 is formed on the first compound semiconductor layer 21 (the first surface of the first compound semiconductor layer 21).

第1光反射層41から第2光反射層42まで距離は、0.15μm以上、50μm以下であり、具体的には、例えば、10μmである。実施例6の発光素子にあっては、第1光反射層41と第1電極31とは離間しており、即ち、オフセットを有しており、離間距離は1mm以内、具体的には、例えば、平均0.05mmである。   The distance from the first light reflection layer 41 to the second light reflection layer 42 is not less than 0.15 μm and not more than 50 μm, and specifically, for example, 10 μm. In the light emitting device of Example 6, the first light reflection layer 41 and the first electrode 31 are separated from each other, that is, have an offset, and the separation distance is within 1 mm, specifically, for example, The average is 0.05 mm.

以下、積層構造体等の模式的な一部端面図である図10A及び図10Bを参照して、実施例6の発光素子の製造方法を説明する。   Hereinafter, a method for manufacturing the light-emitting element of Example 6 will be described with reference to FIGS. 10A and 10B which are schematic partial end views of a laminated structure and the like.

[工程−600]
先ず、実施例1の[工程−100]〜[工程−130]と同様の工程を実行することで、図1Aに示した構造を得る。但し、第1電極31は形成しない。
[Step-600]
First, the structure shown in FIG. 1A is obtained by performing the same processes as [Step-100] to [Step-130] of the first embodiment. However, the first electrode 31 is not formed.

[工程−610]
その後、第2光反射層42を、接合層25を介して支持基板26に固定する。こうして、図10Aに示す構造を得ることができる。
[Step-610]
Thereafter, the second light reflecting layer 42 is fixed to the support substrate 26 through the bonding layer 25. In this way, the structure shown in FIG. 10A can be obtained.

[工程−620]
次いで、GaN基板11を除去して、第1化合物半導体層21の第1面21a及び第1光反射層41を露出させる。具体的には、先ず、機械研磨法に基づき、GaN基板11の厚さを薄くし、次いで、CMP法に基づき、GaN基板11の残部を除去する。こうして、第1化合物半導体層21の第1面21a(図10Bには明示していない)並びに第1光反射層41及び選択成長用マスク層43を露出させ、図10Bに示す構造を得ることができる。
[Step-620]
Next, the GaN substrate 11 is removed to expose the first surface 21 a of the first compound semiconductor layer 21 and the first light reflecting layer 41. Specifically, first, the thickness of the GaN substrate 11 is reduced based on the mechanical polishing method, and then the remaining portion of the GaN substrate 11 is removed based on the CMP method. In this way, the first surface 21a (not shown in FIG. 10B) of the first compound semiconductor layer 21, the first light reflecting layer 41, and the selective growth mask layer 43 are exposed to obtain the structure shown in FIG. 10B. it can.

[工程−630]
その後、第1化合物半導体層21の第1面21a上に、周知の方法に基づき第1電極31を形成する。こうして、図9Aに示す構造を有する実施例6の発光素子を得ることができる。
[Step-630]
Thereafter, the first electrode 31 is formed on the first surface 21a of the first compound semiconductor layer 21 based on a known method. Thus, the light-emitting element of Example 6 having the structure shown in FIG. 9A can be obtained.

[工程−640]
その後、所謂素子分離を行うことで発光素子を分離し、積層構造体の側面や露出面を、例えば、SiOXから成る絶縁膜で被覆する。そして、第1電極31やパッド電極33を外部の回路等に接続するために端子等を周知の方法に基づき形成し、パッケージや封止することで、実施例6の発光素子を完成させる。
[Step-640]
Thereafter, the light emitting element is separated by performing so-called element separation, and the side surface and the exposed surface of the laminated structure are covered with an insulating film made of, for example, SiO x . Then, in order to connect the first electrode 31 and the pad electrode 33 to an external circuit or the like, a terminal or the like is formed based on a well-known method, and packaged or sealed, thereby completing the light emitting element of Example 6.

実施例6の発光素子の製造方法にあっては、第1光反射層及び選択成長用マスク層が形成されている状態でGaN基板を除去する。それ故、第1光反射層及び選択成長用マスク層が、GaN基板の除去時に一種のストッパーとして機能する結果、GaN基板面内におけるGaN基板の除去バラツキ、更には、第1化合物半導体層の厚さバラツキの発生を抑制することができ、共振器の長さの均一化を図ることができる結果、得られる発光素子の特性の安定化を達成することができる。しかも、第1光反射層と第1化合物半導体層との界面における第1化合物半導体層の面(平坦面)は平坦であるが故に、平坦面での光の散乱を最小限に抑えることができる。   In the method for manufacturing the light emitting device of Example 6, the GaN substrate is removed in a state where the first light reflection layer and the selective growth mask layer are formed. Therefore, the first light reflection layer and the selective growth mask layer function as a kind of stopper when removing the GaN substrate. As a result, the GaN substrate removal variation in the GaN substrate surface, and further the thickness of the first compound semiconductor layer. Occurrence of variation can be suppressed and the length of the resonator can be made uniform. As a result, the characteristics of the obtained light-emitting element can be stabilized. In addition, since the surface (flat surface) of the first compound semiconductor layer at the interface between the first light reflecting layer and the first compound semiconductor layer is flat, light scattering on the flat surface can be minimized. .

図9Aに示した発光素子の例では、第1電極31の端部は第1光反射層41から離間している。一方、図9Bに示す発光素子の例では、第1電極31の端部は第1光反射層41の外縁まで延在している。あるいは又、第1電極の端部が第1光反射層と接するように、第1電極を形成してもよい。   In the example of the light emitting element shown in FIG. 9A, the end portion of the first electrode 31 is separated from the first light reflecting layer 41. On the other hand, in the example of the light emitting element shown in FIG. 9B, the end portion of the first electrode 31 extends to the outer edge of the first light reflecting layer 41. Alternatively, the first electrode may be formed so that the end portion of the first electrode is in contact with the first light reflecting layer.

実施例7は、実施例1〜実施例6の変形であるが、本開示の第5の構成及び第6の構成に係る発光素子等に関する。実施例7の発光素子の模式的な一部断面図を図11Aに示し、実施例1の発光素子における選択成長用マスク層開口領域等を拡大した模式的な一部端面図を図11Bに示す。実施例7の発光素子において、GaN基板11の表面11aの結晶面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、GaN基板11の面積をS0としたとき、選択成長用マスク層43の面積は0.8S0以下である。限定するものではないが、選択成長用マスク層43の面積の下限値として0.004×S0を例示することができる。そして、選択成長用マスク層43の最下層として熱膨張緩和膜44がGaN基板11の上に形成されているし(本開示の第5の構成に係る発光素子等)、GaN基板11と接する第1光反射層41の最下層(熱膨張緩和膜44が該当する)の線熱膨張係数CTEは、
1×10-6/K≦CTE≦1×10-5/K
好ましくは、
1×10-6/K<CTE≦1×10-5/K
を満足する(本開示の第6の構成に係る発光素子等)。
Example 7 is a modification of Examples 1 to 6, but relates to a light emitting element and the like according to the fifth configuration and the sixth configuration of the present disclosure. FIG. 11A shows a schematic partial cross-sectional view of the light-emitting element of Example 7, and FIG. 11B shows a schematic partial end view in which the selective growth mask layer opening region and the like in the light-emitting element of Example 1 are enlarged. . In the light emitting device of Example 7, the off-angle of the crystal orientation of the surface 11a of the GaN substrate 11 is within 0.4 degrees, preferably within 0.40 degrees, and the area of the GaN substrate 11 is S 0 . At this time, the area of the selective growth mask layer 43 is 0.8 S 0 or less. Although not limited, 0.004 × S 0 can be exemplified as a lower limit value of the area of the selective growth mask layer 43. A thermal expansion relaxation film 44 is formed on the GaN substrate 11 as the lowermost layer of the selective growth mask layer 43 (such as a light-emitting element according to the fifth configuration of the present disclosure), and the first layer in contact with the GaN substrate 11. The linear thermal expansion coefficient CTE of the lowermost layer (corresponding to the thermal expansion relaxation film 44) of the one light reflecting layer 41 is
1 × 10 −6 / K ≦ CTE ≦ 1 × 10 −5 / K
Preferably,
1 × 10 −6 / K <CTE ≦ 1 × 10 −5 / K
(The light emitting element according to the sixth configuration of the present disclosure).

具体的には、熱膨張緩和膜44(選択成長用マスク層43の最下層)は、例えば、
1=λ0/(2n1
を満足する窒化ケイ素(SiNX)から成る。尚、このような膜厚を有する熱膨張緩和膜44(選択成長用マスク層43の最下層)は、波長λ0の光に対して透明であり、光反射層としての機能は有していない。窒化ケイ素(SiNX)及びGaN基板11のCTEの値は以下の表1のとおりである。CTEの値は25゜Cにおける値である。
Specifically, the thermal expansion relaxation film 44 (the lowermost layer of the selective growth mask layer 43) is, for example,
t 1 = λ 0 / (2n 1 )
It consists of silicon nitride (SiN x ) that satisfies The thermal expansion relaxation film 44 (the lowermost layer of the selective growth mask layer 43) having such a film thickness is transparent to light having a wavelength λ 0 and does not have a function as a light reflection layer. . The values of CTE of silicon nitride (SiN x ) and GaN substrate 11 are as shown in Table 1 below. The value of CTE is a value at 25 ° C.

[表1]
GaN基板 :5.59×10-6/K
窒化ケイ素(SiNX):2.6〜3.5×10-6/K
[Table 1]
GaN substrate: 5.59 × 10 −6 / K
Silicon nitride (SiN x ): 2.6 to 3.5 × 10 −6 / K

以下、実施例7の発光素子の製造方法を説明する。   Hereinafter, the manufacturing method of the light emitting element of Example 7 will be described.

[工程−700]
先ず、GaN基板11上に選択成長用マスク層43を形成する。具体的には、GaN基板11上に、選択成長用マスク層43の最下層を構成する熱膨張緩和膜44を形成し、更に、熱膨張緩和膜44上に、多層膜から成る選択成長用マスク層43の残部(第1光反射層41として機能する)を形成する。そして、選択成長用マスク層43をパターニングする。選択成長用マスク層43と選択成長用マスク層43との間には、GaN基板11が露出しており、この領域が選択成長用マスク層開口領域51に該当する。
[Step-700]
First, the selective growth mask layer 43 is formed on the GaN substrate 11. Specifically, a thermal expansion relaxation film 44 constituting the lowermost layer of the selective growth mask layer 43 is formed on the GaN substrate 11, and the selective growth mask made of a multilayer film is further formed on the thermal expansion relaxation film 44. The remainder of the layer 43 (which functions as the first light reflecting layer 41) is formed. Then, the selective growth mask layer 43 is patterned. The GaN substrate 11 is exposed between the selective growth mask layer 43 and the selective growth mask layer 43, and this region corresponds to the selective growth mask layer opening region 51.

[工程−710]
その後、実施例1の[工程−100B]〜[工程−140]と同様の工程を実行することで、実施例7の発光素子を得ることができる。
[Step-710]
Then, the light emitting element of Example 7 can be obtained by performing the process similar to [Step-100B]-[Step-140] of Example 1.

実施例7において、オフ角と第2化合物半導体層22の表面粗さRaとの関係を調べた。その結果を、以下の表2に示す。表2から、オフ角が0.4度を超えると、第2化合物半導体層22の表面粗さRaの値が大きくなることが判る。即ち、オフ角を0.4度以下、好ましくは0.40度以内とすることで、化合物半導体層の成長中のステップバンチングを抑制することができ、第2化合物半導体層22の表面粗さRaの値を小さくすることができる結果、平滑性に優れた第2光反射層42を得ることができ、光反射率等の特性バラツキが生じ難い。   In Example 7, the relationship between the off angle and the surface roughness Ra of the second compound semiconductor layer 22 was examined. The results are shown in Table 2 below. From Table 2, it can be seen that when the off-angle exceeds 0.4 degrees, the value of the surface roughness Ra of the second compound semiconductor layer 22 increases. That is, by setting the off angle to 0.4 degrees or less, preferably within 0.40 degrees, step bunching during the growth of the compound semiconductor layer can be suppressed, and the surface roughness Ra of the second compound semiconductor layer 22 can be suppressed. As a result, the second light reflecting layer 42 having excellent smoothness can be obtained, and variations in characteristics such as light reflectance are unlikely to occur.

[表2]
オフ角(度) 表面粗さRa(nm)
0.35 0.87
0.38 0.95
0.43 1.32
0.45 1.55
0.50 2.30
[Table 2]
Off angle (degree) Surface roughness Ra (nm)
0.35 0.87
0.38 0.95
0.43 1.32
0.45 1.55
0.50 2.30

また、GaN基板11の面積S0と、選択成長用マスク層43の面積と、第2化合物半導体層22の表面粗さRaとの関係を調べた。その結果を、以下の表3に示す。表3から、選択成長用マスク層43の面積を0.8S0以下にすることで、第2化合物半導体層22の表面粗さRaの値を小さくすることができることが判った。Further, the relationship between the area S 0 of the GaN substrate 11, the area of the selective growth mask layer 43, and the surface roughness Ra of the second compound semiconductor layer 22 was examined. The results are shown in Table 3 below. From Table 3, it was found that the surface roughness Ra of the second compound semiconductor layer 22 can be reduced by setting the area of the selective growth mask layer 43 to 0.8 S 0 or less.

[表3]
選択成長用マスク層43の面積割合 表面粗さRa(nm)
0.88S0 1.12
0.83S0 1.05
0.75S0 0.97
0.69S0 0.91
0.63S0 0.85
[Table 3]
Area ratio of selective growth mask layer 43 Surface roughness Ra (nm)
0.88S 0 1.12
0.83S 0 1.05
0.75S 0 0.97
0.69S 0 0.91
0.63S 0 0.85

以上の結果から、第2化合物半導体層22(第2化合物半導体層22の第2面)の表面粗さRaは、1.0nm以下であることが好ましいことが判る。   From the above results, it can be seen that the surface roughness Ra of the second compound semiconductor layer 22 (the second surface of the second compound semiconductor layer 22) is preferably 1.0 nm or less.

更には、熱膨張緩和膜44を形成せずに、選択成長用マスク層43の最下層をSiOX(CTE:0.51〜0.58×10-6/K)から構成し、その他は、実施例7と同様の構成、構造を有する発光素子を製造したところ、製造条件に依るが、積層構造体の成膜中に選択成長用マスク層43がGaN基板11から剥離してしまう場合があった。一方、実施例7にあっては、積層構造体の成膜中に選択成長用マスク層43がGaN基板11から剥離することがなかった。Furthermore, without forming the thermal expansion relaxation film 44, the lowermost layer of the selective growth mask layer 43 is composed of SiO x (CTE: 0.51 to 0.58 × 10 −6 / K). When a light-emitting element having the same configuration and structure as in Example 7 was manufactured, the selective growth mask layer 43 might be peeled off from the GaN substrate 11 during film formation of the laminated structure, depending on the manufacturing conditions. It was. On the other hand, in Example 7, the selective growth mask layer 43 did not peel from the GaN substrate 11 during the formation of the laminated structure.

以上のとおり、実施例7の発光素子及びその製造方法にあっては、GaN基板表面の結晶面の面方位のオフ角、及び、選択成長用マスク層の面積割合が規定されているので、第2化合物半導体層の表面粗さを小さくすることができる。即ち、優れた表面モホロジーを有する第2化合物半導体層を形成することができる。その結果、平滑性に優れた第2光反射層を得ることができるので、所望の光反射率を得ることができ、発光素子の特性にバラツキが生じ難い。しかも、熱膨張緩和膜が形成され、あるいは又、CTEの値が規定されているので、GaN基板の線熱膨張係数と選択成長用マスク層の線熱膨張係数の差に起因してGaN基板から選択成長用マスク層が剥がれるといった問題の発生を回避することができ、高い信頼性を有する発光素子を提供することができる。更には、GaN基板を用いるので、化合物半導体層に転位が発生し難いし、発光素子の熱抵抗が大きくなるといった問題を回避することができるので、高い信頼性を発光素子に付与することができるし、GaN基板を基準としてp側電極と異なる側にn側電極を設けることができる。   As described above, in the light emitting device of Example 7 and the manufacturing method thereof, the off-angle of the crystal orientation of the GaN substrate surface and the area ratio of the mask layer for selective growth are defined. The surface roughness of the two-compound semiconductor layer can be reduced. That is, a second compound semiconductor layer having an excellent surface morphology can be formed. As a result, the second light reflecting layer having excellent smoothness can be obtained, so that a desired light reflectance can be obtained and the characteristics of the light emitting element are unlikely to vary. In addition, since the thermal expansion relaxation film is formed or the value of CTE is defined, the GaN substrate is separated from the GaN substrate due to the difference between the linear thermal expansion coefficient of the GaN substrate and the linear thermal expansion coefficient of the selective growth mask layer. Occurrence of a problem that the selective growth mask layer is peeled off can be avoided, and a light-emitting element having high reliability can be provided. Furthermore, since a GaN substrate is used, the problem that dislocations hardly occur in the compound semiconductor layer and the thermal resistance of the light-emitting element increases can be avoided, so that high reliability can be imparted to the light-emitting element. Then, the n-side electrode can be provided on the side different from the p-side electrode with respect to the GaN substrate.

以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定するものではない。実施例において説明した発光素子の構成、構造は例示であり、適宜、変更することができるし、実施例の発光素子の製造方法も、適宜、変更することができる。   Although the present disclosure has been described based on the preferred embodiments, the present disclosure is not limited to these embodiments. The configurations and structures of the light-emitting elements described in the examples are exemplifications, and can be changed as appropriate. The methods for manufacturing the light-emitting elements in the examples can also be changed as appropriate.

各実施例においては、選択成長用マスク層43の断面形状を矩形としたが、これに限定するものではなく、図12Aに示すように、台形とすることもできる。また、図12Bに示すように、第1光反射層41(選択成長用マスク層43)の最上層(第1化合物半導体層21と接する層)45を窒化シリコン膜から構成してもよい。そして、この場合、第1光反射層41の最上層45の厚さをt2、第1光反射層41の最上層45の屈折率をn2としたとき、
2=λ0/(2n2
を満足することが好ましく、これによって、第1光反射層41の最上層45は、波長λ0の光に対して透明となる。更には、図1Aに示した例では、選択成長用マスク層43を第1化合物半導体層21で完全に覆ったが、選択成長用マスク層43の一部が露出した状態としてもよいし(図13A参照)、選択成長用マスク層43上の第1化合物半導体層21が完全に平坦になっていない状態としてもよい(図13B参照)。尚、図13A及び図13Bにおいては、電流狭窄層24、第2電極32、パッド電極33、第2光反射層42、第1電極31の図示を省略している。発光素子を、第1光反射層41の露出した領域や、第1化合物半導体層21が完全に平坦になっていない領域を外して作製すればよい。具体的には、実施例5を適用することが好ましい。
In each example, the cross-sectional shape of the selective growth mask layer 43 is rectangular, but is not limited to this, and may be trapezoidal as shown in FIG. 12A. Further, as shown in FIG. 12B, the uppermost layer (layer in contact with the first compound semiconductor layer 21) 45 of the first light reflecting layer 41 (selective growth mask layer 43) may be formed of a silicon nitride film. In this case, when the thickness of the uppermost layer 45 of the first light reflecting layer 41 is t 2 and the refractive index of the uppermost layer 45 of the first light reflecting layer 41 is n 2 ,
t 2 = λ 0 / (2n 2 )
Is preferably satisfied, whereby the uppermost layer 45 of the first light reflecting layer 41 is transparent to light having the wavelength λ 0 . Further, in the example shown in FIG. 1A, the selective growth mask layer 43 is completely covered with the first compound semiconductor layer 21, but a part of the selective growth mask layer 43 may be exposed (FIG. 1). 13A), the first compound semiconductor layer 21 on the selective growth mask layer 43 may not be completely flat (see FIG. 13B). 13A and 13B, the current confinement layer 24, the second electrode 32, the pad electrode 33, the second light reflecting layer 42, and the first electrode 31 are not shown. The light emitting element may be manufactured by removing the exposed region of the first light reflecting layer 41 and the region where the first compound semiconductor layer 21 is not completely flat. Specifically, it is preferable to apply Example 5.

仮想垂直面内における種結晶層61の断面形状は、等脚台形に限定されるものではなく、模式的な一部端面図を図14A及び図14Bに示すように、二等辺三角形とすることもできるし、矩形とすることもできる。種結晶層61の断面形状を二等辺三角形とする場合、種結晶層61の結晶成長を断面形状が等脚台形となるよりも更に進めればよい。種結晶層61の断面形状を矩形とする場合、種結晶層61の形成条件を、種結晶層61の断面形状を等脚台形を形成するための形成条件と異ならせればよい。   The cross-sectional shape of the seed crystal layer 61 in the virtual vertical plane is not limited to an isosceles trapezoid, and a schematic partial end view may be an isosceles triangle as shown in FIGS. 14A and 14B. Can be rectangular. When the cross-sectional shape of the seed crystal layer 61 is an isosceles triangle, the crystal growth of the seed crystal layer 61 may be further advanced than the cross-sectional shape is an isosceles trapezoid. When the cross-sectional shape of the seed crystal layer 61 is rectangular, the formation conditions of the seed crystal layer 61 may be different from the formation conditions for forming the isosceles trapezoidal cross-sectional shape of the seed crystal layer 61.

尚、本開示は、以下のような構成を取ることもできる。
[A01]《発光素子》
GaN基板、
GaN基板上に形成され、それぞれが離間して設けられた複数の選択成長用マスク層、
複数の選択成長用マスク層の内の1つから成る第1光反射層、
複数の選択成長用マスク層上に亙り形成された第1化合物半導体層、活性層及び第2化合物半導体層から成る積層構造体、並びに、
第2化合物半導体層上に形成された第2電極及び第2光反射層、
を少なくとも備えた発光素子であって、
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部には、GaN基板の露出表面の一部から構成された種結晶層成長領域が設けられており、
種結晶層成長領域上には、種結晶層が形成されており、
第1化合物半導体層は、種結晶層から横方向エピタキシャル成長に基づき形成されており、
種結晶層の厚さは、選択成長用マスク層の厚さよりも薄い発光素子。
[A02]種結晶層の厚さをTseed、選択成長用マスク層の厚さをT1としたとき、
0.1≦Tseed/T1<1
を満足する[A01]に記載の発光素子。
[A03]選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面には凹凸部が形成されており、
凸部によって種結晶層成長領域が構成されている[A01]又は[A02]に記載の発光素子。
[A04]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹部、凸部及び凹部がこの順に並んだ形状であり、
凸部頂面によって種結晶層成長領域が構成されている[A03]に記載の発光素子。
[A05]仮想垂直面内における、凸部の長さをLcv、凹部の合計長さをLccとしたとき、
0.2≦Lcv/(Lcv+Lcc)≦0.9
を満足する[A04]に記載の発光素子。
[A06]選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面には凹凸部が形成されており、
凹部によって種結晶層成長領域が構成されている[A01]又は[A02]に記載の発光素子。
[A07]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凸部、凹部及び凸部がこの順に並んだ形状であり、
凹部底面によって種結晶層成長領域が構成されている[A06]に記載の発光素子。
[A08]仮想垂直面内における、凹部の長さをLcc、凸部の合計長さをLcvとしたとき、
0.2≦Lcc/(Lcv+Lcc)≦0.9
を満足する[A07]に記載の発光素子。
[A09]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、非結晶成長層、平坦部及び非結晶成長層がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている[A01]又は[A02]に記載の発光素子。
[A10]仮想垂直面内における、平坦部の長さをLflat、非結晶成長層の合計長さをLnovとしたとき、
0.2≦Lflat/(Lflat+Lno)≦0.9
を満足する[A09]に記載の発光素子。
[A11]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹凸部、平坦部及び凹凸部がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている[A01]又は[A02]に記載の発光素子。
[A12]仮想垂直面内における、平坦部の長さをLflat、凹凸部の合計長さをLcc-cvとしたとき、
0.2≦Lflat/(Lflat+Lcc-cv)≦0.9
を満足する[A11]に記載の発光素子。
[A13]種結晶層の断面形状は、二等辺三角形、等脚台形又は矩形である[A01]乃至[A12]のいずれか1項に記載の発光素子。
[A14]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の長さをL0
該仮想垂直面内において、選択成長用マスク層開口領域の上方に位置する第1化合物半導体層の領域における転位密度をD0
該仮想垂直面内において、選択成長用マスク層の縁から距離L0までの第1化合物半導体層の領域における転位密度をD1
としたとき、
1/D0≦0.2
を満足する[A01]乃至[A13]のいずれか1項に記載の発光素子。
[B01]GaN基板表面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、
GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であり、
選択成長用マスク層の最下層として熱膨張緩和膜がGaN基板上に形成されている[A01]乃至[A14]のいずれか1項に記載の発光素子。
[B02]熱膨張緩和膜は、窒化ケイ素、酸化アルミニウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化マグネシウム、酸化ジルコニウム及び窒化アルミニウムから成る群から選択された少なくとも1種類の材料から成る[B01]に記載の発光素子。
[B03]熱膨張緩和膜の厚さをt1、発光素子の発光波長をλ0、熱膨張緩和膜の屈折率をn1としたとき、
1=λ0/(2n1
を満足する[B01]又は[B02]に記載の発光素子。
[B04]GaN基板表面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、
GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であり、
GaN基板と接する選択成長用マスク層の最下層の線熱膨張係数CTEは、
1×10-6/K≦CTE≦1×10-5/K
好ましくは、
1×10-6/K<CTE≦1×10-5/K
を満足する[A01]乃至[A14]のいずれか1項に記載の発光素子。
[B05]選択成長用マスク層の最下層は、窒化ケイ素、酸化アルミニウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化マグネシウム、酸化ジルコニウム及び窒化アルミニウムから成る群から選択された少なくとも1種類の材料から成る[B04]に記載の発光素子。
[B06]選択成長用マスク層の最下層の厚さをt1、発光素子の発光波長をλ0、選択成長用マスク層の最下層の屈折率をn1としたとき、
1=λ0/(2n1
を満足する[B04]又は[B05]に記載の発光素子。
[B07]第2化合物半導体層の表面粗さRaは、1.0nm以下である[B01]乃至[B06]のいずれか1項に記載の発光素子。
[C01]《発光素子の製造方法》
GaN基板上にそれぞれが離間して設けられ、その内の1つが第1光反射層として機能する複数の選択成長用マスク層を形成し、併せて、選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に露出したGaN基板の部分の一部の表面に種結晶層成長領域を形成した後、
種結晶層成長領域上に、選択成長用マスク層の厚さよりも薄い種結晶層を形成し、次いで、
種結晶層から横方向エピタキシャル成長に基づき第1化合物半導体層を形成し、更に、
第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を順次形成する、
各工程を少なくとも有する発光素子の製造方法。
[C02]種結晶層の厚さをTseed、選択成長用マスク層の厚さをT1としたとき、
0.1≦Tseed/T1<1
を満足する[C01]に記載の発光素子の製造方法。
[C03]選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面に凹凸部を形成し、
凸部によって種結晶層成長領域が構成されている[C01]又は[C02]に記載の発光素子の製造方法。
[C04]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹部、凸部及び凹部がこの順に並んだ形状であり、
凸部頂面によって種結晶層成長領域が構成されている[C03]に記載の発光素子の製造方法。
[C05]仮想垂直面内における、凸部の長さをLcv、凹部の合計長さをLccとしたとき、
0.2≦Lcv/(Lcv+Lcc)≦0.9
を満足する[C04]に記載の発光素子の製造方法。
[C06]選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面に凹凸部を形成し、
凹部によって種結晶層成長領域が構成されている[C01]又は[C02]に記載の発光素子の製造方法。
[C07]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凸部、凹部及び凸部がこの順に並んだ形状であり、
凹部底面によって種結晶層成長領域が構成されている[C06]に記載の発光素子の製造方法。
[C08]仮想垂直面内における、凹部の長さをLcc、凸部の合計長さをLcvとしたとき、
0.2≦Lcc/(Lcv+Lcc)≦0.9
を満足する[C07]に記載の発光素子の製造方法。
[C09]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、非結晶成長層、平坦部及び非結晶成長層がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている[C01]又は[C02]に記載の発光素子の製造方法。
[C10]仮想垂直面内における、平坦部の長さをLflat、非結晶成長層の合計長さをLnovとしたとき、
0.2≦Lflat/(Lflat+Lno)≦0.9
を満足する[C09]に記載の発光素子の製造方法。
[C11]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹凸部、平坦部及び凹凸部がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている[C01]又は[C02]に記載の発光素子の製造方法。
[C12]仮想垂直面内における、平坦部の長さをLflat、凹凸部の合計長さをLcc-cvとしたとき、
0.2≦Lflat/(Lflat+Lcc-cv)≦0.9
を満足する[C11]に記載の発光素子の製造方法。
[C13]種結晶層の断面形状は、二等辺三角形、等脚台形又は矩形である[C01]乃至[C12]のいずれか1項に記載の発光素子の製造方法。
[C14]隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の長さをL0
該仮想垂直面内において、選択成長用マスク層開口領域の上方に位置する第1化合物半導体層の領域における転位密度をD0
該仮想垂直面内において、選択成長用マスク層の縁から距離L0までの第1化合物半導体層の領域における転位密度をD1
としたとき、
1/D0≦0.2
を満足する[C01]乃至[C13]のいずれか1項に記載の発光素子の製造方法。
[D01]GaN基板表面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、
GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であり、
選択成長用マスク層の最下層として、GaN基板上に熱膨張緩和膜を形成する[C01]乃至[C14]のいずれか1項に記載の発光素子の製造方法。
[D02]熱膨張緩和膜は、窒化ケイ素、酸化アルミニウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化マグネシウム、酸化ジルコニウム及び窒化アルミニウムから成る群から選択された少なくとも1種類の材料から成る[D01]に記載の発光素子の製造方法。
[D03]熱膨張緩和膜の厚さをt1、発光素子の発光波長をλ0、熱膨張緩和膜の屈折率をn1としたとき、
1=λ0/(2n1
を満足する[D01]又は[D02]に記載の発光素子の製造方法。
[D04]GaN基板表面の面方位のオフ角は0.4度以内、好ましくは0.40度以内であり、
GaN基板の面積をS0としたとき、選択成長用マスク層の面積は0.8S0以下であり、
GaN基板と接する選択成長用マスク層の最下層の線熱膨張係数CTEは、
1×10-6/K≦CTE≦1×10-5/K
好ましくは、
1×10-6/K<CTE≦1×10-5/K
を満足する[C01]乃至[C14]のいずれか1項に記載の発光素子の製造方法。
[D05]選択成長用マスク層の最下層は、窒化ケイ素、酸化アルミニウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化マグネシウム、酸化ジルコニウム及び窒化アルミニウムから成る群から選択された少なくとも1種類の材料から成る[D04]に記載の発光素子の製造方法。
[D06]選択成長用マスク層の最下層の厚さをt1、発光素子の発光波長をλ0、選択成長用マスク層の最下層の屈折率をn1としたとき、
1=λ0/(2n1
を満足する[D04]又は[D05]に記載の発光素子の製造方法。
[D07]第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を順次形成した後、第1光反射層をストッパ層として、GaN基板を除去する[D01]乃至[D06]のいずれか1項に記載の発光素子の製造方法。
[D08]第2化合物半導体層の表面粗さRaは、1.0nm以下である[D01]乃至[D07]のいずれか1項に記載の発光素子の製造方法。
[D09]選択成長用マスク層の平面形状は、正六角形、円形、格子状又はストライプ状である[D01]乃至[D08]のいずれか1項に記載の発光素子の製造方法。
In addition, this indication can also take the following structures.
[A01] << Light emitting element >>
GaN substrate,
A plurality of selective growth mask layers formed on a GaN substrate, each of which is provided apart from each other;
A first light reflecting layer comprising one of a plurality of selective growth mask layers;
A stacked structure including a first compound semiconductor layer, an active layer, and a second compound semiconductor layer formed over a plurality of selective growth mask layers; and
A second electrode and a second light reflecting layer formed on the second compound semiconductor layer;
A light emitting device comprising at least
At the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer, a seed crystal layer growth region composed of a part of the exposed surface of the GaN substrate is provided. And
A seed crystal layer is formed on the seed crystal layer growth region,
The first compound semiconductor layer is formed based on lateral epitaxial growth from the seed crystal layer,
The seed crystal layer is a light-emitting element having a thickness smaller than that of the selective growth mask layer.
[A02] When T seed is the thickness of the seed crystal layer and T 1 is the thickness of the mask layer for selective growth,
0.1 ≦ T seed / T 1 <1
The light emitting element as described in [A01] satisfying
[A03] An uneven portion is formed on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer,
The light-emitting element according to [A01] or [A02], in which a seed crystal layer growth region is configured by the protrusions.
[A04] A GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which concave portions, convex portions and concave portions are arranged in this order,
The light-emitting element according to [A03], in which a seed crystal layer growth region is configured by the top surface of the convex portion.
[A05] When the length of the convex portion is L cv and the total length of the concave portion is L cc in the virtual vertical plane,
0.2 ≦ L cv / (L cv + L cc ) ≦ 0.9
The light emitting element as described in [A04] satisfying
[A06] An uneven portion is formed on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer,
The light-emitting element according to [A01] or [A02], in which a seed crystal layer growth region is configured by the recesses.
[A07] GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which convex portions, concave portions and convex portions are arranged in this order,
The light emitting device according to [A06], in which a seed crystal layer growth region is configured by the bottom surface of the recess.
[A08] When the length of the concave portion is L cc and the total length of the convex portion is L cv in the virtual vertical plane,
0.2 ≦ L cc / (L cv + L cc ) ≦ 0.9
The light emitting element as described in [A07] satisfying
[A09] A GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which an amorphous growth layer, a flat portion, and an amorphous growth layer are arranged in this order,
The light-emitting element according to [A01] or [A02], in which the seed crystal layer growth region is configured by the flat portion.
[A10] When the length of the flat portion in the virtual vertical plane is L flat and the total length of the amorphous growth layer is L nov ,
0.2 ≦ L flat / (L flat + L no ) ≦ 0.9
The light emitting element as described in [A09] satisfying
[A11] A GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which uneven portions, flat portions and uneven portions are arranged in this order,
The light-emitting element according to [A01] or [A02], in which the seed crystal layer growth region is configured by the flat portion.
[A12] When the length of the flat portion is L flat and the total length of the concavo-convex portions is L cc-cv in the virtual vertical plane,
0.2 ≦ L flat / (L flat + L cc-cv ) ≦ 0.9
The light emitting element as described in [A11] satisfying
[A13] The light-emitting element according to any one of [A01] to [A12], wherein the cross-sectional shape of the seed crystal layer is an isosceles triangle, an isosceles trapezoid, or a rectangle.
[A14] The length of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers is represented by L 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer located above the selective growth mask layer opening region is represented by D 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer from the edge of the selective growth mask layer to the distance L 0 is D 1 ,
When
D 1 / D 0 ≦ 0.2
The light-emitting element according to any one of [A01] to [A13], wherein:
[B01] The off-angle of the surface orientation of the GaN substrate surface is within 0.4 degrees, preferably within 0.40 degrees.
When the area of the GaN substrate is S 0 , the area of the selective growth mask layer is 0.8 S 0 or less,
The light-emitting element according to any one of [A01] to [A14], wherein a thermal expansion relaxation film is formed on a GaN substrate as a lowermost layer of the selective growth mask layer.
[B02] The thermal expansion relaxation film is made of [B01] made of at least one material selected from the group consisting of silicon nitride, aluminum oxide, niobium oxide, tantalum oxide, titanium oxide, magnesium oxide, zirconium oxide, and aluminum nitride. The light emitting element of description.
[B03] When the thickness of the thermal expansion relaxation film is t 1 , the emission wavelength of the light emitting element is λ 0 , and the refractive index of the thermal expansion relaxation film is n 1 ,
t 1 = λ 0 / (2n 1 )
The light emitting element as described in [B01] or [B02] which satisfies these.
[B04] The off-angle of the surface orientation of the GaN substrate surface is within 0.4 degrees, preferably within 0.40 degrees.
When the area of the GaN substrate is S 0 , the area of the selective growth mask layer is 0.8 S 0 or less,
The linear thermal expansion coefficient CTE of the lowermost layer of the selective growth mask layer in contact with the GaN substrate is
1 × 10 −6 / K ≦ CTE ≦ 1 × 10 −5 / K
Preferably,
1 × 10 −6 / K <CTE ≦ 1 × 10 −5 / K
[A01] to [A14] according to any one of [A01] to [A14].
[B05] The lowermost layer of the selective growth mask layer is made of at least one material selected from the group consisting of silicon nitride, aluminum oxide, niobium oxide, tantalum oxide, titanium oxide, magnesium oxide, zirconium oxide and aluminum nitride. The light-emitting element according to [B04].
[B06] When the thickness of the lowermost layer of the selective growth mask layer is t 1 , the emission wavelength of the light emitting element is λ 0 , and the refractive index of the lowermost layer of the selective growth mask layer is n 1 ,
t 1 = λ 0 / (2n 1 )
The light emitting element as described in [B04] or [B05] satisfying the above.
[B07] The light emitting element according to any one of [B01] to [B06], wherein the surface roughness Ra of the second compound semiconductor layer is 1.0 nm or less.
[C01] << Method for Manufacturing Light-Emitting Element >>
A plurality of selective growth mask layers, each of which is provided on the GaN substrate so as to be separated from each other and function as a first light reflecting layer, are formed together with the selective growth mask layer and the selective growth mask layer. After forming the seed crystal layer growth region on the surface of a part of the portion of the GaN substrate exposed at the bottom of the selective growth mask layer opening region located between
Forming a seed crystal layer thinner than the thickness of the selective growth mask layer on the seed crystal layer growth region;
Forming a first compound semiconductor layer from the seed crystal layer based on lateral epitaxial growth;
An active layer, a second compound semiconductor layer, a second electrode, and a second light reflecting layer are sequentially formed on the first compound semiconductor layer;
A method for manufacturing a light-emitting element including at least each step.
[C02] When the thickness of the seed crystal layer is T seed and the thickness of the selective growth mask layer is T 1 ,
0.1 ≦ T seed / T 1 <1
The manufacturing method of the light emitting element as described in [C01] which satisfies these.
[C03] forming an uneven portion on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer;
The method for manufacturing a light-emitting element according to [C01] or [C02], in which a seed crystal layer growth region is configured by the protrusions.
[C04] A GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normals passing through the center points of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which concave portions, convex portions and concave portions are arranged in this order,
The method for manufacturing a light-emitting element according to [C03], in which a seed crystal layer growth region is configured by the top surface of the convex portion.
[C05] When the length of the convex portion is L cv and the total length of the concave portion is L cc in the virtual vertical plane,
0.2 ≦ L cv / (L cv + L cc ) ≦ 0.9
The manufacturing method of the light emitting element as described in [C04] which satisfies these.
[C06] forming a concavo-convex portion on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer;
The method for manufacturing a light-emitting element according to [C01] or [C02], in which the seed crystal layer growth region is configured by the recesses.
[C07] GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which convex portions, concave portions and convex portions are arranged in this order,
The method for manufacturing a light-emitting element according to [C06], wherein the seed crystal layer growth region is configured by the bottom surface of the recess.
[C08] When the length of the concave portion is L cc and the total length of the convex portion is L cv in the virtual vertical plane,
0.2 ≦ L cc / (L cv + L cc ) ≦ 0.9
The manufacturing method of the light emitting element as described in [C07] which satisfies these.
[C09] A GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which an amorphous growth layer, a flat portion, and an amorphous growth layer are arranged in this order,
The method for manufacturing a light-emitting element according to [C01] or [C02], in which the seed crystal layer growth region is configured by the flat portion.
[C10] When the length of the flat portion in the imaginary vertical plane is L flat and the total length of the amorphous growth layer is L nov ,
0.2 ≦ L flat / (L flat + L no ) ≦ 0.9
The manufacturing method of the light emitting element as described in [C09] which satisfies these.
[C11] A GaN substrate positioned at the bottom of the selective growth mask layer opening region when the light emitting element is cut along a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers The cross-sectional shape of the exposed surface is a shape in which uneven portions, flat portions and uneven portions are arranged in this order,
The method for manufacturing a light-emitting element according to [C01] or [C02], in which the seed crystal layer growth region is configured by the flat portion.
[C12] When the length of the flat portion in the virtual vertical plane is L flat and the total length of the concavo-convex portions is L cc-cv ,
0.2 ≦ L flat / (L flat + L cc-cv ) ≦ 0.9
The manufacturing method of the light emitting element as described in [C11] which satisfies these.
[C13] The method for manufacturing a light-emitting element according to any one of [C01] to [C12], wherein the cross-sectional shape of the seed crystal layer is an isosceles triangle, an isosceles trapezoid, or a rectangle.
[C14] The length of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normal lines passing through the center point of two adjacent selective growth mask layers is represented by L 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer located above the selective growth mask layer opening region is represented by D 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer from the edge of the selective growth mask layer to the distance L 0 is D 1 ,
When
D 1 / D 0 ≦ 0.2
The manufacturing method of the light emitting element of any one of [C01] thru | or [C13] which satisfy | fills.
[D01] The off-angle of the surface orientation of the GaN substrate surface is within 0.4 degrees, preferably within 0.40 degrees.
When the area of the GaN substrate is S 0 , the area of the selective growth mask layer is 0.8 S 0 or less,
The method for manufacturing a light-emitting element according to any one of [C01] to [C14], wherein a thermal expansion relaxation film is formed on a GaN substrate as the lowermost layer of the selective growth mask layer.
[D02] The thermal expansion relaxation film is made of [D01] made of at least one material selected from the group consisting of silicon nitride, aluminum oxide, niobium oxide, tantalum oxide, titanium oxide, magnesium oxide, zirconium oxide, and aluminum nitride. The manufacturing method of the light emitting element of description.
[D03] When the thickness of the thermal expansion relaxation film is t 1 , the emission wavelength of the light emitting element is λ 0 , and the refractive index of the thermal expansion relaxation film is n 1 ,
t 1 = λ 0 / (2n 1 )
The manufacturing method of the light emitting element as described in [D01] or [D02] which satisfies these.
[D04] The off-angle of the surface orientation of the GaN substrate surface is within 0.4 degrees, preferably within 0.40 degrees.
When the area of the GaN substrate is S 0 , the area of the selective growth mask layer is 0.8 S 0 or less,
The linear thermal expansion coefficient CTE of the lowermost layer of the selective growth mask layer in contact with the GaN substrate is
1 × 10 −6 / K ≦ CTE ≦ 1 × 10 −5 / K
Preferably,
1 × 10 −6 / K <CTE ≦ 1 × 10 −5 / K
The manufacturing method of the light emitting element of any one of [C01] thru | or [C14] which satisfy | fills.
[D05] The lowermost layer of the selective growth mask layer is made of at least one material selected from the group consisting of silicon nitride, aluminum oxide, niobium oxide, tantalum oxide, titanium oxide, magnesium oxide, zirconium oxide, and aluminum nitride. The manufacturing method of the light emitting element as described in [D04].
[D06] When the thickness of the lowermost layer of the selective growth mask layer is t 1 , the emission wavelength of the light emitting element is λ 0 , and the refractive index of the lowermost layer of the selective growth mask layer is n 1 ,
t 1 = λ 0 / (2n 1 )
The manufacturing method of the light emitting element as described in [D04] or [D05] which satisfies these.
[D07] After sequentially forming an active layer, a second compound semiconductor layer, a second electrode, and a second light reflecting layer on the first compound semiconductor layer, the GaN substrate is removed using the first light reflecting layer as a stopper layer. The method for manufacturing a light-emitting element according to any one of [D01] to [D06].
[D08] The method for manufacturing a light-emitting element according to any one of [D01] to [D07], wherein the surface roughness Ra of the second compound semiconductor layer is 1.0 nm or less.
[D09] The method for manufacturing a light-emitting element according to any one of [D01] to [D08], in which the planar shape of the selective growth mask layer is a regular hexagon, a circle, a lattice, or a stripe.

11・・・GaN基板、20・・・積層構造体、21・・・第1化合物半導体層、21a・・・第1化合物半導体層の第1面、21b・・・第1化合物半導体層の第2面、22・・・第2化合物半導体層、22a・・・第2化合物半導体層の第1面、22b・・・第2化合物半導体層の第2面、23・・・活性層(発光層)、24・・・電流狭窄層、24A・・・電流狭窄層に設けられた開口、25・・・接合層、26・・・支持基板、31・・・第1電極、32・・・第2電極、33・・・パッド電極、41・・・第1光反射層、42・・・第2光反射層、43・・・選択成長用マスク層、44・・・熱膨張緩和膜、45・・・第1光反射層(選択成長用マスク層)の最上層、51・・・選択成長用マスク層開口領域、52・・・種結晶層成長領域、53,54・・・凹凸部、53A,54A・・・凸部、53B,54B・・・凹部、55A・・・平坦部、55B・・・非結晶成長層、56A・・・平坦部、56B・・・凹凸部、61・・・種結晶層、62・・・種結晶、63・・・転位 DESCRIPTION OF SYMBOLS 11 ... GaN substrate, 20 ... Laminated structure, 21 ... 1st compound semiconductor layer, 21a ... 1st surface of 1st compound semiconductor layer, 21b ... 1st compound semiconductor layer 1st surface 2 surface, 22 ... 2nd compound semiconductor layer, 22a ... 1st surface of 2nd compound semiconductor layer, 22b ... 2nd surface of 2nd compound semiconductor layer, 23 ... active layer (light emitting layer) 24... Current confinement layer, 24 A... Opening provided in the current confinement layer, 25... Bonding layer, 26... Support substrate, 31. 2 electrodes 33 ... pad electrodes 41 ... first light reflecting layer 42 ... second light reflecting layer 43 ... selective growth mask layer 44 ... thermal expansion relaxation film 45 ... uppermost layer of first light reflecting layer (selective growth mask layer), 51 ... selective growth mask layer opening region, 52 ... seed crystal layer Long region, 53, 54 ... Uneven portion, 53A, 54A ... Convex portion, 53B, 54B ... Concavity, 55A ... Flat portion, 55B ... Non-crystalline growth layer, 56A ... Flat Part, 56B ... uneven part, 61 ... seed crystal layer, 62 ... seed crystal, 63 ... dislocation

Claims (15)

GaN基板、
GaN基板上に形成され、それぞれが離間して設けられた複数の選択成長用マスク層、
複数の選択成長用マスク層の内の1つから成る第1光反射層、
複数の選択成長用マスク層上に亙り形成された第1化合物半導体層、活性層及び第2化合物半導体層から成る積層構造体、並びに、
第2化合物半導体層上に形成された第2電極及び第2光反射層、
を少なくとも備えた発光素子であって、
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部には、GaN基板の露出表面の一部から構成された種結晶層成長領域が設けられており、
種結晶層成長領域上には、種結晶層が形成されており、
第1化合物半導体層は、種結晶層から横方向エピタキシャル成長に基づき形成されており、
種結晶層の厚さは、選択成長用マスク層の厚さよりも薄い発光素子。
GaN substrate,
A plurality of selective growth mask layers formed on a GaN substrate, each of which is provided apart from each other;
A first light reflecting layer comprising one of a plurality of selective growth mask layers;
A stacked structure including a first compound semiconductor layer, an active layer, and a second compound semiconductor layer formed over a plurality of selective growth mask layers; and
A second electrode and a second light reflecting layer formed on the second compound semiconductor layer;
A light emitting device comprising at least
At the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer, a seed crystal layer growth region composed of a part of the exposed surface of the GaN substrate is provided. And
A seed crystal layer is formed on the seed crystal layer growth region,
The first compound semiconductor layer is formed based on lateral epitaxial growth from the seed crystal layer,
The seed crystal layer is a light-emitting element having a thickness smaller than that of the selective growth mask layer.
種結晶層の厚さをTseed、選択成長用マスク層の厚さをT1としたとき、
0.1≦Tseed/T1<1
を満足する請求項1に記載の発光素子。
When the thickness of the seed crystal layer is T seed and the thickness of the selective growth mask layer is T 1 ,
0.1 ≦ T seed / T 1 <1
The light emitting device according to claim 1, wherein:
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面には凹凸部が形成されており、
凸部によって種結晶層成長領域が構成されている請求項1に記載の発光素子。
An uneven portion is formed on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer,
The light-emitting element according to claim 1, wherein the seed crystal layer growth region is constituted by the convex portion.
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹部、凸部及び凹部がこの順に並んだ形状であり、
凸部頂面によって種結晶層成長領域が構成されている請求項3に記載の発光素子。
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which concave portions, convex portions and concave portions are arranged in this order,
The light emitting device according to claim 3, wherein the seed crystal layer growth region is constituted by the top surface of the convex portion.
仮想垂直面内における、凸部の長さをLcv、凹部の合計長さをLccとしたとき、
0.2≦Lcv/(Lcv+Lcc)≦0.9
を満足する請求項4に記載の発光素子。
In the virtual vertical plane, when the length of the convex portion is L cv and the total length of the concave portion is L cc ,
0.2 ≦ L cv / (L cv + L cc ) ≦ 0.9
The light emitting device according to claim 4, wherein:
選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面には凹凸部が形成されており、
凹部によって種結晶層成長領域が構成されている請求項1に記載の発光素子。
An uneven portion is formed on the exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region located between the selective growth mask layer and the selective growth mask layer,
The light emitting device according to claim 1, wherein a seed crystal layer growth region is constituted by the recess.
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凸部、凹部及び凸部がこの順に並んだ形状であり、
凹部底面によって種結晶層成長領域が構成されている請求項6に記載の発光素子。
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which convex portions, concave portions and convex portions are arranged in this order,
The light emitting device according to claim 6, wherein the seed crystal layer growth region is constituted by the bottom surface of the recess.
仮想垂直面内における、凹部の長さをLcc、凸部の合計長さをLcvとしたとき、
0.2≦Lcc/(Lcv+Lcc)≦0.9
を満足する請求項7に記載の発光素子。
In the virtual vertical plane, when the length of the concave portion is L cc and the total length of the convex portion is L cv ,
0.2 ≦ L cc / (L cv + L cc ) ≦ 0.9
The light emitting device according to claim 7 satisfying
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、非結晶成長層、平坦部及び非結晶成長層がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている請求項1に記載の発光素子。
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which an amorphous growth layer, a flat portion, and an amorphous growth layer are arranged in this order,
The light-emitting element according to claim 1, wherein the flat crystal portion includes a seed crystal layer growth region.
仮想垂直面内における、平坦部の長さをLflat、非結晶成長層の合計長さをLnovとしたとき、
0.2≦Lflat/(Lflat+Lno)≦0.9
を満足する請求項9に記載の発光素子。
In the virtual vertical plane, when the length of the flat portion is L flat and the total length of the amorphous growth layer is L nov ,
0.2 ≦ L flat / (L flat + L no ) ≦ 0.9
The light emitting device according to claim 9, wherein:
隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の底部に位置するGaN基板の露出表面の断面形状は、凹凸部、平坦部及び凹凸部がこの順に並んだ形状であり、
平坦部によって種結晶層成長領域が構成されている請求項1に記載の発光素子。
The exposed surface of the GaN substrate located at the bottom of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers The cross-sectional shape is a shape in which uneven portions, flat portions and uneven portions are arranged in this order,
The light-emitting element according to claim 1, wherein the flat crystal portion includes a seed crystal layer growth region.
仮想垂直面内における、平坦部の長さをLflat、凹凸部の合計長さをLcc-cvとしたとき、
0.2≦Lflat/(Lflat+Lcc-cv)≦0.9
を満足する請求項11に記載の発光素子。
In the virtual vertical plane, when the length of the flat part is L flat and the total length of the uneven parts is L cc-cv ,
0.2 ≦ L flat / (L flat + L cc-cv ) ≦ 0.9
The light emitting device according to claim 11, wherein:
種結晶層の断面形状は、二等辺三角形、等脚台形又は矩形である請求項1に記載の発光素子。   The light-emitting element according to claim 1, wherein a cross-sectional shape of the seed crystal layer is an isosceles triangle, an isosceles trapezoid or a rectangle. 隣接する2つの選択成長用マスク層の中心点を通過する2本の法線を含む仮想垂直面で発光素子を切断したときの選択成長用マスク層開口領域の長さをL0
該仮想垂直面内において、選択成長用マスク層開口領域の上方に位置する第1化合物半導体層の領域における転位密度をD0
該仮想垂直面内において、選択成長用マスク層の縁から距離L0までの第1化合物半導体層の領域における転位密度をD1
としたとき、
1/D0≦0.2
を満足する請求項1に記載の発光素子。
L 0 , the length of the selective growth mask layer opening region when the light emitting element is cut at a virtual vertical plane including two normals passing through the center point of two adjacent selective growth mask layers.
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer located above the selective growth mask layer opening region is represented by D 0 ,
In the virtual vertical plane, the dislocation density in the region of the first compound semiconductor layer from the edge of the selective growth mask layer to the distance L 0 is D 1 ,
When
D 1 / D 0 ≦ 0.2
The light emitting device according to claim 1, wherein:
GaN基板上にそれぞれが離間して設けられ、その内の1つが第1光反射層として機能する複数の選択成長用マスク層を形成し、併せて、選択成長用マスク層と選択成長用マスク層との間に位置する選択成長用マスク層開口領域の底部に露出したGaN基板の部分の一部の表面に種結晶層成長領域を形成した後、
種結晶層成長領域上に、選択成長用マスク層の厚さよりも薄い種結晶層を形成し、次いで、
種結晶層から横方向エピタキシャル成長に基づき第1化合物半導体層を形成し、更に、
第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を順次形成する、
各工程を少なくとも有する発光素子の製造方法。
A plurality of selective growth mask layers, each of which is provided on the GaN substrate so as to be separated from each other and function as a first light reflecting layer, are formed together with the selective growth mask layer and the selective growth mask layer. After forming the seed crystal layer growth region on the surface of a part of the portion of the GaN substrate exposed at the bottom of the selective growth mask layer opening region located between
Forming a seed crystal layer thinner than the thickness of the selective growth mask layer on the seed crystal layer growth region;
Forming a first compound semiconductor layer from the seed crystal layer based on lateral epitaxial growth;
An active layer, a second compound semiconductor layer, a second electrode, and a second light reflecting layer are sequentially formed on the first compound semiconductor layer;
A method for manufacturing a light-emitting element including at least each step.
JP2016529131A 2014-06-20 2015-04-16 Light emitting device and manufacturing method thereof Expired - Fee Related JP6555261B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014127219 2014-06-20
JP2014127219 2014-06-20
PCT/JP2015/061699 WO2015194244A1 (en) 2014-06-20 2015-04-16 Light emitting element and method for manufacturing same

Publications (2)

Publication Number Publication Date
JPWO2015194244A1 true JPWO2015194244A1 (en) 2017-04-20
JP6555261B2 JP6555261B2 (en) 2019-08-07

Family

ID=54935241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016529131A Expired - Fee Related JP6555261B2 (en) 2014-06-20 2015-04-16 Light emitting device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP6555261B2 (en)
WO (1) WO2015194244A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230044637A1 (en) * 2020-01-08 2023-02-09 Stanley Electric Co., Ltd. Vertical cavity light-emitting element
US20230155070A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures and reflector
TWI832622B (en) * 2022-12-20 2024-02-11 台亞半導體股份有限公司 Semiconductor laser element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022282A (en) * 1998-07-02 2000-01-21 Fuji Xerox Co Ltd Surface light-emitting-type light-emitting device and its manufacture
JP2002033288A (en) * 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2002252421A (en) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd Nitride-base semiconductor device and method of forming nitride-base semiconductor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233267B1 (en) * 1998-01-21 2001-05-15 Brown University Research Foundation Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique
JP2001267242A (en) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor and method of manufacturing the same
JP3925127B2 (en) * 2001-08-31 2007-06-06 日亜化学工業株式会社 Nitride semiconductor substrate and growth method thereof
JP3962283B2 (en) * 2002-05-29 2007-08-22 松下電器産業株式会社 Manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022282A (en) * 1998-07-02 2000-01-21 Fuji Xerox Co Ltd Surface light-emitting-type light-emitting device and its manufacture
JP2002033288A (en) * 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2002252421A (en) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd Nitride-base semiconductor device and method of forming nitride-base semiconductor

Also Published As

Publication number Publication date
WO2015194244A1 (en) 2015-12-23
JP6555261B2 (en) 2019-08-07

Similar Documents

Publication Publication Date Title
JP6555260B2 (en) Light emitting device and manufacturing method thereof
JP6566034B2 (en) Light emitting element
JP6479308B2 (en) Surface emitting laser element and method for manufacturing the same
US11081862B2 (en) Light emitting element and method of manufacturing the same
US11404849B2 (en) Light emitting element to control an oscillation wavelength
JP6729374B2 (en) Light emitting element
US9515455B2 (en) Method of manufacturing light emitting element
JP6699561B2 (en) Optical semiconductor device
JP6780505B2 (en) Light emitting element and its manufacturing method
US20220045476A1 (en) Light emitting element
JP6555261B2 (en) Light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R151 Written notification of patent or utility model registration

Ref document number: 6555261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees