JPS645308B2 - - Google Patents

Info

Publication number
JPS645308B2
JPS645308B2 JP58093093A JP9309383A JPS645308B2 JP S645308 B2 JPS645308 B2 JP S645308B2 JP 58093093 A JP58093093 A JP 58093093A JP 9309383 A JP9309383 A JP 9309383A JP S645308 B2 JPS645308 B2 JP S645308B2
Authority
JP
Japan
Prior art keywords
color
clock pulse
color code
storage means
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58093093A
Other languages
Japanese (ja)
Other versions
JPS59218494A (en
Inventor
Takashi Yasui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Kogyo Co Ltd filed Critical Daikin Kogyo Co Ltd
Priority to JP58093093A priority Critical patent/JPS59218494A/en
Publication of JPS59218494A publication Critical patent/JPS59218494A/en
Publication of JPS645308B2 publication Critical patent/JPS645308B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 発明の技術分野 この発明はカラーCRTデイスプレイ装置に関
し、特に、画像メモリに記憶されているカラーデ
ータに基づいて、赤、緑、青の三原色の混合割合
をカラーテーブルメモリから読出してCRTデイ
スプレイにカラーの図形を表示するようなカラー
CRTデイスプレイ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a color CRT display device, and more particularly, to a color CRT display device that calculates the mixing ratio of the three primary colors red, green, and blue from a color table memory based on color data stored in an image memory. Color that can be read out and displayed as colored figures on a CRT display
Regarding CRT display devices.

先行技術説明 第1図はこの発明の背景となるカラーCRTデ
イスプレイ装置の主要部のブロツク図であり、第
2図は第1図の動作を説明するための波形図であ
る。
Description of Prior Art FIG. 1 is a block diagram of the main parts of a color CRT display device, which is the background of the present invention, and FIG. 2 is a waveform diagram for explaining the operation of FIG. 1.

まず、第1図において、画像メモリ1はCRT
デイスプレイ(図示せず)の1画面分の各ドツト
に対応する記憶領域を含み、それぞれの記憶領域
にカラーデータを記憶している。そして、1水平
走査期間内に第2図に示すようなクロツクパルス
が順次与えられることによつて、各ドツトに対応
したカラーデータを読出す。読出されたカラーデ
ータはクロツクパルスの前縁のタイミングt1でレ
ジスタ2にラツチされる。レジスタ2にラツチさ
れたカラーデータはカラーテーブルメモリ3に与
えられる。カラーテーブルメモリ3は赤、緑、青
ごとにそれぞれ4ビツトの多階調カラーコードを
記憶していて、レジスタ2にカラーデータがラツ
チされると、そのカラーデータに対応した赤、
緑、青ごとに4ビツトのカラーコードを出力す
る。カラーテーブルメモリ3から出力された各
赤、緑、青ごとのカラーコードは次のクロツクパ
ルスの前縁のタイミングt2でレジスタ4ないし6
にラツチされ、図示しないCRTデイスプレイに
与えられる。
First, in Figure 1, image memory 1 is a CRT
It includes a storage area corresponding to each dot of one screen of a display (not shown), and stores color data in each storage area. Then, by sequentially applying clock pulses as shown in FIG. 2 within one horizontal scanning period, color data corresponding to each dot is read out. The read color data is latched into register 2 at timing t1 of the leading edge of the clock pulse. The color data latched in register 2 is applied to color table memory 3. The color table memory 3 stores 4-bit multi-gradation color codes for each of red, green, and blue, and when color data is latched in the register 2, the color code corresponding to the color data is red, green, and blue.
Outputs a 4-bit color code for each green and blue color. Each red, green, and blue color code output from the color table memory 3 is stored in registers 4 to 6 at timing t2 of the leading edge of the next clock pulse.
and is applied to a CRT display (not shown).

ところで、従来のCRTの走査は1ドツトあた
り25n sec程度であるため、カラーテーブルメモ
リ3として市販のICメモリを用いても十分にア
クセス可能である。しかし、高品質のカラー図形
を得ようとするならば、CRTデイスプレイの各
ドツトごとの走査速度を速くする必要がある。と
ころが、ICメモリはアクセス可能な時間に限界
があるため、各ドツトの走査速度を速くすると、
カラーテーブルメモリ3から出力されるカラーコ
ードが安定せず、良好なカラー図形をCRTにに
表示できないという問題点があつた。
Incidentally, since the scanning time of a conventional CRT is about 25 nsec per dot, it is sufficiently accessible even if a commercially available IC memory is used as the color table memory 3. However, in order to obtain high-quality color graphics, it is necessary to increase the scanning speed of each dot on a CRT display. However, since there is a limit to the time that IC memory can be accessed, increasing the scanning speed of each dot
There was a problem in that the color code output from the color table memory 3 was not stable and good color figures could not be displayed on the CRT.

発明の目的 それゆえに、この発明の主なる目的は、従来の
ICメモリをカラーテーブルメモリとして用い、
各ドツトの走査速度を速くしても安定なカラー図
形を表示し得るカラーCRTデイスプレイ装置を
提供することである。
Purpose of the invention Therefore, the main purpose of this invention is to
Using IC memory as color table memory,
An object of the present invention is to provide a color CRT display device capable of displaying stable color graphics even when the scanning speed of each dot is increased.

発明の構成 この発明を要約すれば、各ドツトに対応する第
1のクロツクパルスに同期して画像記憶手段から
順次カラーデータを読出し、このカラーデータに
基づいて第1のカラーコード記憶手段から赤、
緑、青の三原色を特定する多階調のカラーコード
を、第1のクロツクパルスの周期に対して2倍の
周期を有する第2のクロツクパルスに同期して読
出す。また、第2のカラーコード記憶手段からは
第2のクロツクパルスに対して1ドツトの周期に
対応する位相差を有する第3のクロツクパルスに
同期してカラーコードを読出し、ほ第1のカラー
コード記憶手段から読出したカラーコードと第2
のカラーコード記憶手段から読出したカラーコー
ドを第1のクロツクパルスに同期して交互に出力
するように構成したものである。
Structure of the Invention To summarize the present invention, color data is sequentially read out from the image storage means in synchronization with the first clock pulse corresponding to each dot, and based on this color data, red, red, red, etc. are read from the first color code storage means.
A multi-gradation color code specifying the three primary colors of green and blue is read out in synchronization with a second clock pulse having a period twice that of the first clock pulse. Further, the color code is read out from the second color code storage means in synchronization with a third clock pulse having a phase difference corresponding to a cycle of one dot with respect to the second clock pulse, and the color code is read out from the second color code storage means The color code read from
The color code read from the color code storage means is alternately output in synchronization with the first clock pulse.

以下に、図面に示す実施例とともにこの発明を
より詳細に説明する。
The invention will be explained in more detail below along with embodiments shown in the drawings.

第3図はこの発明の一実施例のブロツク図であ
る。まず、第3図を参照して構成について説明す
る。画像記憶手段としての画像メモリ1は前述の
第1図に示したものと同じものが用いられる。そ
して、画像メモリ1に記憶されているカラーデー
タはクロツクパルス発生回路20から与えられる
第1のクロツクパルスに同期して読出される。こ
の第1のクロツクパルスはCRTデイスプレイの
画面上の各ドツトに対応した周期を有している。
第1のレジスタ7と第1のカラーコード記憶手段
としてのカラーテーブルメモリ8と第3のレジス
タとしてのレジスタ9ないし11ならびに第2の
レジスタ15と第2のカラーコード記憶手段とし
てのカラーテーブルメモリ16と第4のレジスタ
としてのレジスタ17ないし19は前述の第1図
に示したレジスタ2とカラーテーブルメモリ3と
レジスタ4ないし6にそれぞれ対応するものであ
る。レジスタ7とレジスタ9ないし11はクロツ
クパルス発生回路20から出力される第2のクロ
ツクパルスに同期してカラーデータあるいはカラ
ーコードを一時記憶する。この第2のクロツクパ
ルスは第1のクロツクパルスの周期の2倍の周期
に選ばれている。また、他方のレジスタ15とレ
ジスタ17ないし19は第3のクロツクパルスに
同期してカラーデータあるいはカラーコードを一
時記憶する。この第3のクロツクパルスは第2の
クロツクパルスと同じ周期を有しているが、その
位相は1ドツトの周期だけ第2のクロツクパルス
よりも遅れている。レジスタ9ないし11ならび
に17ないし19に一時記憶されたカラーコード
は出力手段としてのレジスタ12ないし14に与
えられる。これらのレジスタ12ないし14は第
1のクロツクパルスに同期してレジスタ9ない
し、11およびレジスタ17ないし19からそれ
ぞれ出力されるカラーコードを一時記憶して交互
に出力するものである。
FIG. 3 is a block diagram of one embodiment of the present invention. First, the configuration will be explained with reference to FIG. The image memory 1 used as the image storage means is the same as that shown in FIG. 1 described above. The color data stored in the image memory 1 is read out in synchronization with the first clock pulse applied from the clock pulse generation circuit 20. This first clock pulse has a period corresponding to each dot on the screen of the CRT display.
A first register 7, a color table memory 8 as a first color code storage means, registers 9 to 11 as a third register, a second register 15, and a color table memory 16 as a second color code storage means. and registers 17 to 19 as fourth registers correspond to register 2, color table memory 3, and registers 4 to 6 shown in FIG. 1, respectively. Register 7 and registers 9 to 11 temporarily store color data or color codes in synchronization with the second clock pulse output from clock pulse generation circuit 20. This second clock pulse is chosen to have a period twice that of the first clock pulse. The other register 15 and registers 17 to 19 temporarily store color data or color codes in synchronization with the third clock pulse. This third clock pulse has the same period as the second clock pulse, but its phase lags the second clock pulse by one dot period. The color codes temporarily stored in registers 9 to 11 and 17 to 19 are applied to registers 12 to 14 as output means. These registers 12 to 14 temporarily store and alternately output the color codes output from registers 9 to 11 and registers 17 to 19, respectively, in synchronization with the first clock pulse.

第4図は第3図の各部の波形図である。 FIG. 4 is a waveform diagram of each part of FIG. 3.

次に、第3図および第4図を参照してこの発明
の一実施例の具体的な動作について説明する。画
像メモリ1は第4図aに示すような第1のクロツ
クパルスCP1の前縁で順次第4図bに示すカラー
データを読出す。このカラーデータAはレジスタ
7と15とに与えられる。レジスタ7に与えられ
ている第2のクロツクパルスは第4図Cに示すよ
うに第1のクロツクパルスの周期の2倍の周期で
あり、その前縁のタイミングでレジスタ7が第4
図eに示す如くカラーデータAを記憶する。この
とき、他方のレジスタ15に与えられる第3のク
ロツクパルスは第4図dに示すように、第2のク
ロツクパルスよりも1ドツトに対応する周期だけ
位相が遅れているため、カラーデータAを記憶し
ない。そして、第1のクロツクパルスの1番目の
前縁で画像メモリ1からのカラーデータBが読出
され、レジスタ15が第4図fに示す如く第3の
クロツクパルスの前縁でそのカラーデータBを一
時記憶する。一方のカラーテーブルメモリ8はレ
ジスタ7に記憶されたカラーデータAに対応する
赤、緑、青の多階調のカラーコードaを続出す。
Next, the specific operation of one embodiment of the present invention will be described with reference to FIGS. 3 and 4. The image memory 1 sequentially reads out the color data shown in FIG. 4b at the leading edge of the first clock pulse CP1 as shown in FIG. 4a. This color data A is given to registers 7 and 15. The second clock pulse applied to the register 7 has a period twice that of the first clock pulse as shown in FIG.
Color data A is stored as shown in Figure e. At this time, as shown in FIG. 4d, the third clock pulse applied to the other register 15 is delayed in phase by a period corresponding to one dot than the second clock pulse, so color data A is not stored. . Then, at the first leading edge of the first clock pulse, color data B is read out from the image memory 1, and the register 15 temporarily stores the color data B at the leading edge of the third clock pulse, as shown in FIG. 4f. do. One color table memory 8 successively outputs a multi-gradation color code a of red, green, and blue corresponding to the color data A stored in the register 7.

他方のカラーテーブルメモリ16も同様にし
て、レジスタ15にカラーデータBが記憶される
と、そのカラーデータに対応するカラーコードb
を読出す。そして、3つ目の第1のクロツクパル
スの前縁で画像メモリ1はカラーデータCを読出
す。このとき、第2のクロツクパルスの前縁でレ
ジスタ9ないし11はカラーテーブルメモリ8か
ら読出されていたカラーデータAに対応するカラ
ーコードaをラツチする。したがつて、レジスタ
9ないし11にラツチされたカラーコードaはレ
ジスタ12ないし14に与えられる。そして、レ
ジスタ12ないし14は第1のクロツクパルスの
前縁でカラーコードaをラツチして出力する。
Similarly, when color data B is stored in the register 15 of the other color table memory 16, the color code b corresponding to the color data is stored.
Read out. Then, the image memory 1 reads out the color data C at the leading edge of the third first clock pulse. At this time, at the leading edge of the second clock pulse, registers 9 to 11 latch color code a corresponding to color data A that has been read out from color table memory 8. Therefore, color code a latched in registers 9-11 is applied to registers 12-14. Registers 12-14 then latch and output color code a at the leading edge of the first clock pulse.

なお、第2のクロツクパルスの前縁でレジスタ
7は画像メモリ1から読出されたカラーデータC
を記憶する。第1のクロツクパルスの4番目のパ
ルスの前縁で画像メモリ1からカラーデータDが
読出され、第3のクロツクパルスの前縁でレジス
タ17ないし19はカラーテーブルメモリ16か
ら読出されたカラーコードbをラツチする。そし
て、そのカラーコードbは第1のクロツクパルス
の前縁でレジスタ12ないし14に記憶されて出
力する。すなわち、レジスタ12ないし14は第
4図gに示す如く第1のクロツクパルスに同期し
てカラーテーブルメモリ8から出力されたカラー
コードaを出力し、次の第1クロツクパルスに同
期してカラーテーブルメモリ16から読出された
カラーコードbを出力することになる。なお、第
3のクロツクパルスの前縁でレジスタ15は画像
メモリ1から読出されたカラーデータDを記憶す
る。そして、カラーテーブルメモリ16からはカ
ラーデータDに対応するカラーコードdが読出さ
れ、第2のクロツクパルスの次の前縁のタイミン
グでレジスタ17ないし19にラツチされる。
Note that at the leading edge of the second clock pulse, the register 7 registers the color data C read out from the image memory 1.
Remember. At the leading edge of the fourth pulse of the first clock pulse, color data D is read from the image memory 1, and at the leading edge of the third clock pulse, registers 17 to 19 latch the color code b read from the color table memory 16. do. The color code b is then stored in registers 12-14 and output at the leading edge of the first clock pulse. That is, the registers 12 to 14 output the color code a outputted from the color table memory 8 in synchronization with the first clock pulse as shown in FIG. The color code b read from is output. Note that at the leading edge of the third clock pulse, the register 15 stores the color data D read out from the image memory 1. Color code d corresponding to color data D is read out from color table memory 16 and latched into registers 17 to 19 at the timing of the next leading edge of the second clock pulse.

このようにして、第1のカラーテーブルメモリ
8および第2のカラーテーブルメモリ16から読
出されたカラーコードは、レジスタ9ないし11
および17ないし19を介してレジスタ12ない
し14に一時記憶され、画面上のドツトに対応し
た第1のクロツクパルスに同期して交互に出力す
ることができる。
In this way, the color codes read from the first color table memory 8 and the second color table memory 16 are stored in the registers 9 to 11.
and 17 to 19, and can be temporarily stored in registers 12 to 14, and can be outputted alternately in synchronization with the first clock pulse corresponding to the dot on the screen.

発明の効果 以上のように、この発明によれば、画像記憶手
段に与える第1のクロツクパルスに対して第1お
よび第2のカラーコード記憶手段に与える第2お
よび第3のクロツクパルスは2倍の周期でよいた
め、CRT画面上のドツトの周波数を高くしても、
従来のICメモリをカラーコード記憶手段として
用いても十分にアクセスすることができ、高品質
なカラー図形をCRTデイスプレイに表示するこ
とができる。
Effects of the Invention As described above, according to the present invention, the second and third clock pulses applied to the first and second color code storage means have a period twice that of the first clock pulse applied to the image storage means. Therefore, even if the frequency of the dots on the CRT screen is increased,
Even if conventional IC memory is used as a color code storage means, it can be sufficiently accessed and high quality color graphics can be displayed on a CRT display.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のカラーCRTデイスプレイ装置
の主要部のブロツク図である。第2図は第1図の
動作を説明するための波形図である。第3図はこ
の発明の一実施例のブロツク図である。第4図は
第3図の各部の波形図である。 図において、1は画像メモリ、7は第1のレジ
スタ、8は第1のカラーテーブルメモリ、9ない
し11は第3のレジスタ、12ないし14は出力
側のレジスタ、15は第2のレジスタ、16は第
2のカラーテーブルメモリ、17ないし19は第4
のレジスタ、20はクロツクパルス発生回路を示
す。
FIG. 1 is a block diagram of the main parts of a conventional color CRT display device. FIG. 2 is a waveform diagram for explaining the operation of FIG. 1. FIG. 3 is a block diagram of one embodiment of the present invention. FIG. 4 is a waveform diagram of each part of FIG. 3. In the figure, 1 is an image memory, 7 is a first register, 8 is a first color table memory, 9 to 11 are third registers, 12 to 14 are output side registers, 15 is a second register, 16 is the second color table memory, 17 to 19 are the fourth color table memory.
The register 20 represents a clock pulse generation circuit.

Claims (1)

【特許請求の範囲】 1 CRT画面上に複数のドツトによつてカラー
の図形を表示するカラーCRTデイスプレイ装置
において、 前記各ドツトの周期に対応する第1のクロツク
パルスと、前記第1のクロツクパルスの周期に対
して2倍の周期を有する第2のクロツクパルス
と、前記第1のクロツクパルスの周期に対して2
倍の周期を有しかつ前記第2のクロツクパルスに
対して1ドツトの周期に対応する位相差を有する
第3のクロツクパルスを発生するクロツクパルス
発生手段、 前記CRT画面の全ドツトに対応する記憶領域
を含み、そこに表示すべき図形のカラーデータを
記憶し、前記第1のクロツクパルスに応じて順次
カラーデータをドツトごとに出力する画像記憶手
段、 赤、緑、青の三原色を多階調のカラーコードと
して予め記憶し、前記画像記憶手段から読出され
たカラーデータに対応するカラーコードを前記第
2のクロツクパルスに同期して読出す第1のカラ
ーコード記憶手段、 赤、緑、青の三原色を多階調のカラーコードと
して予め記憶し、前記画像記憶手段から読出され
たカラーデータに対応するカラーコードを前記第
3のクロツクパルスに同期して読出す第2のカラ
ーコード記憶手段、および 前記第1および第2のカラーコード記憶手段か
ら出力された各カラーコードを前記第1のクロツ
クパルスに同期して交互に出力する出力手段を備
えたことを特徴とする、カラーCRTデイスプレ
イ装置。 2 前記第1のカラーコード記憶手段は、前記読
出されたカラーデータを前記第2のクロツクパル
スに同期して一時記憶する第1のレジスタを含
み、 前記第2のカラーコード記憶手段は前記読出さ
れたカラーデータを前記第3のクロツクパルスに
同期して一時記憶する第2のレジスタを含む、特
許請求の範囲第1項記載のカラーCRTデイスプ
レイ装置。 3 前記第1のカラーコード記憶手段から読出さ
れたカラーコードを前記第2のクロツクパルスに
同期して一時記憶する第3のレジスタと、 前記第2のカラーコード記憶手段から読出され
たカラーコードを前記第3のクロツクパルスに同
期して一時記憶する第4のレジスタを含む、特許
請求の範囲第1項記載のカラーCRTデイスプレ
イ装置。
[Scope of Claims] 1. In a color CRT display device that displays color figures as a plurality of dots on a CRT screen, a first clock pulse corresponding to the period of each dot, and a period of the first clock pulse. a second clock pulse having a period twice that of the first clock pulse;
Clock pulse generating means for generating a third clock pulse having twice the period and having a phase difference corresponding to a period of one dot with respect to the second clock pulse, comprising a storage area corresponding to all dots on the CRT screen. , an image storage means for storing color data of a figure to be displayed therein and sequentially outputting the color data dot by dot in response to the first clock pulse; a first color code storage means that stores in advance a color code corresponding to the color data read out from the image storage means, and reads out the color code in synchronization with the second clock pulse; a second color code storage means for storing a color code in advance as a color code and reading out a color code corresponding to the color data read from the image storage means in synchronization with the third clock pulse; and 1. A color CRT display device, comprising output means for alternately outputting each color code output from the color code storage means in synchronization with the first clock pulse. 2. The first color code storage means includes a first register that temporarily stores the read color data in synchronization with the second clock pulse, and the second color code storage means includes a first register that temporarily stores the read color data in synchronization with the second clock pulse. 2. A color CRT display device as claimed in claim 1, including a second register for temporarily storing color data in synchronization with said third clock pulse. 3 a third register for temporarily storing the color code read from the first color code storage means in synchronization with the second clock pulse; and a third register for temporarily storing the color code read from the second color code storage means; 2. A color CRT display device as claimed in claim 1, including a fourth register for temporary storage in synchronization with a third clock pulse.
JP58093093A 1983-05-25 1983-05-25 Color crt display unit Granted JPS59218494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58093093A JPS59218494A (en) 1983-05-25 1983-05-25 Color crt display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58093093A JPS59218494A (en) 1983-05-25 1983-05-25 Color crt display unit

Publications (2)

Publication Number Publication Date
JPS59218494A JPS59218494A (en) 1984-12-08
JPS645308B2 true JPS645308B2 (en) 1989-01-30

Family

ID=14072903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093093A Granted JPS59218494A (en) 1983-05-25 1983-05-25 Color crt display unit

Country Status (1)

Country Link
JP (1) JPS59218494A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375790A (en) * 1986-09-19 1988-04-06 株式会社日立製作所 Digital-analog converter
JPH0342988A (en) * 1989-07-10 1991-02-25 Victor Co Of Japan Ltd High-definition processing system for tv graphics picture

Also Published As

Publication number Publication date
JPS59218494A (en) 1984-12-08

Similar Documents

Publication Publication Date Title
US4745485A (en) Picture display device
US5023603A (en) Display control device
JPS59186A (en) Color signal generator for raster scan type video display
CA1243138A (en) High speed memory access circuit of crt display unit
JPH05130648A (en) Test pattern signal generator
JPS60249185A (en) Display controller
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
JP2634866B2 (en) Liquid crystal display
JPS645308B2 (en)
JPH04507147A (en) monitor control circuit
US5216756A (en) Luminance interspersion type waveform display apparatus
JPH0310293A (en) Image data processing device
JPH0469392B2 (en)
US4780708A (en) Display control system
JPS60189792A (en) Color signal generation circuit for color crt display unit
JPS62262030A (en) Liquid crystal driving controller
JP2982029B2 (en) Video display device
JPH0535214A (en) Liquid crystal display device
JP2897223B2 (en) Display controller
JPS6239892A (en) Color display unit
SU1462406A1 (en) Device for output of graphic information
JPS5857116B2 (en) Cathode ray tube display control circuit
JPS60257494A (en) Screen display method
JPS62160490A (en) Display circuit
JPS62254578A (en) Display controller